CN105355560A - 具有屏蔽栅的沟槽栅mosfet的制造方法 - Google Patents

具有屏蔽栅的沟槽栅mosfet的制造方法 Download PDF

Info

Publication number
CN105355560A
CN105355560A CN201510706074.1A CN201510706074A CN105355560A CN 105355560 A CN105355560 A CN 105355560A CN 201510706074 A CN201510706074 A CN 201510706074A CN 105355560 A CN105355560 A CN 105355560A
Authority
CN
China
Prior art keywords
polysilicon
layer
oxide
film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510706074.1A
Other languages
English (en)
Inventor
陈晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510706074.1A priority Critical patent/CN105355560A/zh
Publication of CN105355560A publication Critical patent/CN105355560A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Abstract

本发明公开了一种具有屏蔽栅的沟槽栅MOSFET的制造方法，包括步骤：形成沟槽；形成由依次叠加的第一氧化膜、第二氮化膜和第三氧化膜组成的底部介质层；形成第一层多晶硅；对第一层多晶硅进行回刻形成多晶硅屏蔽栅；进行热氧化形成多晶硅间隔离氧化层；进行第一次湿法腐蚀将多晶硅屏蔽栅顶部的沟槽侧壁的第三氧化膜去除；进行第二次湿法腐蚀将多晶硅屏蔽栅顶部的沟槽侧壁的第二氮化膜去除；在第一氧化膜的基础上进行热氧化长厚形成的栅氧化层；形成第二层多晶硅。本发明能消除多晶硅间隔离氧化层中的空洞结构，提高多晶硅间隔离氧化层的性能，增加栅极到源极的耐压、提高击穿电压以及降低漏电。

Description

具有屏蔽栅的沟槽栅MOSFET的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅的沟槽栅MOSFET的制造方法。
背景技术
如图1所示，是现有具有屏蔽栅(ShieldGateTrench，SGT)的沟槽栅MOSFET的结构示意图；以N型器件为例，现有具有屏蔽栅的沟槽栅MOSFET的单元结构包括：
N型硅外延层102，形成于硅衬底101上。硅衬底101为重掺杂并在背面形成有漏极112，硅外延层102为轻掺杂，用于形成漂移区。
在硅外延层102的表面形成有P阱108。
一沟槽103穿过P阱108进入到硅外延层102中，沟槽103中填充有多晶硅栅107和多晶硅屏蔽栅105。多晶硅栅107和沟槽103的侧面隔离有栅氧化层106a，多晶硅栅107和多晶硅屏蔽栅105之间隔离有氧化层即多晶硅间隔离氧化层(IPO)106b，多晶硅屏蔽栅105和沟槽103的侧面以及底部表面之间隔离有底部介质层即沟槽介质层(TCHLiner)，所述底部介质层由依次叠加的第一氧化膜104a、第二氮化膜104b和第三氧化膜104c组成，呈氧化膜-氮化膜-氧化膜的ONO结构。
源区109形成在P阱108中。多晶硅栅107从侧面覆盖源区109和P阱108，且被多晶硅栅107侧面覆盖的P阱108的表面用于形成连接源区109和底部硅外延层102的沟道。
层间膜110将器件覆盖，正面金属层111通过接触孔和源区109接触引出源极，多晶硅栅107顶部也通过正面金属层111引出栅极；背面金属层112引出漏极。
如图2A至图2F所示，是现有具有屏蔽栅的沟槽栅MOSFET的制造方法各步骤中的器件沟槽栅结构示意图；现有方法包括步骤：
如图2A所示，首先在硅外延层102中形成沟槽103，N型硅外延层102底部的硅衬底101请如图1所示。
在沟槽103中依次形成第一氧化膜104a、第二氮化膜104b和第三氧化膜104c并叠加成ONO结构的底部介质层；对于底部介质层的各层厚度可以为：第一氧化膜104a为90埃，第二氮化膜104b为200埃，第三氧化膜104c为1500埃，当然根据实际需要厚度能有其它选择。
之后填充多晶硅105。
如图2A所示，对多晶硅105进行回刻，由回刻后的多晶硅105组成多晶硅屏蔽栅105。
对所述多晶硅屏蔽栅105的顶部进行氧化后形成多晶硅间隔离氧化层106b，多晶硅间隔离氧化层106b的氧化工艺采用纯扩散(DIFF)氧化，实现厚度的精确控制。所述底部介质层采用ONO结构主要是为了在形成多晶硅间隔离氧化层106b时对沟槽的侧壁进行保护，使得沟槽侧壁的硅不被氧化，能实现沟槽以及多晶硅间隔离氧化层106b尺寸的精确控制。
如图2B所示，接着进行湿法腐蚀去除多晶硅屏蔽栅105顶部的沟槽103侧面的底部介质层104的第三氧化膜104c。多晶硅间隔离氧化层106b也会有一定的厚度消耗。
如图2C所示，接着进行湿法腐蚀去除多晶硅屏蔽栅105顶部的沟槽103侧面的底部介质层104的第二氮化膜104b。湿法腐蚀后的第二氮化膜104b的顶部会低于多晶硅间隔离氧化层106b的顶部从而呈凹陷的结构。
如图2D所示，接着进行湿法腐蚀去除多晶硅屏蔽栅105顶部的沟槽103侧面的底部介质层104的第一氧化膜104a。湿法腐蚀后的第一氧化膜104a的顶部会低于多晶硅间隔离氧化层106b的顶部从而呈凹陷的结构。
如图2E所示，接着进行热氧化形成栅氧化层106a。在热氧化过程中，凹陷结构中第二氮化膜104b的顶部不易被氧化从而形成容易形成空洞结构，如虚线框201所示。
如图2F所示，最后进行第二层多晶硅107，第二层多晶硅107，将沟槽103内部完全填充。第二层多晶硅107回刻后形成多晶硅栅107。
由图2E和图2F所示，现有方法在形成栅氧化层106a后，在第二氮化膜104b的顶部会形成空洞结构，该空洞结构成为一个弱点(weakpoint)。如图3所示，是现有方法形成的器件的电镜照片；多晶硅屏蔽栅用标记205示出，多晶硅栅用标记107示出，空洞结构如虚线框202所示。根据可靠性测试结果显示，空洞处栅极和源极(GATE-Source)间漏点大，容易被击穿，所以空洞结构的存在会降低多晶硅间隔离氧化层106b的性能，从而会降低栅极到源极的耐压Vgs、降低击穿电压以及增加漏电。
发明内容
本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅MOSFET的制造方法，能消除多晶硅间隔离氧化层中的空洞结构，提高多晶硅间隔离氧化层的性能，增加栅极到源极的耐压、提高击穿电压以及降低漏电。
为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅MOSFET的制造方法包括如下步骤：
步骤一、提供半导体衬底，采用光刻刻蚀工艺在所述半导体衬底的栅极形成区域中形成沟槽。
步骤二、在所述沟槽底部表面和侧壁表面形成底部介质层，所述底部介质层也延伸到所述沟槽外部的所述半导体衬底表面；所述底部介质层由依次叠加的第一氧化膜、第二氮化膜和第三氧化膜组成。
步骤三、在所述底部介质层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充。
步骤四、对所述第一层多晶硅进行回刻，该回刻将所述沟槽外部的所述第一层多晶硅完全去除，将所述沟槽中顶部的所述第一层多晶硅去除，由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅。
步骤五、对所述多晶硅屏蔽栅上的顶部硅进行热氧化形成多晶硅间隔离氧化层。
步骤六、进行第一次湿法腐蚀，所述第一次湿法腐蚀将所述多晶硅屏蔽栅顶部的所述沟槽侧壁的所述第三氧化膜去除。
步骤七、进行第二次湿法腐蚀，所述第二次湿法腐蚀将所述多晶硅屏蔽栅顶部的所述沟槽侧壁的所述第二氮化膜去除。
步骤八、在所述多晶硅屏蔽栅顶部的所述沟槽侧壁暴露出来的所述第一氧化膜的基础上进行热氧化长厚形成的栅氧化层，所述栅氧化层利用氧化形成的厚度将所述第二氮化膜顶部的凹陷完全填满。
步骤九、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅介质层和所述多晶硅间隔离氧化层的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
进一步的改进是，步骤一中所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
进一步的改进是，步骤一中所述硅衬底具有第一导电类型重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层具有第一导电类型轻掺杂，所述硅外延层用于形成沟槽栅MOSFET的漂移区。
进一步的改进是，在所述硅外延层中形成有第二导电类型阱区，所述多晶硅栅穿过所述阱区，所述多晶硅栅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
进一步的改进是，步骤九形成所述第二层多晶硅之后还包括对所述第二层多晶硅进行回刻的步骤，该回刻后将所述沟槽外部的所述第二层多晶硅都去除，由保留于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
进一步的改进是，所述第一氧化膜由氧化硅膜组成，所述第二氮化膜由氮化硅膜组成，所述第三氧化膜由氧化硅膜组成。
本发明的栅氧化层不再需要先全部去除沟槽顶部侧壁的具有ONO结构的底部介质层的之后再进行热氧化形成，而是在保留底部介质层的第一氧化膜的基础上进行热氧化长厚形成，这样能够避免在底部介质层全部厚度去除后会形成较宽的凹陷结构从而使得第二氮化膜的顶部不易被氧化从而形成容易形成空洞结构，所以本发明很容易在栅氧化层的热氧化过程中将第二氮化膜顶部的凹陷完全填满，从而能消除第二氮化膜顶部的空洞结构，空洞结构的消除能提高多晶硅间隔离氧化层的性能，增加栅极到源极的耐压、提高击穿电压以及降低漏电。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有具有屏蔽栅的沟槽栅MOSFET的结构示意图；
图2A-图2F是现有具有屏蔽栅的沟槽栅MOSFET的制造方法各步骤中的器件沟槽栅结构示意图；
图3是现有方法形成的器件的电镜照片；
图4是本发明实施例方法流程图；
图5A-图5E是本发明实施例方法各步骤中的器件沟槽栅结构示意图；
图6是本发明实施例方法形成的器件的电镜照片。
具体实施方式
如图4所示，是本发明实施例方法流程图；如图5A至图5D所示，是本发明实施例方法各步骤中的器件沟槽栅结构示意图。由于本发明实施例方法形成具有屏蔽栅的沟槽栅MOSFET的结构和图2A至图2F所示的现有方法形成的图1所示的具有屏蔽栅的沟槽栅MOSFET的结构之间仅是沟槽栅的栅介质层不同，采用本发明实施例方法形成的具有屏蔽栅的沟槽栅MOSFET的结构也同样请参考图1所示。本发明实施例具有屏蔽栅的沟槽栅MOSFET的制造方法包括如下步骤：
步骤一、如图5A所示，提供半导体衬底101，采用光刻刻蚀工艺在所述半导体衬底101的栅极形成区域中形成沟槽103。
较佳为，如图1所示，所述半导体衬底101为硅衬底，在所述硅衬底表面形成有硅外延层102，所述沟槽103形成于所述硅外延层102中。
所述硅衬底具有第一导电类型重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层102具有第一导电类型轻掺杂，所述硅外延层102用于形成沟槽栅MOSFET的漂移区。
步骤二、如图5A所示，在所述沟槽103底部表面和侧壁表面形成底部介质层，所述底部介质层也延伸到所述沟槽103外部的所述半导体衬底101表面；所述底部介质层由依次叠加的第一氧化膜104a、第二氮化膜104b和第三氧化膜104c组成。
在所述底部介质层的生长过程中调节所述第一氧化膜104a的厚度和所述第二氮化膜104b的厚度，使所述第一氧化膜104a的厚度和所述第二氮化膜104b的厚度满足步骤六中所述栅介质层的厚度要求。本发明实施例中，对于底部介质层的各层厚度可以设置为：第一氧化膜104a为250埃，第二氮化膜104b为200埃，第三氧化膜104c为1100埃，当然根据实际需要厚度能有其它选择。
较佳为，所述第一氧化膜104a由氧化硅膜组成，所述第二氮化膜104b由氮化硅膜组成，所述第三氧化膜104c由氧化硅膜组成。
步骤三、如图5A所示，在所述底部介质层表面形成第一层多晶硅105，所述第一层多晶硅105将所述沟槽103完全填充。
步骤四、如图5A所示，对所述第一层多晶硅105进行回刻，该回刻将所述沟槽103外部的所述第一层多晶硅105完全去除，将所述沟槽103中顶部的所述第一层多晶硅105去除，由保留于所述沟槽103底部的所述第一层多晶硅105组成多晶硅屏蔽栅105。
步骤五、如图5A所示，采用热氧化工艺对所述多晶硅屏蔽栅105上的顶部硅进行氧化形成多晶硅间隔离氧化层106b。本发明实施例中，多晶硅间隔离氧化层106b的厚度可以设置为5250埃，当然根据实际需要厚度也能取其它值。
步骤六、如图5B所示，进行第一次湿法腐蚀，所述第一次湿法腐蚀将所述多晶硅屏蔽栅105顶部的所述沟槽103侧壁的所述第三氧化膜104c去除。
步骤七、如图5C所示，进行第二次湿法腐蚀，所述第二次湿法腐蚀将所述多晶硅屏蔽栅105顶部的所述沟槽103侧壁的所述第二氮化膜104b去除。
步骤八、如图5D所示，在所述多晶硅屏蔽栅105顶部的所述沟槽103侧壁暴露出来的所述第一氧化膜104a的基础上进行热氧化长厚形成的栅氧化层106a，所述栅氧化层106a利用氧化形成的厚度将所述第二氮化膜104b顶部的凹陷完全填满。
步骤九、如图5E所示，形成第二层多晶硅107，所述第二层多晶硅107将形成有所述栅介质层和所述多晶硅间隔离氧化层106b的所述沟槽103完全填充，由填充于所述沟槽103顶部的所述第二层多晶硅107组成多晶硅栅107。较佳为，形成所述第二层多晶硅107之后还包括对所述第二层多晶硅107进行回刻的步骤，该回刻后将所述沟槽103外部的所述第二层多晶硅107都去除，由保留于所述沟槽103顶部的所述第二层多晶硅107组成多晶硅栅107。
沟槽栅MOSFET的其它结构采用现有方法形成，如在所述硅外延层102中形成有第二导电类型阱区108，所述多晶硅栅107穿过所述阱区108。
在阱区108中形成源区109，所述多晶硅栅107穿过所述阱区108。所述多晶硅栅107从侧面覆盖源区和阱区108，且被多晶硅栅107侧面覆盖的阱区108的表面用于形成连接源区109和底部硅外延层102沟道。
形成层间膜110将器件覆盖，形成接触孔和正面金属层111，正面金属层111通过接触孔和源区109接触引出源极，正面金属层111通过接触孔和多晶硅栅107接触引出栅极；形成背面金属层112引出漏极。
如图6所示，是本发明实施例方法形成的器件的电镜照片；多晶硅间隔离氧化层用标记306示出，多晶硅屏蔽栅(未示出)位于多晶硅间隔离氧化层，多晶硅栅用标记307示出。和图3比较可知，在和图3的虚线框202相对应的虚线框302的区域中不存在空洞结构，所以本发明实施例方法能消除空洞结构，从而能消除空洞结构所带来的各种问题，从而能提高多晶硅间隔离氧化层的性能，增加栅极到源极的耐压、提高击穿电压以及降低漏电。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，采用光刻刻蚀工艺在所述半导体衬底的栅极形成区域中形成沟槽；
步骤二、在所述沟槽底部表面和侧壁表面形成底部介质层，所述底部介质层也延伸到所述沟槽外部的所述半导体衬底表面；所述底部介质层由依次叠加的第一氧化膜、第二氮化膜和第三氧化膜组成；
步骤三、在所述底部介质层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充；
步骤四、对所述第一层多晶硅进行回刻，该回刻将所述沟槽外部的所述第一层多晶硅完全去除，将所述沟槽中顶部的所述第一层多晶硅去除，由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅；
步骤五、对所述多晶硅屏蔽栅上的顶部硅进行热氧化形成多晶硅间隔离氧化层；
步骤六、进行第一次湿法腐蚀，所述第一次湿法腐蚀将所述多晶硅屏蔽栅顶部的所述沟槽侧壁的所述第三氧化膜去除；
步骤七、进行第二次湿法腐蚀，所述第二次湿法腐蚀将所述多晶硅屏蔽栅顶部的所述沟槽侧壁的所述第二氮化膜去除；
步骤八、在所述多晶硅屏蔽栅顶部的所述沟槽侧壁暴露出来的所述第一氧化膜的基础上进行热氧化长厚形成的栅氧化层，所述栅氧化层利用氧化形成的厚度将所述第二氮化膜顶部的凹陷完全填满；
步骤九、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅介质层和所述多晶硅间隔离氧化层的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
2.如权利要求1所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：步骤一中所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
3.如权利要求2所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：步骤一中所述硅衬底具有第一导电类型重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层具有第一导电类型轻掺杂，所述硅外延层用于形成沟槽栅MOSFET的漂移区。
4.如权利要求3所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：在所述硅外延层中形成有第二导电类型阱区，所述多晶硅栅穿过所述阱区，所述多晶硅栅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
5.如权利要求1或4所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：步骤九形成所述第二层多晶硅之后还包括对所述第二层多晶硅进行回刻的步骤，该回刻后将所述沟槽外部的所述第二层多晶硅都去除，由保留于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
6.如权利要求2所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：所述第一氧化膜由氧化硅膜组成，所述第二氮化膜由氮化硅膜组成，所述第三氧化膜由氧化硅膜组成。
CN201510706074.1A 2015-10-27 2015-10-27 具有屏蔽栅的沟槽栅mosfet的制造方法 Pending CN105355560A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510706074.1A CN105355560A (zh) 2015-10-27 2015-10-27 具有屏蔽栅的沟槽栅mosfet的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510706074.1A CN105355560A (zh) 2015-10-27 2015-10-27 具有屏蔽栅的沟槽栅mosfet的制造方法

Publications (1)

Publication Number Publication Date
CN105355560A true CN105355560A (zh) 2016-02-24

Family

ID=55331502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510706074.1A Pending CN105355560A (zh) 2015-10-27 2015-10-27 具有屏蔽栅的沟槽栅mosfet的制造方法

Country Status (1)

Country Link
CN (1) CN105355560A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098544A (zh) * 2016-06-16 2016-11-09 上海华虹宏力半导体制造有限公司 改善沟槽型双层栅mos中介质层形貌的方法
TWI601215B (zh) * 2016-09-26 2017-10-01 台灣半導體股份有限公司 利用氧化層與氮化層依序包覆電極部之場效電晶體及其製造方法
CN107871665A (zh) * 2016-09-28 2018-04-03 台湾半导体股份有限公司 利用氧化层与氮化层依序包覆电极部的场效应晶体管及其制造方法
CN109216175A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN111446157A (zh) * 2020-04-07 2020-07-24 中芯集成电路制造(绍兴)有限公司 屏蔽栅场效应晶体管及其形成方法
WO2022032566A1 (en) * 2020-08-13 2022-02-17 Texas Instruments Incorporated Semiconductor device including lateral insulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070190728A1 (en) * 2006-02-10 2007-08-16 Sreevatsa Sreekantham Low resistance gate for power mosfet applications and method of manufacture
CN101536163A (zh) * 2005-06-10 2009-09-16 飞兆半导体公司 电荷平衡场效应晶体管
CN102005377A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101536163A (zh) * 2005-06-10 2009-09-16 飞兆半导体公司 电荷平衡场效应晶体管
US20070190728A1 (en) * 2006-02-10 2007-08-16 Sreevatsa Sreekantham Low resistance gate for power mosfet applications and method of manufacture
CN102005377A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098544A (zh) * 2016-06-16 2016-11-09 上海华虹宏力半导体制造有限公司 改善沟槽型双层栅mos中介质层形貌的方法
TWI601215B (zh) * 2016-09-26 2017-10-01 台灣半導體股份有限公司 利用氧化層與氮化層依序包覆電極部之場效電晶體及其製造方法
CN107871665A (zh) * 2016-09-28 2018-04-03 台湾半导体股份有限公司 利用氧化层与氮化层依序包覆电极部的场效应晶体管及其制造方法
CN107871665B (zh) * 2016-09-28 2020-04-10 台湾半导体股份有限公司 利用氧化层与氮化层依序包覆电极部的场效应晶体管及其制造方法
CN109216175A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN109216175B (zh) * 2017-07-03 2021-01-08 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN111276394B (zh) * 2020-02-18 2022-09-23 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN111446157A (zh) * 2020-04-07 2020-07-24 中芯集成电路制造(绍兴)有限公司 屏蔽栅场效应晶体管及其形成方法
WO2022032566A1 (en) * 2020-08-13 2022-02-17 Texas Instruments Incorporated Semiconductor device including lateral insulator
US11322594B2 (en) 2020-08-13 2022-05-03 Texas Instruments Incorporated Semiconductor device including a lateral insulator

Similar Documents

Publication Publication Date Title
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
CN105355560A (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
US9536972B2 (en) Trench power MOSFET and manufacturing method thereof
CN105225935A (zh) 具有屏蔽栅的沟槽栅结构及其制造方法
CN105244374A (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105551964B (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
CN105355548A (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
US20190280119A1 (en) Super junction power transistor and preparation method thereof
CN104103694A (zh) 一种沟槽型绝缘栅场效应晶体管及其制造方法
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
CN106876278A (zh) 具有屏蔽栅的沟槽栅器件的制造方法
CN108010961A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN108400168B (zh) Ldmos器件及其制造方法
CN106024894A (zh) 沟槽栅功率mosfet结构及其制造方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN105514022A (zh) 在沟槽内部表面形成场氧化硅的方法
CN104658901A (zh) 一种分裂栅型沟槽mosfet的制备方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN103545363B (zh) P型ldmos器件及其制造方法
US20220045207A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103545346B (zh) 隔离型n型ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160224

RJ01 Rejection of invention patent application after publication