CN106098544A - 改善沟槽型双层栅mos中介质层形貌的方法 - Google Patents
改善沟槽型双层栅mos中介质层形貌的方法 Download PDFInfo
- Publication number
- CN106098544A CN106098544A CN201610427909.4A CN201610427909A CN106098544A CN 106098544 A CN106098544 A CN 106098544A CN 201610427909 A CN201610427909 A CN 201610427909A CN 106098544 A CN106098544 A CN 106098544A
- Authority
- CN
- China
- Prior art keywords
- oxide
- layer
- polysilicon
- film
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 102
- 229920005591 polysilicon Polymers 0.000 claims abstract description 102
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 230000003628 erosive effect Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000000407 epitaxy Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种改善沟槽型双层栅MOS中介质层形貌的方法，其中：在沟槽内形成ONO结构的底部介质层；生长第一层多晶硅并反刻蚀形成源多晶硅；热氧化形成多晶硅间隔离氧化层；去除多晶硅间隔离氧化层上方的沟槽侧壁的第三氧化膜；去除多晶硅间隔离氧化层上方的沟槽侧壁的第二氮化膜，并进行过刻蚀使第二氮化膜顶部低于多晶硅间隔离氧化层顶部；在沟槽侧面、多晶硅间隔离氧化层表面以及多晶硅间隔离氧化层与第一氧化膜之间进行高密度等离子体氧化膜淀积，该氧化膜作为栅氧化层。本发明利用高密度等离子体淀积的氧化膜在第二氮化膜和后续形成的多晶硅栅之间形成隔绝，避免了第二氮化膜与多晶硅栅直接接触形成弱点导致栅极到源级的漏电偏大。
Description
技术领域
本发明涉及半导体集成电路制造工艺领域，特别涉及一种改善沟槽型双层栅MOS中介质层形貌的方法。
背景技术
如图1所示，是现有的沟槽型双层栅MOSFET的某单元结构示意图，该单元结构主要包括：
硅外延层，形成于硅衬底(图1中未示出)上，用于形成漂移区；
沟槽位于硅外延层中，沟槽中填充有多晶硅栅106和源多晶硅104，多晶硅栅106和沟槽的侧面隔离有栅氧化层(Gate Oxide，简称GOX)，多晶硅栅106和源多晶硅104之间隔离有氧化层即多晶硅间隔离氧化层(Inter Poly Oxide，简称IPO)105，源多晶硅104和沟槽的侧面以及底部表面之间隔离有底部介质层即沟槽介质层(TCH Liner)，所述底部介质层由依次叠加的第一氧化膜101、第二氮化膜102和第三氧化膜103组成，呈氧化膜-氮化膜-氧化膜的ONO结构。
上述沟槽型双层栅MOS器件单元结构的形成步骤如下：
在硅外延层中形成沟槽；
在沟槽中依次形成第一氧化膜101、第二氮化膜102和第三氧化膜103，并叠加成ONO结构的底部介质层，各层厚度可以根据实际需要选择；
填充第一层多晶硅，并对第一层多晶硅进行反刻蚀，由反刻蚀后的第一层多晶硅形成源多晶硅104；
对所述源多晶硅104的顶部进行热氧化形成多晶硅间隔离氧化层105；
进行湿法腐蚀去除源多晶硅104顶部的沟槽侧面的底部介质层的第三氧化膜103；
进行湿法腐蚀去除源多晶硅104顶部的沟槽侧面的底部介质层的第二氮化膜102；
淀积第二层多晶硅，将沟槽完全填充，并对第二层多晶硅进行干法回刻，形成多晶硅栅106。
在上述器件结构中，栅氧化层采用一步成型的结构，即以底部介质层中的第一氧化膜101作为栅氧化层使用，这就造成底部介质层中的第二氮化膜102直接与多晶硅栅106接触，如图1中的圆圈处所示。如图2所示，是现有方法形成的器件的电镜照片，其中第二氮化膜102与多晶硅栅106的接触处如图中所圈之处，此处容易形成弱点(weak point)，该weak point容易导致IG fail，即栅极到源级的漏电偏大。
发明内容
本发明要解决的技术问题是提供一种改善沟槽型双层栅MOS中介质层形貌的方法，可以避免双层栅中底部介质层的氮化膜与多晶硅栅直接接触。
为解决上述技术问题，本发明提供的改善沟槽型双层栅MOS中介质层形貌的方法，包括如下步骤：
第1步，在沟槽内依次形成第一氧化膜、第二氮化膜和第三氧化膜，并叠加成ONO结构的底部介质层；
第2步，在底部介质层的表面生长第一层多晶硅，所述第一层多晶硅将沟槽完全填充；
第3步，对第一层多晶硅进行反刻蚀，将沟槽中顶部的第一层多晶硅去除，沟槽底部的第一层多晶硅形成源多晶硅；
第4步，对源多晶硅的顶部硅进行热氧化形成多晶硅间隔离氧化层；
第5步，去除多晶硅间隔离氧化层上方的沟槽侧壁的底部介质层中的第三氧化膜；
第6步，去除多晶硅间隔离氧化层上方的沟槽侧壁的底部介质层中的第二氮化膜，并对多晶硅间隔离氧化层与第一氧化膜之间的第二氮化膜进行过刻蚀，使第二氮化膜的顶部低于多晶硅间隔离氧化层的顶部；
第7步，在沟槽侧面、多晶硅间隔离氧化层表面以及多晶硅间隔离氧化层与第一氧化膜之间进行高密度等离子体氧化膜淀积，淀积的该氧化膜作为栅氧化层。
进一步的改进是，在第7步之后，在形成有栅氧化层的沟槽内完全填充第二层多晶硅，所述第二层多晶硅形成多晶硅栅。
进一步的改进是，在第7步中，多晶硅间隔离氧化层和第一氧化膜之间的栅氧化层与低于多晶硅间隔离氧化层的第二氮化膜接触。
进一步的改进是，形成第二层多晶硅之后对所述第二层多晶硅进行反刻蚀，去除形成于沟槽外部的第二层多晶硅。
进一步的改进是，所述沟槽形成于硅外延层中，所述硅外延层形成在硅衬底表面。
进一步的改进是，所述第一氧化膜由氧化硅膜组成，第二氮化膜由氮化硅膜组成，第三氧化膜由氧化硅膜组成。
本发明并不是直接采用沟槽型双层栅MOS中底部介质层的第一氧化膜作为栅氧化层，而是在热氧化形成多晶硅间隔离氧化层之后去除底部介质层的第三氧化膜和第二氮化膜，并且对多晶硅间隔离氧化层与第一氧化膜之间的第二氮化膜进行过刻蚀形成凹陷结构，然后再进行高密度等离子体(HDP)氧化膜淀积，利用高密度等离子体淀积的氧化膜在第二氮化膜和后续形成的多晶硅栅之间形成隔绝，这样就能够避免因底部介质层中的氮化硅膜与多晶硅栅直接接触形成弱点从而导致IG fail，即栅极到源级的漏电偏大，影响器件的性能。
附图说明
图1为现有的沟槽型双层栅MOS器件的结构示意图；
图2为图1所示器件的电镜照片；
图3为采用本发明方法形成的沟槽型双层栅MOS器件的结构示意图；
图4A至图4B为采用本发明方法的各步骤器件结构示意图；
图5为本发明改变介质层形貌的方法流程图；
图6为图3所示器件的电镜照片。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。
如图5所示，为本发明改变沟槽型双层栅MOS器件中介质层形貌的方法流程图，图4A至图4B所示为采用本发明方法各步骤的器件沟槽栅结构示意图，图3所示为采用本发明方法形成介质层的沟槽型双层栅MOS器件的结构示意图。
在形成双层栅之前，首先需要采用光刻刻蚀工艺在半导体衬底的栅极形成区域中形成沟槽，其中在所述半导体衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中，该工艺与现有技术相同，故不再赘述。
本发明提供的改善沟槽型双层栅MOS中介质层形貌的方法，包括如下步骤：
第1步，如图4A所示，在沟槽底部表面和侧壁表面依次形成第一氧化膜101、第二氮化膜102和第三氧化膜103，所述第一氧化膜101、第二氮化膜102和第三氧化膜103叠加构成ONO结构的底部介质层；所述底部介质层也延伸到所述沟槽外部的硅外延层表面；
较佳为，所述第一氧化膜101由氧化硅膜组成，所述第二氮化膜102由氮化硅膜组成，所述第三氧化膜103由氧化硅膜组成；
第2步，在所述底部介质层的表面生长第一层多晶硅，所述第一层多晶硅将沟槽完全填充；
第3步，如图4A所示，对第一层多晶硅进行反刻蚀，该反刻蚀将所述沟槽外部的第一层多晶硅完全去除，同时将沟槽中顶部的第一层多晶硅去除，保留于沟槽底部的第一层多晶硅形成源多晶硅104；
第4步，如图4B所示，采用热氧化工艺对源多晶硅104上的顶部硅进行热氧化形成多晶硅间隔离氧化层105，该多晶硅间隔离氧化层105的厚度可以根据实际需要设置；
第5步，如图4B所示，进行湿法腐蚀，去除多晶硅间隔离氧化层105上方的沟槽侧壁的底部介质层中的第三氧化膜103；
第6步，接着进行湿法腐蚀，去除多晶硅间隔离氧化层105上方的沟槽侧壁的底部介质层中的第二氮化膜102，同时对多晶硅间隔离氧化层105与第一氧化膜101之间的第二氮化膜102进行过刻蚀，最终使第二氮化膜102的顶部低于多晶硅间隔离氧化层105的顶部从而呈凹陷的结构，如图4B所示；
第7步，在沟槽侧壁、多晶硅间隔离氧化层105表面以及多晶硅间隔离氧化层105与第一氧化膜101之间的凹陷处进行高密度等离子体氧化膜淀积，淀积的该氧化膜作为栅氧化层107。
本发明的栅氧化层与图1所示的栅氧化层的区别在于本发明不是以底部介质层中的第一氧化膜直接作为栅氧化层，而是在第一氧化膜上又进行高密度等离子体氧化膜淀积后再形成多晶硅栅，这样就保证了后续形成的多晶硅栅不会与底部介质层中的第二氮化膜直接接触。
在上述第7步之后，在形成有栅氧化层107的沟槽内完全填充第二层多晶硅，所述第二层多晶硅形成多晶硅栅106。较佳为，形成所述第二层多晶硅之后还需要对所述第二层多晶硅进行反刻蚀，从而去除形成于沟槽外部的第二层多晶硅。
沟槽型双层栅MOS的其它结构采用现有方法形成，如后续依次进行基极注入、源极注入、形成层接膜将器件覆盖、形成接触孔和正面金属层等，这对于本领域技术人员来说均是现有技术，故在此不详加叙述。
如图6所示，是本发明实施例方法形成的器件的电镜照片，多晶硅栅以106示出，源多晶硅以104示出。与图2相比可知，所圈之处的区域中多晶硅栅106与底部介质层中的第二氮化膜102并没有直接接触，因此避免了在此处形成弱点，从而避免弱点导致IG fail，即栅极到源级的漏电偏大，保证了器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (6)
1.一种改善沟槽型双层栅MOS中介质层形貌的方法，其特征在于，包括如下步骤：
第1步，在沟槽内依次形成第一氧化膜、第二氮化膜和第三氧化膜，并叠加成ONO结构的底部介质层；
第2步，在底部介质层的表面生长第一层多晶硅，所述第一层多晶硅将沟槽完全填充；
第3步，对第一层多晶硅进行反刻蚀，将沟槽中顶部的第一层多晶硅去除，沟槽底部的第一层多晶硅形成源多晶硅；
第4步，对源多晶硅的顶部硅进行热氧化形成多晶硅间隔离氧化层；
第5步，去除多晶硅间隔离氧化层上方的沟槽侧壁的底部介质层中的第三氧化膜；
第6步，去除多晶硅间隔离氧化层上方的沟槽侧壁的底部介质层中的第二氮化膜，并对多晶硅间隔离氧化层与第一氧化膜之间的第二氮化膜进行过刻蚀，使第二氮化膜的顶部低于多晶硅间隔离氧化层的顶部；
第7步，在沟槽侧面、多晶硅间隔离氧化层表面以及多晶硅间隔离氧化层与第一氧化膜之间进行高密度等离子体氧化膜淀积，淀积的该氧化膜作为栅氧化层。
2.根据权利要求1所述的改善沟槽型双层栅MOS中介质层形貌的方法，其特征在于，在第7步之后，在形成有栅氧化层的沟槽内完全填充第二层多晶硅，所述第二层多晶硅形成多晶硅栅。
3.根据权利要求1所述的改善沟槽型双层栅MOS中介质层形貌的方法，其特征在于，在第7步中，多晶硅间隔离氧化层和第一氧化膜之间的栅氧化层与低于多晶硅间隔离氧化层的第二氮化膜接触。
4.根据权利要求2所述的改善沟槽型双层栅MOS中介质层形貌的方法，其特征在于，形成第二层多晶硅之后对所述第二层多晶硅进行反刻蚀，去除形成于沟槽外部的第二层多晶硅。
5.根据权利要求1所述的改善沟槽型双层栅MOS中介质层形貌的方法，其特征在于，所述沟槽形成于硅外延层中，所述硅外延层形成在硅衬底表面。
6.根据权利要求1所述的改善沟槽型双层栅MOS中介质层形貌的方法，其特征在于，所述第一氧化膜由氧化硅膜组成，第二氮化膜由氮化硅膜组成，第三氧化膜由氧化硅膜组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610427909.4A CN106098544A (zh) | 2016-06-16 | 2016-06-16 | 改善沟槽型双层栅mos中介质层形貌的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610427909.4A CN106098544A (zh) | 2016-06-16 | 2016-06-16 | 改善沟槽型双层栅mos中介质层形貌的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106098544A true CN106098544A (zh) | 2016-11-09 |
Family
ID=57235465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610427909.4A Pending CN106098544A (zh) | 2016-06-16 | 2016-06-16 | 改善沟槽型双层栅mos中介质层形貌的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098544A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492486A (zh) * | 2017-08-15 | 2017-12-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos介质层的工艺方法 |
| CN112133627A (zh) * | 2020-09-29 | 2020-12-25 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型器件的工艺方法 |
| CN113078067A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种沟槽分离栅器件的制造方法 |
| CN113782448A (zh) * | 2021-09-30 | 2021-12-10 | 深圳市芯电元科技有限公司 | 一种降低米勒电容的mosfet制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101285179A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 监控化学气相沉积反应腔室洁净度与洗净工艺时间的方法 |
| US20090050959A1 (en) * | 2007-08-21 | 2009-02-26 | Madson Gordon K | Method and Structure for Shielded Gate Trench FET |
| CN101459135A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos器件结构实现方法 |
| CN105355560A (zh) * | 2015-10-27 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
-
2016
- 2016-06-16 CN CN201610427909.4A patent/CN106098544A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101285179A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 监控化学气相沉积反应腔室洁净度与洗净工艺时间的方法 |
| US20090050959A1 (en) * | 2007-08-21 | 2009-02-26 | Madson Gordon K | Method and Structure for Shielded Gate Trench FET |
| CN101459135A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos器件结构实现方法 |
| CN105355560A (zh) * | 2015-10-27 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492486A (zh) * | 2017-08-15 | 2017-12-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos介质层的工艺方法 |
| CN112133627A (zh) * | 2020-09-29 | 2020-12-25 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型器件的工艺方法 |
| CN112133627B (zh) * | 2020-09-29 | 2022-06-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型器件的工艺方法 |
| CN113078067A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种沟槽分离栅器件的制造方法 |
| CN113782448A (zh) * | 2021-09-30 | 2021-12-10 | 深圳市芯电元科技有限公司 | 一种降低米勒电容的mosfet制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779293B (zh) | 沟槽型超级结器件的制造方法 | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN102738235B (zh) | 单边存取装置及其制造方法 | |
| CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| JP2013508984A (ja) | 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子 | |
| CN106057895A (zh) | 用于沟槽功率mosfet的自对准接头 | |
| TW201448035A (zh) | 半導體裝置之製造方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN103681836A (zh) | 垂直的微电子元件以及相应的制造方法 | |
| CN105914234A (zh) | 分离栅功率mos管结构及制作方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN107403721A (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN107564859A (zh) | 半导体装置及其制造方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| US7772673B1 (en) | Deep trench isolation and method for forming same | |
| CN105702709A (zh) | 沟槽型超级结的制造方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN102867749B (zh) | Mos晶体管的形成方法 | |
| CN108054160A (zh) | Pip电容制作方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN104078361A (zh) | Mos晶体管的制造方法 | |
| CN209045527U (zh) | 浅沟槽隔离结构 | |
| CN103839981B (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161109 |
|
| RJ01 | Rejection of invention patent application after publication |