CN101459135A

CN101459135A - 沟槽型双层栅功率mos器件结构实现方法

Info

Publication number: CN101459135A
Application number: CNA2007100945082A
Authority: CN
Inventors: 马清杰; 金勤海; 缪进征
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2007-12-14
Filing date: 2007-12-14
Publication date: 2009-06-17
Anticipated expiration: 2027-12-14
Also published as: CN101459135B

Abstract

本发明公开了一种沟槽型双层栅功率MOS器件结构实现方法，包括如下步骤：(1)沟槽的光刻和刻蚀；(2)生长热栅氧化层和高温氧化层；(3)在沟槽内淀积第一层多晶硅并回刻至沟槽表面；(4)形成多晶硅间氧化层；(5)光刻、干法刻蚀去除中间氧化层上端面以上的第一层多晶硅；(6)沟槽侧壁热氧化层、高温氧化层湿法剥离；(7)高密度等离子体氧化膜淀积，后对其进行化学机械研磨；(8)高密度等离子体氧化膜光刻，然后湿法腐蚀没有被光刻胶覆盖的高密度等离子体氧化膜；(9)薄栅氧化层生长、第二层多晶硅淀积、反刻。本方法实现的沟槽型双层栅功率MOS结构两层多晶硅侧壁之间不易漏电，且提高了功率MOS器件的击穿电压的均匀性。

Description

沟槽型双层栅功率MOS器件结构实现方法

技术领域

本发明涉及一种半导体功率器件，特别是涉及一种沟槽型双层栅功率MOS器件结构实现方法。

背景技术

在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高，导通电阻低，开关速度快的特性。通常的作法有，一是浮置第一层多晶硅(Poly)，这将会限制器件的耐压；二是通过光刻将沟槽中的第一层多晶硅引出来接地(见图2)，第一层多晶硅可靠接地，加之第一层多晶硅下面的厚栅氧化层作用，致使由第一层多晶硅、厚栅氧化层、硅外延层构成的MOS场效应管处于耗尽状态，相当于降低了双层栅功率MOS器件漂移区的电场强度，从而提高了器件的击穿电压。

为了能够更清楚地说明问题，还是回顾一下现有的沟槽型双层栅功率MOS结构的工艺流程，结合图2所示，具体的过程是：

(1)沟槽201光刻，88度沟槽刻蚀，厚栅氧化层202生长；(2)边淀积边掺杂的第一层多晶硅203生长(DOPOS过程)；(3)第一层多晶硅203光刻，刻蚀；(4)高密度等离子体氧化膜(HDP)204淀积；(5)湿法腐蚀沟槽内的高密度等离子体氧化膜204，至第一层多晶硅上剩余一定厚度的高密度等离子体氧化膜为止；(6)牺牲氧化层生长、剥离，薄栅氧化层206生长；(7)淀积第二层多晶硅205；(8)第二层多晶硅205的光刻、刻蚀；(9)沟道体(BODY)207，源区(SOURCE)209形成；(10)接触孔、硼磷硅玻璃层(BPSG)208、金属层和钝化层形成。上述沟槽型功率MOS器件中，硅衬底200背面作功率MOS器件的漏极。

按上述工艺制备出来的沟槽型双层栅功率MOS结构，为实现第一层多晶硅的可靠接地，采用第一层多晶硅204填充整个沟槽并伸出硅平面来实现第一层多晶硅接触孔的制备；其在制备第二层多晶硅接触孔时，其下填充的第一层多晶硅也已完全填满沟槽并在硅平面以上凸出。因在具体工艺处理过程中，在对应于第一层多晶硅203上面的高密度等离子体氧化膜204进行湿法腐蚀过程中，由于湿法腐蚀具有各向同性的特点，使硅平面上的第一层多晶硅203下面的厚栅氧化层202也被腐蚀掉了，以至于已经腐蚀到沟槽的里面，这样在淀积第二层多晶硅205以后，就使得第二层多晶硅205填入了第一层多晶硅203下面(即图2虚线圆所示区域)。此外，由于伸出沟槽表面以上的第一层多晶硅侧壁与第二层多晶硅之间仅有薄的栅氧化层(即图3虚线圆所示区域)，而且使用干法刻蚀第一层多晶硅203时会造成第一层多晶硅侧面比较粗糙，容易造成两层多晶硅栅之间的击穿，严重影响器件的应用。另外，由于第一层多晶硅203在硅平面以上，该制备工艺在第一层多晶硅侧面留有第二层多晶硅的侧墙，不利于器件的等比例缩小。

发明内容

本发明要解决的技术问题是提供一种沟槽型双层栅功率MOS器件结构实现方法，它能够消除由于从沟槽中引出第一层多晶硅所造成的两层多晶硅侧壁之间的漏电结构。

为解决上述技术问题，本发明的沟槽型双层栅功率MOS器件结构实现方法，包括如下步骤：

(1)沟槽的光刻和刻蚀；

(2)生长热栅氧化层和高温氧化层；

(3)在沟槽内淀积第一层多晶硅并回刻至沟槽表面；

(4)通过在回刻至沟槽表面的多晶硅上光刻、高能量、大束流氧离子注入、高温退火形成多晶硅间氧化层；

(5)光刻、干法刻蚀去除中间氧化层上端面以上的第一层多晶硅；

(6)沟槽侧壁热氧化层、高温氧化层湿法剥离；

(7)高密度等离子体氧化膜淀积，后对其进行化学机械研磨；

(8)高密度等离子体氧化膜光刻，然后湿法腐蚀没有被光刻胶覆盖的高密度等离子体氧化膜；

(9)薄栅氧化层生长、第二层多晶硅淀积、第二层多晶硅反刻；

(10)沟道体，源极形成；

(11)接触孔、金属层和钝化层形成。

由于采用本发明的方法，由于加厚了需要接地的第一层多晶硅侧壁与第二层多晶硅的氧化层厚度，消除了由于从沟槽中引出第一层多晶硅所造成的两层多晶硅侧壁之间的漏电结构；另外，通过在淀积的多晶硅上光刻、高能量、大束流氧离子注入、高温退火形成多晶硅中间氧化层，增加的这一层氧化层可以作为第一层多晶硅刻蚀的终止层，因而可以严格控制第一层多晶硅刻蚀的深度、均匀性以及第一层多晶硅刻蚀以后表面的粗糙度，从而进一步提高了两层多晶硅之间的击穿电压，并且提高了所述功率MOS击穿电压的均匀性，因而大大提高了所述功率MOS器件的电性能。

本发明通过改变工艺，在不增加光刻的情况下大幅度改善器件性能，并且能够保证第一层多晶硅的刻蚀深度，提高了器件的可制造性。

本发明与现在通用的沟槽型双层栅功率MOS结构的工艺完全兼容；适于集成静电保护结构ESD和肖特基结构；适合器件等比例缩小。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明的方法工艺流程图；

图2是现有的沟槽型双层栅功率MOS器件结构示意图；

图3是沿图2中A-A′截面的局部示意图；

图4是本发明的方法中沟槽刻蚀的示意图；

图5是本发明的方法中热氧化层、高温氧化层生长、第一层多晶硅淀积、回刻示意图；

图6通过在回刻至沟槽表面的多晶硅上光刻、高能量、大束流氧离子注入、高温退火形成多晶硅间氧化层的示意图；

图7是本发明的方法中对接地的第一层多晶硅光刻、刻蚀后的示意图；

图8是本发明的方法中湿法剥离热氧化层、高温氧化层后的示意图；

图9是本发明的方法中高密度等离子体氧化膜淀积、化学机械研磨后的示意图；

图10是本发明的方法中高密度等离子体氧化膜光刻、湿法腐蚀后的示意图；

图11是本发明的方法中栅氧化层生长、第二层多晶硅淀积、回刻示意图；

图12是本发明的方法中形成沟道体、源区的示意图；

图13是采用本发明的方法制成的沟槽型双层栅功率MOS器件结构示意图；

图14是图13所述功率MOS器件结构版图示意图。

具体实施方式

如图13所示，本发明的沟槽型双层栅功率MOS器件是在浓掺杂衬底硅片上的硅外延层上制备的。衬底硅片背面为该功率MOS器件的漏极。参见图1，具体实现的步骤如下：

步骤1，沟槽的光刻、刻蚀(参见图4)。沟槽的制备包括先用沟槽光刻版曝出需制备沟槽的位置，再刻蚀出90度沟槽，沟槽的深度由具体器件要求确定。

步骤2，结合图5所示。在所述沟槽内壁表面和硅外延层上端面依次采用炉管生长一层热氧化层，采用低压化学汽相淀积(LPCVD)工艺生长一层高温氧化层(HTO)。

步骤3，在所述沟槽内淀积第一层多晶硅DOPOS 6000埃(简称多晶一)，再对其回刻至沟槽表面(参见图5)。所述第一层多晶硅采用低压化学汽相沉积(LPVCD)的一边沉积、一边掺杂的DOPOS(掺杂多晶硅)。

对第一层多晶硅回刻时，可以采用干法刻蚀工艺将第一层多晶硅刻蚀至沟槽上端面位置。采用多晶硅对氧化层选择比高的刻蚀条件，以硅外延层上的氧化层作为刻蚀的终止层，不需要额外的光刻版，干法刻蚀第一层多晶硅至沟槽内。具体操作的流程，例如可以采用首先主刻蚀沟槽端面以上的第一层多晶硅(具体实施时沟槽端面以上的第一层多晶硅厚度可为4000埃)；然后以找终点形式刻蚀至氧化层表面，接下来再以与终点形式相同的工艺控制参数过刻蚀，大致位于硅外延层上端面以下0.1μm处，以避免第一层多晶硅残留。

步骤4，如图6所示，对刻蚀至沟槽表面的第一层多晶硅，进行光刻、高能量、大束流氧离子注入、高温退火形成两层多晶硅之间的中间氧化层。采用过氧离子注入可以保证所述中间氧化层形成的位置。

具体实施时，可以采用下述方法：先进行光刻，将无需注入氧离子的第一层多晶硅的位置用光刻胶覆盖，然后根据器件要求选取高能量的氧离子进行大剂量注入，再去除光刻胶，在高温、N₂(氮气)气氛下退火以形成两层多晶硅之间的中间氧化层。通常氧离子注入能量为280～380Kev，剂量为1e16～5e16ea/cm²，温度为1150⁰C～1250⁰C，优选地氧离子注入能量为320Kev，剂量为2e16ea/cm²，温度250⁰C。

由图6(b)可以看出，所述中间氧化层位于第一层多晶硅的中间位置，并且其中间位置仍被第一层多晶硅占有一直伸到沟槽表面(图6(a)为沟槽的断面示意图，图6(b)为沿着一条沟槽中间的断面图)。

步骤5，如图7所示，将位于所述中间氧化层上端面以上的第一层多晶硅全部刻光，经过刻蚀后第一层多晶硅形成下宽上窄的凸字形，窄的部分大致延伸到沟槽的上端口，作为需要接地的第一层多晶硅。

具体实施时，采用与多晶反刻找终点相同的菜单进行刻蚀，以所述中间氧化层作为刻蚀的终止层，以确保第一层多晶硅的刻蚀深度(图7(a)为沟槽的断面示意图，图7(b)为沿着一条沟槽中间的断面图)。

步骤6，采用湿法刻蚀，将沟槽侧壁上的热氧化层和高温氧化层、底一层多晶硅上面的氧化层剥离(参见图8)。

具体实施时，用缓冲氧化膜腐蚀液(BOE腐蚀液)剥离没有被第一层多晶硅覆盖的位于沟槽侧壁的热氧化层和高温氧化层，目的是为降低后续高密度等离子体氧化膜淀积时的深宽比，提高填充效果，便于高密度等离子体氧化膜的淀积(图8(a)为沟槽的断面示意图，图8(b)为沿着一条沟槽中间的断面图)。

步骤7，参见图9。在左侧的两个沟槽内及硅外延层上端面淀积高密度等离子体氧化膜(HDP)。高密度等离子体氧化膜填充满所述沟槽，且具有高的均匀性，确保沟槽内的高密度等离子体氧化膜致密，没有小孔。

对所述高密度等离子体氧化膜化学机械平面化(HDP CMP)，并使经过平面化后的高密度等离子体氧化膜位于硅外延层上端面剩余足够的厚度，例如可以大致为3000埃。这样可以保证后续淀积的第二层多晶硅与第一层多晶硅之间有足够的击穿电压。

步骤8，参见图10。通过光刻将需要接地的第一层多晶硅表面的HDP用光刻胶覆盖，而露出其余部位，然后湿法腐蚀去除未被光刻胶覆盖的高密度等离子体氧化膜，且使所述沟槽内第一层多晶硅上端面保留大致为1000埃厚度的高密度等离子体氧化膜，以确保第一层和第二层多晶硅之间有足够的击穿电压。具体实施时，可用较高浓度的缓冲氧化物腐蚀剂(BOE)腐蚀所述的高密度等离子体氧化膜。

步骤9，参见图11，在沟槽侧壁及硅外延层上端面生长一层栅氧化层。在所述沟槽内淀积第二层多晶硅6000埃(如图11所示，简称多晶二)，可利用LPCVD工艺(低压化学汽相淀积)淀积同时重掺杂磷的第二层多晶硅(DOPOS淀积工艺)。

再进行第二层多晶硅回刻。利用栅氧化层做刻蚀终止层，不需要用额外的光刻版，采用多晶硅对氧化层具有高选择比的工艺条件，通过干法刻蚀将第二层多晶硅刻蚀至栅氧化层表面。为避免第二层多晶硅在栅氧化层上残留，可过刻蚀至沟槽端面以下大致0.1μm处。具体实施工艺为：先主刻蚀沟槽以上的第二层多晶硅4000埃，然后以找终点形式刻蚀至栅氧化层，最后以与上述终点形式相同的工艺参数过刻蚀至沟槽端面以下大致0.1μm处。

凸字形第一层多晶硅的上部窄的部分应与第二层多晶硅的上端面在同一平面内，即应在第二层多晶硅的上端面暴露出需接地的第一层多晶硅。

步骤10，沟道体、源极形成。如图12所示，用沟道体光刻膜版进行光刻、离子注入、剥胶、推进形成沟道体；源极光刻版光刻、离子注入、剥胶、推进形成源极。

步骤11，接触孔、金属层、钝化层形成。参见图12，在所述栅氧化层和高密度等离子体氧化膜的表面，先以常压低温化学汽相沉积的方法淀积约1500埃的氧化膜，然后再以常压化学汽相沉积的方法淀积约4200埃的硼磷硅玻璃层(BPSG)。通过接触孔光刻版光刻、干法刻蚀出源极、第一层多晶硅及栅极接触孔。接下来为长程溅射工艺溅射阻挡金属Ti/TiN(钛/氮化钛)约800埃/1000埃、而后快速退火；接着低压化学汽相淀积难熔金属钨，钨反刻，然后溅射约3μm铝铜层，通过金属光刻版光刻、干法刻蚀金属层；最后为约10000埃氮氧化硅钝化层生长、钝化层光刻、干法刻蚀出引线孔。图12所示的器件结构的版图参见图13。

采用本发明的方法制备的功率MOS器件避免了在两层多晶硅之间存在较薄氧化层的这种结构，并且增加了第一层多晶刻蚀的终止层，显著改善了第一层多晶硅刻蚀以后的表面粗糙度以及刻蚀深度的均匀性。

以上结合附图比较直观的描述了本发明的整个工艺流程。在各工艺步骤的描述过程中所述的具体实现方式只是为了便于理解本发明，而并非构成对本发明的限制。在不脱离本发明原理的情况下，本发明的保护范围应包括那些对于本领域的技术人员来说显而易见的变换或替代以及改形。

Claims

1、一种沟槽型双层栅功率MOS结构实现方法，其特征在于，该方法包括如下步骤：