CN104362088A - 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 - Google Patents
沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 Download PDFInfo
- Publication number
- CN104362088A CN104362088A CN201410482674.XA CN201410482674A CN104362088A CN 104362088 A CN104362088 A CN 104362088A CN 201410482674 A CN201410482674 A CN 201410482674A CN 104362088 A CN104362088 A CN 104362088A
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- density plasma
- polysilicon
- plasma oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000002161 passivation Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 16
- 230000003628 erosive effect Effects 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 4
- 102000013275 Somatomedins Human genes 0.000 claims description 4
- 239000000428 dust Substances 0.000 claims description 4
- 238000006263 metalation reaction Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000026267 regulation of growth Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000227 grinding Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法，包括：硅基板生长第一氮化膜；进行沟槽刻蚀；生长介质层；生长第一层多晶硅；对第一层多晶硅进行反刻蚀；去除第一层多晶硅上方沟槽侧壁的介质层；淀积第二氮化膜，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；在第一层多晶硅上，生长热氧介质层；去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；垫积高密度等离子体氧化膜，垫积厚度为4300埃至5000埃；湿法刻蚀高密度等离子体氧化膜；栅极氧化层生长；第二层多晶硅淀积与反刻蚀；形成基极和源极；形成接触孔、金属和钝化层。本发明与现有技术相比能提供更高的多晶硅间高密度等离子体氧化膜厚度稳定性。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法。
背景技术
现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜是由热氧加高密度等离子体氧化膜组成的，其制造方法包括：在硅基板上，生长第一氮化膜；在硅基板上，进行沟槽刻蚀；在沟槽内，生长介质层；在介质层上，生长第一层多晶硅；对第一层多晶硅进行反刻蚀；去除第一层多晶硅上方的沟槽侧壁介质层；在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；(图1所示)在第一层多晶硅上，生长热氧介质层；去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；垫积高密度等离子体氧化膜；(图2所示)CMP化学研削处理，把高密度等离子体氧化膜的厚度，磨至硅表面一定厚度；(图3所示)；湿法刻蚀高密度等离子体氧化膜；(图4所示)栅极氧化层生长；第二层多晶硅淀积与反刻蚀；形成基极和源极；形成接触孔、金属和钝化层。现有多晶硅间高密度等离子体氧化膜制造方法的优点是高密度等离子体氧化膜在沟槽中的填充性好，且膜质致密性好。其缺点是工艺复杂，需要HDP OX DEP(垫积高密度等离子体氧化膜)，CMP(化学研削)，WET ET(湿法刻蚀)的繁琐步骤，且该组合的三种设备面内均一性各不相同，导致IPO(高密度等离子体氧化膜)厚度稳定性差。
发明内容
本发明要解决的技术问题是提供一种与现有技术相比能提供更高厚度稳定性的沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法。
为解决上述技术问题，本发明提供的沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法，包括以下步骤：
1)在硅基板上，生长第一氮化膜；
2)在硅基板上，进行沟槽刻蚀；
3)在沟槽内，生长介质层；
4)在介质层上，生长第一层多晶硅；
5)对第一层多晶硅进行反刻蚀；
6)去除第一层多晶硅上方沟槽侧壁的介质层；
7)在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；
8)在第一层多晶硅上，生长热氧介质层；
9)去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；
10)垫积高密度等离子体氧化膜，垫积厚度为4300埃至5000埃，优选为4500埃；现有方法垫积厚度一般为13000埃至15500埃，本方法能减薄到现有方法厚度的1/3；
11)湿法刻蚀高密度等离子体氧化膜；
12)栅极氧化层生长；
13)第二层多晶硅淀积与反刻蚀；
14)形成基极和源极；
15)形成接触孔、金属和钝化层。
其中，在步骤11)和步骤12)之间还具有步骤A)，生成一氧化膜后，再将此氧化膜刻蚀去除。增加此步骤的目的是使栅极表面更加平整，提高器件整体性能。
随着高密度等离子体氧化膜垫积的厚度越厚，面内周边与中心的差异越大；CMP研磨时，面内会有圈状膜厚差异，这个是机台特性；WET ET的刻蚀速率会随着使用时间变化。本发明的多晶硅间高密度等离子体氧化膜的制造方法与现有技术相比，在同样隔离性能的情况下，本发明的方法省略了研磨及湿法刻蚀，简化了工艺步骤，改善了两层多晶硅间氧化膜的面内均一性。高密度等离子体氧化膜垫积厚度减薄至原来的1/3即能使两层多晶硅间有氧化膜隔绝，节约成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图一。
图2是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图二。
图3是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图三。
图4是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图四。
图5是本发明沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图一。
图6是本发明沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图二。
附图标记说明
1为硅基板，
2为第一氮化膜
3为介质层
4为第一层多晶硅
5为第二氮化膜
6为热氧介质层
7为高密度等离子体氧化膜
具体实施方式
本发明沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法一实施例包括以下步骤：
如图1所示(步骤相同利用现有技术附图)，1)在硅基板上，生长第一氮化膜；
2)在硅基板上，进行沟槽刻蚀；
3)在沟槽内，生长介质层；
4)在介质层上，生长第一层多晶硅；
5)对第一层多晶硅进行反刻蚀；
6)去除第一层多晶硅上方沟槽侧壁的介质层；
7)在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；
8)在第一层多晶硅上，生长热氧介质层；
9)去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；
如图5所示，10)垫积高密度等离子体氧化膜，垫积厚度能减薄到现有方法厚度的1/3，淀积厚度优选为4300埃、4500、4800埃或5000埃图5为示意图厚度为1/3图5中未显示；
如图6所示，11)湿法刻蚀高密度等离子体氧化膜；
12)生成一氧化膜后，再将此氧化膜刻蚀去除，图中未显示；
13)栅极氧化层生长；
14)第二层多晶硅淀积与反刻蚀；
15)形成基极和源极；
16)形成接触孔、金属和钝化层。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法，其特征是，包括以下步骤：
1)在硅基板上，生长第一氮化膜；
2)在硅基板上，进行沟槽刻蚀；
3)在沟槽内，生长介质层；
4)在介质层上，生长第一层多晶硅；
5)对第一层多晶硅进行反刻蚀；
6)去除第一层多晶硅上方沟槽侧壁的介质层；
7)在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；
8)在第一层多晶硅上，生长热氧介质层；
9)去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；
10)垫积高密度等离子体氧化膜，垫积厚度为4300埃至5000埃；
11)湿法刻蚀高密度等离子体氧化膜；
12)栅极氧化层生长；
13)第二层多晶硅淀积与反刻蚀；
14)形成基极和源极；
15)形成接触孔、金属和钝化层。
2.如权利要求1所述的高密度等离子体氧化膜的制造方法，其特征是：实施步骤10)时，垫积厚度为4500埃。
3.如权利要求1或2所述的高密度等离子体氧化膜的制造方法，其特征是：在步骤11)和步骤12)之间还具有步骤A)，生成一氧化膜后，再将此氧化膜刻蚀去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410482674.XA CN104362088B (zh) | 2014-09-19 | 2014-09-19 | 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410482674.XA CN104362088B (zh) | 2014-09-19 | 2014-09-19 | 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104362088A true CN104362088A (zh) | 2015-02-18 |
| CN104362088B CN104362088B (zh) | 2017-03-29 |
Family
ID=52529340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410482674.XA Active CN104362088B (zh) | 2014-09-19 | 2014-09-19 | 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104362088B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492486A (zh) * | 2017-08-15 | 2017-12-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos介质层的工艺方法 |
| CN111128703A (zh) * | 2019-12-16 | 2020-05-08 | 上海华虹宏力半导体制造有限公司 | Sgt器件的工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315893A (zh) * | 2007-05-30 | 2008-12-03 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN101459135A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos器件结构实现方法 |
| US20110312139A1 (en) * | 2009-02-24 | 2011-12-22 | Hynix Semiconductor Inc. | Semiconductor device with a gate having a bulbous area and a flattened area underneath the bulbous area and method for manufacturing the same |
| CN103855017A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 |
-
2014
- 2014-09-19 CN CN201410482674.XA patent/CN104362088B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315893A (zh) * | 2007-05-30 | 2008-12-03 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN101459135A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos器件结构实现方法 |
| US20110312139A1 (en) * | 2009-02-24 | 2011-12-22 | Hynix Semiconductor Inc. | Semiconductor device with a gate having a bulbous area and a flattened area underneath the bulbous area and method for manufacturing the same |
| CN103855017A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492486A (zh) * | 2017-08-15 | 2017-12-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos介质层的工艺方法 |
| CN111128703A (zh) * | 2019-12-16 | 2020-05-08 | 上海华虹宏力半导体制造有限公司 | Sgt器件的工艺方法 |
| CN111128703B (zh) * | 2019-12-16 | 2022-08-16 | 上海华虹宏力半导体制造有限公司 | Sgt器件的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104362088B (zh) | 2017-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI796358B (zh) | 選擇性蝕刻的自對準通孔製程 | |
| US20080012066A1 (en) | Method for making a raised vertical channel transistor device | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN106684030A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
| US9105687B1 (en) | Method for reducing defects in shallow trench isolation | |
| US20130154014A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
| US10290503B2 (en) | Spacer enabled poly gate | |
| CN104362088A (zh) | 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 | |
| KR20150044645A (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| KR100449320B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| CN101097882A (zh) | 改善sti-cmp面内平坦性的方法 | |
| US20180006112A1 (en) | Three-dimensional transisor | |
| US9437472B2 (en) | Semiconductor line feature and manufacturing method thereof | |
| KR20050003758A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| US10147636B2 (en) | Methods for fabricating trench isolation structure | |
| US9177798B1 (en) | Method for yield improvement of TMBS devices | |
| US20130214392A1 (en) | Methods of forming stepped isolation structures for semiconductor devices using a spacer technique | |
| US11830824B2 (en) | Edge protection on semiconductor substrates | |
| US20210265199A1 (en) | Semiconductor device and fabricating method thereof | |
| US20090023290A1 (en) | Planarization method | |
| CN102054737A (zh) | 宽深沟槽介质填充的制作工艺方法 | |
| US9852912B1 (en) | Method of manufacturing semiconductor device for reducing grain size of polysilicon | |
| US8524603B1 (en) | Fabricating method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |