CN102054737A - 宽深沟槽介质填充的制作工艺方法 - Google Patents
宽深沟槽介质填充的制作工艺方法 Download PDFInfo
- Publication number
- CN102054737A CN102054737A CN2009102017311A CN200910201731A CN102054737A CN 102054737 A CN102054737 A CN 102054737A CN 2009102017311 A CN2009102017311 A CN 2009102017311A CN 200910201731 A CN200910201731 A CN 200910201731A CN 102054737 A CN102054737 A CN 102054737A
- Authority
- CN
- China
- Prior art keywords
- film
- oxide
- silicon
- coating
- deielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种宽深沟槽介质填充的制作方法，在硅片上依次生长一层底层氧化膜、氮化硅膜和顶层氧化膜；在顶层氧化膜上涂光刻胶，通过光刻定义出多个等间距的沟槽；通过刻蚀将曝出的顶层氧化膜去除，然后再去除光刻胶；利用顶层氧化膜的图形作为掩膜，刻蚀氮化硅膜、底层氧化膜和硅片得到所需的多个沟槽；利用热氧化将所述多个沟槽的侧墙全部氧化，形成氧化硅侧墙；去除顶层氧化膜、氮化硅膜；利用CVD淀积需要的介质膜，并将沟槽填满；利用反刻或化学机械研磨将硅片表面的介质膜去除，并去除硅片表面的氧化膜，最终得到填满介质膜的既宽又深的沟槽。本发明利用成熟工艺，结合版图的创新，实现宽且深的沟槽的填充。
Description
技术领域
本发明涉及一种半导体集成电路的制造工艺方法，特别是涉及一种宽深沟槽介质填充的制作方法。
背景技术
宽同时深的沟槽(如沟槽宽10μm，深5μm)在低电容瞬变二极管，高压器件的表面电场减小(REDUCED SURFACE FIELD-RESURF)技术中都有重要的应用。在低电容瞬变二极管中，为了获得低的电容来提高器件的性能，需要采用宽同时深填充介质的沟槽；在高压器件工艺中，采用宽同时深的介质填充的沟槽可以用来降低表面电场，提高器件的击穿电压。
浅槽工艺中的沟槽深度一般低于5000埃。对于这种相对浅的沟槽，即使沟槽宽度大于10μm，也可以通过CVD(化学汽相淀积)淀积膜来实现沟槽的填充；考虑膜淀积的覆盖性能，成长厚度在6000-8000埃的膜即可。但是如果沟槽的深度是5μm，宽度是10μm，要利用CVD淀积来实现该沟槽的填充，就会由于膜的应力的存在而发生膜裂。除了膜裂，在一步工艺中完成这样厚膜的淀积还会造成颗粒问题。因此在实际中这样的沟槽(如深5μm，宽10μm)很难利用介质膜填充。实际上即使对深度是5微米，宽度是3μm的沟槽，在介质填充过程中，也要通过复杂的工艺(如多种膜的淀积/应力的搭配-优化，中间可能还需要别的减小应力的工艺如高温处理等)才能得到可用的介质填充。
图1是采用现有的工艺方式进行宽而深沟槽介质填充的示意图，其中图1a是沟槽区的俯视图；图1b是沟槽刻蚀后的示意图；图1c是在形成的宽深沟槽内进行介质膜填充后的示意图。对于宽度大于3μm，深度大于4μm的沟槽，要将沟槽中填满介质是一件十分困难的事。由于需要成长的膜的厚度很厚，利用单层膜成长容易发生膜裂，有时需要利用多层膜甚至多层膜成长中要加入反刻来实现无空洞或空洞可控的介质填充；当产品中有不同沟槽宽度时，由于有不同的高宽比，对填充的工艺要求更高。
发明内容
本发明要解决的技术问题是提供一种宽深沟槽介质填充的制作方法，利用成熟工艺，结合版图的创新，实现宽且深的沟槽的填充。
为解决上述技术问题，本发明的宽深沟槽介质填充的制作方法采用的技术方案之一是：
步骤一、在硅片上依次生长一层底层氧化膜、氮化硅膜和顶层氧化膜；
步骤二、在顶层氧化膜上涂光刻胶，通过光刻定义出多个等间距的沟槽；
步骤三、通过刻蚀将曝出的顶层氧化膜去除，然后再去除光刻胶；
步骤四、利用顶层氧化膜的图形作为掩膜，刻蚀氮化硅膜、底层氧化膜和硅片得到所需的多个沟槽或多个硅单元；
步骤五、利用热氧化将所述多个沟槽或多个硅单元的侧墙全部氧化，形成氧化硅侧墙；
步骤六、去除顶层氧化膜、氮化硅膜；
步骤七、利用CVD淀积需要的介质膜，并将沟槽填满；
步骤八、利用反刻或化学机械研磨将硅片表面的介质膜去除，并去除硅片表面的氧化膜，最终得到填满介质膜的既宽又深的沟槽。
本发明的宽深沟槽介质填充的制作方法采用的技术方案之二是：
步骤一、在硅片上依次生长一层氧化膜和氮化硅膜；
步骤二、在氮化硅膜上涂光刻胶，利用光刻形成光刻胶图形；
步骤三、利用光刻胶图形做掩膜，刻蚀氮化硅膜、氧化膜和硅片得到所需的多个沟槽或多个硅单元；
步骤四、去除光刻胶；
步骤五、利用热氧化将所述多个沟槽或多个硅单元的侧墙全部氧化，形成氧化硅侧壁墙；
步骤六、去除氮化硅膜；
步骤七、利用CVD淀积需要的介质膜，并将沟槽填满；
步骤八、利用反刻或化学机械研磨将硅片表面的介质膜去除，并去除硅片表面的氧化膜，最终得到填满介质膜的既宽又深的沟槽。
本发明的宽深沟槽介质填充的制作方法采用的技术方案之三是：
步骤一、在硅片上依次生长一层氧化膜和氮化硅膜；
步骤二、在氮化硅膜上涂光刻胶，利用光刻形成光刻胶图形；
步骤三、利用光刻胶图形做掩膜，刻蚀曝出的氮化硅膜形成氮化硅图形；
步骤四、去除光刻胶；
步骤五、利用氮化硅膜做为掩膜，刻蚀氧化硅和硅片得到所需的多个沟槽或多个硅单元；
步骤六、利用热氧化将所述多个沟槽或多个硅单元的侧墙全部氧化，形成氧化硅侧壁墙；
步骤七、去除氮化硅膜；
步骤八、利用CVD淀积需要的介质膜，并将沟槽填满；
步骤九、利用反刻或化学机械研磨将硅片表面的介质膜去除，并去除硅片表面的氧化膜，最终得到填满介质膜的既宽又深的沟槽。
本发明通过在器件设计时对版图的改进，可以将器件中既宽又深的沟槽划成几何尺寸基本一样的小沟槽来实现，在工艺上可以减小局域的微负载效应，得到更好的均匀性，实现深而宽的沟槽的填充。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的工艺方法示意图；
图2是本发明的方法中采用的版图示意图；
图3是本发明的方法中光刻后的示意图；
图4是本发明的方法中形成沟槽后的示意图；
图5是本发明的方法中去除顶层氧化膜后的示意图；
图6是本发明的方法中沟槽侧墙的硅被全部氧化后的示意图；
图7是本发明的方法中去除氮化膜后的示意图；
图8是本发明的方法中沟槽淀积介质膜后的示意图；
图9是本发明的方法中去除硅片表面介质膜后的示意图。
图中符号说明：
1为硅基板(在下面所述的描述中称为硅片)；2为沟槽；3为填充介质；4为薄氧化膜(底层氧化膜)；5为氮化硅膜；6为顶层氧化膜；7为光刻胶；8为填充介质膜；9为热氧化后形成的氧化硅。
具体实施方式
在下面的实施例中以一个长10μm，宽10μm，深5μm的宽深沟槽为例，对本发明所述的方法进行说明，所给出的附图仅仅是为了更好的理解本发明的方法实施过程，并未按比例绘制。另外，本发明中所述的宽深沟槽是指宽度大于2.0μm，深度大于2.0μm的宽且深的沟槽。
参见图2所示，本发明所述的宽深沟槽，并不是在硅片上直接形成一个长10μm，宽10μm，深5μm的宽深沟槽，而是在版图设计时进行改进，在长10μm，宽10μm的范围内形成多个等间距的长条形的小沟槽，或者多个硅小单元。例如采用长条型的小沟槽，每个长条形的小沟槽的长为10μm，沟宽为1.6μm，有源区宽度为0.4μm(如图2a所示)；或采用很多硅小单元，每个硅小单元有源区的尺寸为0.4μm×0.4μm，单元间沟宽1.6μm(如图2-b所示)。具体实现的方法如下(以采用长条型的小沟槽为例说明)：
步骤一、参见图3所示，在硅片1上生长一层薄氧化膜4(底层氧化膜，如300-500埃)，作为下面要成长的介质膜(氮化硅膜5)的缓冲层；在薄氧化膜4上再成长一层氮化硅膜5(如1500-2000埃)；在氮化硅膜5上成长顶层氧化膜6(如12000埃)。
步骤二、在顶层氧化膜6上涂光刻胶7，利用符合前面所述版图设计要求的光刻版进行光刻，定义出多个等间距的沟槽。
步骤三、通过刻蚀将曝出的顶层氧化膜6去除，然后再去除光刻胶7；刻蚀的方法可以采用干法刻蚀或湿法刻蚀。
步骤四、参见图4所示，利用顶层氧化膜6的图形作为掩膜，刻蚀氮化硅膜5、薄氧化膜4和硅片1得到所需的多个沟槽。
步骤五、参见图5所示，除去顶层氧化膜6；因为有氮化硅膜5作掩膜，所以采用湿法刻蚀或干法刻蚀去顶层氧化膜6都可以。从节约成本的角度考虑，采用湿法刻蚀去顶层氧化膜6较好。步骤五所述的去除顶层氧化膜6可以在实施步骤六之后再进行。
步骤六、参见图6所示，利用热氧化将所述多个沟槽的侧墙全部氧化，形成氧化硅侧墙9。对于0.4μm的有源区，由于热氧化是从硅(侧墙)的两边进行的，单边只需要氧化掉0.2μm的硅即可。考虑到需要热氧化的硅的厚度与硅氧化后得到的氧化硅的厚度比一般是0.44∶1的关系，因此0.4μm的有源区热氧化完成后变成的氧化硅区域9的宽度约0.91μm，沟槽的宽度也由热氧化前的1.6μm变成了1.09μm。而此时陪片(热氧化过程中用于检测氧化膜厚度的光片，与步骤六中的硅片经过同一工艺过程)上的氧化硅厚度为0.455μm，与现有的热氧化工艺兼容。
步骤七、参见图7所示，去除氮化硅膜5，可以采用湿法刻蚀(如热磷酸)来完成。步骤五所述的去除顶层氧化膜6可以在步骤中实施。
步骤八、利用CVD淀积需要的介质膜8，并将沟槽填满(结合图8所示)。由于这时要填充的沟槽是宽1.09μm，深4.75μm(因为沟槽底部的硅在前面的热氧化过程中会被氧化形成底部有氧化膜的沟槽，所以此时沟槽深度应为刻蚀后的沟槽深度，0.56×陪片上的氧化硅厚度)的沟槽，考虑到薄膜淀积的覆盖性可以采用侧壁覆盖率为50％的工艺，就可以通过淀积厚度大于或等于1.09μm的介质膜来实现填充(因为填充的淀积是从侧墙的两边成长的)，这样可以利用现有的工艺来实现。所述介质膜8可以是氧化膜，掺硼和磷的氧化膜(BPSG)，掺磷的氧化膜，氮氧化膜，氮化膜，低介电常数(K值，K＜3.8)介质或它们的组合。
步骤九、利用反刻或化学机械研磨将硅片1表面的介质膜8去除，并去除硅片1表面的氧化膜4，最终得到填满介质膜8的既宽又深的沟槽，如图9所示。
在低电容瞬变二极管中为了得到很低的电容，步骤八在沟槽中填充的介质膜8可以是中间有空洞的(当然为了达到其它目的也可以没有空洞)。而且在对其它工艺和器件机械性能能满足要求的条件下，空洞的体积越大越好(空洞中的介质为空气，其介电常数为1，小于所有的其他介质)。为了使填充的介质膜8中间有空洞，可以通过调整步骤八的淀积工艺来实现，另外也可以通过在沟槽刻蚀时形成特定的沟槽形状(如沟槽的底部小，顶部大)来实现。
在以上所述的步骤中所述的多个等间距的沟槽可以替换为多个硅单元(即所述的硅小单元)，其它实施过程不变，同样可以最终得到填满介质膜8的既宽又深的沟槽。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种宽深沟槽介质填充的制作方法，其特征在于：包括如下步骤，
步骤一、在硅片上依次生长一层底层氧化膜、氮化硅膜和顶层氧化膜；
步骤二、在顶层氧化膜上涂光刻胶，通过光刻定义出多个等间距的沟槽或多个硅单元；
步骤三、通过刻蚀将曝出的顶层氧化膜去除，然后再去除光刻胶；
步骤四、利用顶层氧化膜的图形作为掩膜，刻蚀氮化硅膜、底层氧化膜和硅片得到所需的多个沟槽或多个硅单元；
步骤五、利用热氧化将所述多个沟槽或多个硅单元的侧墙全部氧化，形成氧化硅侧墙；
步骤六、去除顶层氧化膜、氮化硅膜；
步骤七、利用CVD淀积需要的介质膜，并将沟槽填满；
步骤八、利用反刻或化学机械研磨将硅片表面的介质膜去除，并去除硅片表面的氧化膜，最终得到填满介质膜的既宽又深的沟槽。
2.如权利要求1所述的制作方法，其特征在于：所述介质膜是氧化膜，掺硼/磷的氧化膜，掺磷的氧化膜，氮氧化膜，氮化膜，低K值的介质或它们的组合。
3.如权利要求1所述的制作方法，其特征在于：在步骤八中介质膜淀积完成后，得到的介质膜中间没有空洞，或者有空洞。
4.一种宽深沟槽介质填充的制作方法，其特征在于：包括如下步骤，
步骤一、在硅片上依次生长一层氧化膜和氮化硅膜；
步骤二、在氮化硅膜上涂光刻胶，利用光刻形成光刻胶图形；
步骤三、利用光刻胶图形做掩膜，刻蚀氮化硅膜、氧化膜和硅片得到所需的多个沟槽或多个硅单元；
步骤四、去除光刻胶；
步骤五、利用热氧化将所述多个沟槽或多个硅单元的侧墙全部氧化，形成氧化硅侧墙；
步骤六、去除氮化硅膜；
步骤七、利用CVD淀积需要的介质膜，并将沟槽填满；
步骤八、利用反刻或化学机械研磨将硅片表面的介质膜去除，并去除硅片表面的氧化膜，最终得到填满介质膜的既宽又深的沟槽。
5.如权利要求4所述的制作方法，其特征在于：所述介质膜是氧化膜，掺硼/磷的氧化膜，掺磷的氧化膜，氮氧化膜，氮化膜，低K值的介质或它们的组合。
6.如权利要求4所述的制作方法，其特征在于：在步骤八中介质膜淀积完成后，得到的介质膜中间没有空洞，或者有空洞。
7.一种宽深沟槽介质填充的制作方法，其特征在于：包括如下步骤，
步骤一、在硅片上依次生长一层氧化膜和氮化硅膜；
步骤二、在氮化硅膜上涂光刻胶，利用光刻形成光刻胶图形；
步骤三、利用光刻胶图形做掩膜，刻蚀曝出的氮化硅膜形成氮化硅图形；
步骤四、去除光刻胶；
步骤五、利用氮化硅膜做为掩膜，刻蚀氧化硅和硅片得到所需的多个沟槽或多个硅单元；
步骤六、利用热氧化将所述多个沟槽或多个硅单元的侧墙全部氧化，形成氧化硅侧墙；
步骤七、去除氮化硅膜；
步骤八、利用CVD淀积需要的介质膜，并将沟槽填满；
步骤九、利用反刻或化学机械研磨将硅片表面的介质膜去除，并去除硅片表面的氧化膜，最终得到填满介质膜的既宽又深的沟槽。
8.如权利要求7所述的制作方法，其特征在于：所述介质膜是氧化膜，掺硼/磷的氧化膜，掺磷的氧化膜，氮氧化膜，氮化膜，低K值的介质或它们的组合。
9.如权利要求7所述的制作方法，其特征在于：在步骤八中介质膜淀积完成后，得到的介质膜中间没有空洞，或者有空洞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102017311A CN102054737A (zh) | 2009-10-28 | 2009-10-28 | 宽深沟槽介质填充的制作工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102017311A CN102054737A (zh) | 2009-10-28 | 2009-10-28 | 宽深沟槽介质填充的制作工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102054737A true CN102054737A (zh) | 2011-05-11 |
Family
ID=43958926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102017311A Pending CN102054737A (zh) | 2009-10-28 | 2009-10-28 | 宽深沟槽介质填充的制作工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054737A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177957A (zh) * | 2011-12-21 | 2013-06-26 | 上海华虹Nec电子有限公司 | 避免金属尖角的方法 |
| CN103903963A (zh) * | 2014-03-20 | 2014-07-02 | 上海华力微电子有限公司 | 一种稳定mim电容光刻线宽的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335568A (ja) * | 2003-05-01 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| CN1700439A (zh) * | 2004-05-19 | 2005-11-23 | 上海宏力半导体制造有限公司 | 能降低边缘效应的浅沟槽隔离工艺 |
| CN1873943A (zh) * | 2005-05-30 | 2006-12-06 | 海力士半导体有限公司 | 形成半导体器件的隔离膜的方法 |
| CN101226895A (zh) * | 2007-12-21 | 2008-07-23 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
-
2009
- 2009-10-28 CN CN2009102017311A patent/CN102054737A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335568A (ja) * | 2003-05-01 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| CN1700439A (zh) * | 2004-05-19 | 2005-11-23 | 上海宏力半导体制造有限公司 | 能降低边缘效应的浅沟槽隔离工艺 |
| CN1873943A (zh) * | 2005-05-30 | 2006-12-06 | 海力士半导体有限公司 | 形成半导体器件的隔离膜的方法 |
| CN101226895A (zh) * | 2007-12-21 | 2008-07-23 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177957A (zh) * | 2011-12-21 | 2013-06-26 | 上海华虹Nec电子有限公司 | 避免金属尖角的方法 |
| CN103177957B (zh) * | 2011-12-21 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 避免金属尖角的方法 |
| CN103903963A (zh) * | 2014-03-20 | 2014-07-02 | 上海华力微电子有限公司 | 一种稳定mim电容光刻线宽的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4836304B2 (ja) | 半導体装置 | |
| US8853091B2 (en) | Method for manufacturing a semiconductor die with multiple depth shallow trench isolation | |
| TWI508221B (zh) | 自對準溝槽之形成方法 | |
| TW201209961A (en) | Split word line fabrication process | |
| CN102054737A (zh) | 宽深沟槽介质填充的制作工艺方法 | |
| CN109461651A (zh) | 改善硅化物阻挡层刻蚀缺陷的方法 | |
| US20140041900A1 (en) | Circuit Pattern with high aspect ratio and Method of Manufacturing the Same | |
| CN104362088B (zh) | 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 | |
| CN113972163A (zh) | 半导体器件的隔离的形成方法 | |
| CN109148273B (zh) | 半导体结构的制作方法 | |
| TW559985B (en) | Method for forming isolation layer of semiconductor device | |
| JP4786697B2 (ja) | 半導体装置 | |
| KR100567070B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN111863705B (zh) | 半导体器件的隔离的形成方法 | |
| CN117529098B (zh) | 半导体结构的制作方法及半导体结构 | |
| JP2014138053A (ja) | 半導体装置の製造方法 | |
| KR20000044885A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN101202245A (zh) | 用于蚀刻的系统和方法 | |
| CN117395995A (zh) | 闪存存储器的制造方法 | |
| TW550749B (en) | Method of filling trench with high aspect ratio | |
| KR101057692B1 (ko) | 반도체 소자의 트렌치 버텀 산화막 형성 방법 | |
| TW409346B (en) | Process avoiding generation of recess in the corner of shallow trench isolation | |
| KR20100008966A (ko) | 반도체 소자의 제조 방법 | |
| KR20060074176A (ko) | 플래쉬 메모리소자의 플로팅 게이트 전극 형성방법 | |
| JP2012004592A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110511 |