CN103903963A - 一种稳定mim电容光刻线宽的方法 - Google Patents

一种稳定mim电容光刻线宽的方法 Download PDF

Info

Publication number
CN103903963A
CN103903963A CN201410106627.5A CN201410106627A CN103903963A CN 103903963 A CN103903963 A CN 103903963A CN 201410106627 A CN201410106627 A CN 201410106627A CN 103903963 A CN103903963 A CN 103903963A
Authority
CN
China
Prior art keywords
layer
mim
silicon nitride
nitride layer
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410106627.5A
Other languages
English (en)
Other versions
CN103903963B (zh
Inventor
顾梅梅
李健
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410106627.5A priority Critical patent/CN103903963B/zh
Publication of CN103903963A publication Critical patent/CN103903963A/zh
Application granted granted Critical
Publication of CN103903963B publication Critical patent/CN103903963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种稳定MIM电容光刻线宽的方法，其中，所述方法包括以下步骤：提供一由下至上依次包含有阻挡层、MIM下极板层、MIM介质层和MIM上极板层的半导体结构；在所述半导体结构的上表面制备一层氮化硅层；在所述氮化硅层的上表面制备一层氧化层；在所述氧化层的上表面制备光刻胶并进行针对MIM上电极刻蚀的光刻工艺；其中，所述氮化硅层和所述氧化硅层均在同一工艺腔室中原位形成。本发明通过在氮化硅薄膜淀积工艺中增加O2treatment的步骤，O2在等离子体的能量下会与氮化硅表面的Si原子反应，使氮化硅薄膜表面覆盖一层薄的二氧化硅，从而降低或消除氮化硅薄膜表面的氮含量，达到阻止氮与光阻反应的目的，解决MIM电容上下极板光刻线宽不稳定的问题。

Description

一种稳定MIM电容光刻线宽的方法
技术领域
本发明涉及一种半导体制造技术领域，尤其涉及一种稳定MIM电容光刻线宽的方法。
背景技术
现有的MIM电容工艺通常有两步光刻：上级板光刻和下极板光刻，图1为现有技术中进行MIM电容上电极光刻工艺前的器件结构示意图；图2为现有技术中进行MIM电容下电极光刻工艺前的器件结构示意图。如图1所示，在进行针对MIM电容上电极刻蚀的光刻工艺之前，半导体结构由下至上依次包括：阻挡层1、MIM下极板层2、MIM介质层3、MIM上极板层4、氮化硅层5，以及在氮化硅层5的上表面制备的光刻胶7；如图2所示，在进行针对MIM电容下电极刻蚀的光刻工艺之前，半导体结构由下至上依次包括：阻挡层1、MIM下极板层2、MIM介质层3、MIM上极板层4、第一氮化硅层51和第二氮化硅层52，以及在该第二氮化硅层52的上表面制备的光刻胶7，无论是上极板光刻或者下极板光刻，光阻都需要和氮化硅覆盖层直接接触。在实际光刻工艺中，发现现有技术的光刻线宽和Q-time（等待时间）有强相关性：曝光的等待时间越长，光刻线宽越小，如图2所示；这样导致量产中光刻线宽波动较大、线宽控制不稳定的问题。
中国专利（CN102538723A）提供了一种光刻线宽测试校准方法，其中，包括以下步骤：S100、光刻圆片曝光；S101、将曝光后的圆片放置若干天；S102、基准扫描电镜测试整片圆片所有点的线宽，并保存放入数据库中；S103、日常校准，测试圆片上第一组测试点数据，并与所述数据库中数据比较，计算第一差值；S104、判断所述第一差值是否在规范内，是否需要调整；若否，结束当前校准。
中国专利（CN103106331A）公开了一种基于降维和增量式极限学习机的光刻线宽智能预测方法，通过对基于结构风险最小化的批处理极限学习机进行矩阵求逆降维，实现对光刻线宽指标的智能在线预测，其特征在于包括以下步骤：对基于结构风险最小化的批处理极限学习机中的矩阵求逆采用矩阵求逆降维公式进行降维，以建立极限学习机模型参数与新到达数据的关系，实现对极限学习机模型参数的在线增量式学习和输出层权值更新。
发明内容
有鉴于此，本发明提出一种稳定MIM电容光刻线宽的方法，以解决上述因等待时间的延长而导致线宽控制不稳定的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种稳定MIM电容光刻线宽的方法，应用于MIM电容器件的制备工艺中，其特征在于，所述方法包括以下步骤：
提供一由下至上依次包含有阻挡层、MIM下极板层、MIM介质层和MIM上极板层的半导体结构；
在所述半导体结构的上表面制备一层氮化硅层；
在所述氮化硅层的上表面制备一层氧化层；
在所述氧化层的上表面制备光刻胶并进行针对MIM上电极刻蚀的光刻工艺；
其中，所述氮化硅层和所述氧化硅层均在同一工艺腔室中原位形成。
上述有效稳定MIM电容光刻线宽的方法，其中，采用等离子体增强化学气相沉积工艺制备所述氮化硅层和所述氧化层。
上述有效稳定MIM电容光刻线宽的方法，其中，以SiN4和NH3为原料制备所述氮化硅层。
上述有效稳定MIM电容光刻线宽的方法，其中，以氧气为原料在所述氮化硅层的上表面形成所述氧化层。
上述有效稳定MIM电容光刻线宽的方法，其中，以N2O为原料在所述氮化硅层的上表面形成所述氧化硅层。
上述有效稳定MIM电容光刻线宽的方法，其中，所述氧化层的材质为二氧化硅。
一种稳定MIM电容光刻线宽的方法，应用于MIM电容器件的制备工艺中，其特征在于，所述方法包括以下步骤：
提供一由下至上依次包含有阻挡层、MIM下极板层和经过刻蚀后形成的MIM上电极结构的半导体结构；
在所述半导体结构的上表面制备一层氮化硅层；
在所述氮化硅层的上表面制备一层氧化层；
在所述氧化层的上表面制备光刻胶并进行针对MIM上电极刻蚀的光刻工艺；
其中，所述氮化硅层和所述氧化硅层均在同一工艺腔室中原位形成。
上述有效稳定MIM电容光刻线宽的方法，其中，所述MIM上电极结构由下至上依次包括经过刻蚀后的MIM介质层、经过刻蚀后的MIM上极板层和经过刻蚀后的氮化硅层。
上述有效稳定MIM电容光刻线宽的方法，其中，采用等离子体增强化学气相沉积工艺制备所述氮化硅层和所述氧化层。
上述有效稳定MIM电容光刻线宽的方法，其中，以SiN4和NH3为原料制备所述氮化硅层；以氧气为原料在所述氮化硅层的上表面形成所述氧化层。
本发明由于采用了上述技术，产生的积极效果是：
通过本发明的使用，在氮化硅薄膜淀积工艺中增加氧气处理的步骤，O2在等离子体的能量下会与氮化硅表面的Si原子反应，使氮化硅薄膜表面覆盖一层薄的二氧化硅，从而降低或消除氮化硅薄膜表面的氮含量，达到阻止氮与光阻反应的目的，解决MIM电容上下极板光刻线宽不稳定的问题。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有技术中进行MIM电容上电极光刻工艺前的器件结构示意图；
图2为现有技术中进行MIM电容下电极光刻工艺前的器件结构示意图；
图3为本发明方法中进行MIM电容上电极光刻工艺前的器件结构示意图；
图4为本发明方法中进行MIM电容下电极光刻工艺前的器件结构示意图；
图5为MIM电容光刻线宽与曝光等待时间的曲线关系图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例：
请结合图3至图5所示，本发明的一种稳定MIM电容光刻线宽的方法，应用于MIM电容器件的制备工艺中，其特征在于，方法包括以下步骤：
提供一由下至上依次包含有阻挡层1、MIM下极板层2、MIM介质层3和MIM上极板层4的半导体结构；
在半导体结构的上表面制备一层氮化硅层5；
在氮化硅层的上表面制备一层氧化层6；
在氧化层6的上表面制备光刻胶7并进行针对MIM上电极刻蚀的光刻工艺；
其中，氮化硅层5和氧化层6均在同一工艺腔室中原位形成。
本发明的进一步实施例中，采用等离子体增强化学气相沉积工艺制备氮化硅层5和氧化层6。
本发明在上述基础上还具有以下实施方式，请继续结合图3至图5所示，
本发明的进一步实施例中，以SiN4和NH3为原料制备氮化硅层5。
本发明的进一步实施例中，以氧气为原料在氮化硅层5的上表面形成氧化层6。
本发明的进一步实施例中，以N2O为原料在氮化硅层5的上表面形成氧化层6。
本发明的进一步实施例中，氧化层6的材质为二氧化硅。
一种稳定MIM电容光刻线宽的方法，应用于MIM电容器件的制备工艺中，其特征在于，方法包括以下步骤：
提供一由下至上依次包含有阻挡层1、MIM下极板层2和经过刻蚀后形成的MIM上电极结构的半导体结构；
在半导体结构的上表面制备一层氮化硅层5；
在氮化硅层5的上表面制备一层氧化层6；
氮化硅层5和氧化层6之间还生成了一层含氧氮化硅层8；
在氧化层6的上表面制备光刻胶7并进行针对MIM上电极刻蚀的光刻工艺；
其中，氮化硅层5和氧化层6均在同一工艺腔室中原位形成。
本发明的进一步实施例中，MIM上电极结构由下至上依次包括经过刻蚀后的MIM介质层2、经过刻蚀后的MIM上极板层和经过刻蚀后的氮化硅层5。
本发明的进一步实施例中，采用等离子体增强化学气相沉积工艺制备氮化硅层5和氧化层6。
本发明的进一步实施例中，以SiN4和NH3为原料制备氮化硅层5；以氧气为原料在氮化硅层5的上表面形成氧化层6。
使用者可根据以下说明进一步认识本发明的特性及功能：
抗扩散氮化硅材料是通过化学气相淀积方法制备的，通过控制硅烷（SiH4）和氨气（NH3）的气体流量比例，以及工艺腔室压力、射频功率等参数，来达到抗扩散的特性。在12寸半导体集成电路制造中，由于广泛使用铜互连工艺，所以抗扩散氮化硅主要用来防止金属铜原子的扩散。但是，氮化硅薄膜的主要成分是硅和氮，在65纳米及以下制程中，氮元素容易影响光刻线宽，造成光刻线宽不稳定。
光刻胶7的主要成分为树脂、感光剂、溶剂和添加剂。其中感光剂是光刻胶的核心材料，为光敏化合物（PAC，Photo ActiveCompound）。进入65纳米甚至以下技术节点时，光敏化合物的成分将对氮（N）更加敏感，最常见的为横向刻蚀（footing）效应，即氮化硅的衬底由于N上有一对未和Si共有的电子对，该电子对会吸收PAC产生的光酸从而导致footing。
因此，应用于MIM电容上下极板工艺时，根据原理氮元素容易与光刻胶的感光剂成分相互影响，集成电路制造量产过程中，发现会造成MIM电容的上、下极板光刻线宽不稳定的问题；在本实施例中通过在氮化硅薄膜淀积工艺中增加氧气处理（O2treatment）的步骤，使氮化硅薄膜层表面覆盖一层薄的二氧化硅薄膜层，从而降低氮化硅薄膜层表面的氮含量，达到阻止氮与光阻反应的目的，解决MIM电容上下极板光刻线宽不稳定的问题。
需要注意的是，本发明不局限于“O2treatment”,也包括“N2Otreatment”,Cap oxide淀积等其它诸如此类的方法，目的是为了隔离氮化硅中的氮元素与光刻胶中的感光剂相互反应，消除现有技术中光刻线宽的Q-time效应，达到解决MIM电容的上、下极板光刻线宽不稳定的问题，也就是说，只要是可以达到减少氮化硅中的氮元素和光刻胶中的感光剂互相反应的目的的例如“O2treatment”工艺的工艺步骤，皆受到本发明的保护，且属于本发明的保护范围内。
综上所述，通过本发明的使用，在氮化硅薄膜淀积工艺中增加O2treatment的步骤，O2在等离子体的能量下会与氮化硅表面的Si原子反应，使氮化硅薄膜表面覆盖一层薄的二氧化硅，从而降低或消除氮化硅薄膜表面的氮含量，达到阻止氮与光阻反应的目的，解决MIM电容上下极板光刻线宽不稳定的问题。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种稳定MIM电容光刻线宽的方法，应用于MIM电容器件的制备工艺中，其特征在于，所述方法包括以下步骤：
提供一由下至上依次包含有阻挡层、MIM下极板层、MIM介质层和MIM上极板层的半导体结构；
在所述半导体结构的上表面制备一层氮化硅层；
在所述氮化硅层的上表面制备一层氧化层；
在所述氧化层的上表面制备光刻胶并进行针对MIM上电极刻蚀的光刻工艺；
其中，所述氮化硅层和所述氧化层均在同一工艺腔室中原位形成。
2.如权利要求1所述的稳定MIM电容光刻线宽的方法，其特征在于，采用等离子体增强化学气相沉积工艺制备所述氮化硅层和所述氧化层。
3.如权利要求2所述的稳定MIM电容光刻线宽的方法，其特征在于，以SiN4和NH3为原料制备所述氮化硅层。
4.如权利要求3所述的稳定MIM电容光刻线宽的方法，其特征在于，以氧气为原料在所述氮化硅层的上表面形成所述氧化层。
5.如权利要求3所述的稳定MIM电容光刻线宽的方法，其特征在于，以N2O为原料在所述氮化硅层的上表面形成所述氧化层。
6.如权利要求1所述的稳定MIM电容光刻线宽的方法，其特征在于，所述氧化层的材质为二氧化硅。
7.一种稳定MIM电容光刻线宽的方法，应用于MIM电容器件的制备工艺中，其特征在于，所述方法包括以下步骤：
提供一由下至上依次包含有阻挡层、MIM下极板层和经过刻蚀后形成的MIM上电极结构的半导体结构；
在所述半导体结构的上表面制备一层氮化硅层；
在所述氮化硅层的上表面制备一层氧化层；
在所述氧化层的上表面制备光刻胶并进行针对MIM上电极刻蚀的光刻工艺；
其中，所述氮化硅层和所述氧化层均在同一工艺腔室中原位形成。
8.如权利要求7所述的稳定MIM电容光刻线宽的方法，其特征在于，所述MIM上电极结构由下至上依次包括经过刻蚀后的MIM介质层、经过刻蚀后的MIM上极板层和经过刻蚀后的氮化硅层。
9.如权利要求7所述的稳定MIM电容光刻线宽的方法，其特征在于，采用等离子体增强化学气相沉积工艺制备所述氮化硅层和所述氧化层。
10.如权利要求9所述的稳定MIM电容光刻线宽的方法，其特征在于，以SiN4和NH3为原料制备所述氮化硅层；以氧气为原料在所述氮化硅层的上表面形成所述氧化层。
CN201410106627.5A 2014-03-20 2014-03-20 一种稳定mim电容光刻线宽的方法 Active CN103903963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410106627.5A CN103903963B (zh) 2014-03-20 2014-03-20 一种稳定mim电容光刻线宽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410106627.5A CN103903963B (zh) 2014-03-20 2014-03-20 一种稳定mim电容光刻线宽的方法

Publications (2)

Publication Number Publication Date
CN103903963A true CN103903963A (zh) 2014-07-02
CN103903963B CN103903963B (zh) 2016-08-24

Family

ID=50995229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410106627.5A Active CN103903963B (zh) 2014-03-20 2014-03-20 一种稳定mim电容光刻线宽的方法

Country Status (1)

Country Link
CN (1) CN103903963B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994370A (zh) * 2019-03-04 2019-07-09 上海华力集成电路制造有限公司 Mos晶体管的制造方法及去除氮化膜上玷污的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319767B1 (en) * 2001-03-05 2001-11-20 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique
CN101059657A (zh) * 2006-04-19 2007-10-24 中芯国际集成电路制造(上海)有限公司 一种mim电容材料刻蚀方法
CN101577227A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 氮化硅薄膜及mim电容的形成方法
CN101996938A (zh) * 2009-08-25 2011-03-30 中芯国际集成电路制造(上海)有限公司 制作存储器的字线方法
CN102054737A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 宽深沟槽介质填充的制作工艺方法
CN102446714A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种提高铝金属层多次曝光稳定性的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319767B1 (en) * 2001-03-05 2001-11-20 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique
CN101059657A (zh) * 2006-04-19 2007-10-24 中芯国际集成电路制造(上海)有限公司 一种mim电容材料刻蚀方法
CN101577227A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 氮化硅薄膜及mim电容的形成方法
CN101996938A (zh) * 2009-08-25 2011-03-30 中芯国际集成电路制造(上海)有限公司 制作存储器的字线方法
CN102054737A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 宽深沟槽介质填充的制作工艺方法
CN102446714A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种提高铝金属层多次曝光稳定性的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994370A (zh) * 2019-03-04 2019-07-09 上海华力集成电路制造有限公司 Mos晶体管的制造方法及去除氮化膜上玷污的方法

Also Published As

Publication number Publication date
CN103903963B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN107342345A (zh) 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管
CN102468139B (zh) 制造半导体装置的方法
KR20170050056A (ko) 반도체 소자의 패턴 형성 방법
US10692981B2 (en) Memory device and manufacturing method thereof
US20150179507A1 (en) Methods for processing a semiconductor device
US20190304981A1 (en) Capacitor structure and fabrication method thereof
CN107170828A (zh) 一种铁电场效应晶体管及其制备方法
US20150364535A1 (en) Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof
CN108565216A (zh) 双大马士革通孔工艺的返工方法
JP2000058878A (ja) 半導体素子のキャパシタ及びその製造方法
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN101625977B (zh) 薄膜晶体管的制造方法
CN103903963A (zh) 一种稳定mim电容光刻线宽的方法
CN110010763A (zh) 用于集成电路上的薄膜电阻器的等离子体处理
CN107564803B (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
CN108807164B (zh) 晶体管栅极的制造方法
US11081501B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, display device
CN102437089B (zh) 一种铜后道互连工艺
CN103345130B (zh) 光刻返工刻蚀工艺
CN103107125B (zh) 半导体器件及其形成方法
CN108598259A (zh) 一种薄膜电阻的制备方法
WO1999056318A1 (fr) Dispositif a semi-conducteur et procede de production
CN103050421A (zh) 刻蚀控制方法
CN109300781B (zh) Ono膜层的制造方法
TW200928589A (en) Method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant