CN108807164B - 晶体管栅极的制造方法 - Google Patents
晶体管栅极的制造方法 Download PDFInfo
- Publication number
- CN108807164B CN108807164B CN201810537185.8A CN201810537185A CN108807164B CN 108807164 B CN108807164 B CN 108807164B CN 201810537185 A CN201810537185 A CN 201810537185A CN 108807164 B CN108807164 B CN 108807164B
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous carbon
- etching
- transistor
- coating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 46
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 44
- 239000011248 coating agent Substances 0.000 claims abstract description 42
- 238000000576 coating method Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005520 cutting process Methods 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- RAHZWNYVWXNFOC-UHFFFAOYSA-N Sulphur dioxide Chemical compound O=S=O RAHZWNYVWXNFOC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000012876 topography Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种晶体管栅极的制造方法，涉及集成电路制造技术，包括：在隔离区与有源区上依次淀积上多晶硅、氮化硅、氧化硅、无定型碳层及有机涂层材料层；刻蚀掉有机涂层材料层，并进一步消除无定型碳层表面的起伏，使经该次刻蚀工艺后的无定型碳层的表面平整；淀积无氮介质抗反射层和涂布底部抗反射层，并进行光刻胶涂布显影工艺；然后依次进行底部抗反射层的刻蚀、无氮介质抗反射层、无定型碳、氧化硅膜以及氮化硅膜的刻蚀；然后去无定型碳；然后进行晶体管的栅极切割及多晶硅刻蚀，得到晶体管的栅极形貌，以消除底部抗反射层对晶体管栅极关键尺寸的影响，改善晶体管的特性。
Description
技术领域
本发明涉及一种集成电路制造技术，尤其涉及一种晶体管栅极的制造方法。
背景技术
在半导体集成电路制造中，晶体管栅极的关键尺寸是衡量集成电路制造和设计水平的重要尺度。
栅极关键尺寸主要由硬掩膜刻蚀工艺决定(特别在28nm工艺节点以下)。在硬掩膜刻蚀工艺中，首先通过淀积工艺在隔离区与有源区上依次淀积多晶硅、氮化硅、氧化硅、无定型碳、无氮介质抗反射层后，再涂上底部抗反射层、光刻胶。具体的，可参考图1，图1为现有技术的晶体管的制造过程示意图。如图1所示，由于隔离区与有源区之间有一定的台阶，且上述多晶硅、氮化硅、氧化硅、无定型碳、无氮介质抗反射层都是通过化学真空沉积的方法形成的，因此沉积完上述材料之后仍有隔离区和有源区台阶造成的起伏，后续涂上底部抗反射层后导致其在隔离区和有源区的厚度差别较大，由于底部抗反射层厚度对栅极关键尺寸影响很大，最终导致刻蚀后栅极在隔离区和有源区关键尺寸有较大的差异。
具体的，可参考图2a至图2f，图2a至图2f分别为现有技术的晶体管的制造过程示意图。在图1的基础上进行刻蚀工艺，如图2a所示，首先进行底部抗反射层刻蚀，由于底部抗反射层受到隔离区和有源区台阶的影响后厚度不一致，隔离区上厚度比较薄，从而导致隔离区上栅极关键尺寸较小，相应的有源区上栅极关键尺寸比较大。之后，如图2b所示，进行无氮介质抗反射层刻蚀，由于上一步底部抗反射层厚度差异引起的关键尺寸差异会进一步往下传递，有源区栅极关键尺寸大，隔离区栅极关键尺寸小。之后，如图2c所示，以无氮介质抗反射层为掩膜层，进行无定型碳刻蚀。之后，如图2d所示，以无定型碳刻蚀为掩膜层，进行氧化硅膜刻蚀。之后，如图2e所示，以无定型碳刻蚀为掩膜层，进行氮化硅膜层刻蚀。之后，如图2f所示，去无定型碳，栅极硬掩膜刻蚀结束。
然后，请参考图3a和3b，图3a为现有技术的晶体管的栅极形貌侧视图，图3b为现有技术的晶体管的栅极形貌俯视图。如图3a和3b所示，在图2f的基础上进行栅极切割及多晶硅刻蚀，得到栅极形貌，最终产生的栅极的关键尺寸在有源区和隔离区上有较大差异，整个晶体管栅极关键尺寸粗糙度较差，从而影响晶体管的特性。
发明内容
本发明的目的在于提供一种晶体管栅极的制造方法，以提高晶体管的特性。
本发明提供的晶体管栅极的制造方法，包括：步骤S1，在隔离区与有源区上依次淀积上多晶硅、氮化硅、氧化硅、无定型碳层及有机涂层材料层；步骤S2，刻蚀掉有机涂层材料层材料，并进一步消除无定型碳层表面的起伏，使经该次刻蚀工艺后的无定型碳层的表面平整；步骤S3，在步骤S2的基础上淀积无氮介质抗反射层和涂布底部抗反射层，并进行光刻胶涂布显影工艺；步骤S4，在步骤S3的基础上以光刻胶为掩膜进行底部抗反射层的刻蚀；步骤S5，在步骤S4的基础上以光刻胶为掩膜层进行无氮介质抗反射层的刻蚀；步骤S6，在步骤S5的基础上以无氮介质抗反射层为掩膜层进行无定型碳的刻蚀；步骤S7，在步骤S6的基础上以无定型碳为掩膜层进行氧化硅膜刻蚀；步骤S8，在步骤S7的基础上以无定型碳为掩膜层进行氮化硅膜刻蚀；步骤S9，在步骤S8的基础上去无定型碳；以及步骤S10，在步骤S9的基础上进行晶体管的栅极切割及多晶硅刻蚀，得到晶体管的栅极形貌。
更进一步的，在步骤S3中底部抗反射层在隔离区与有源区上的厚度一致。
更进一步的，在步骤S3中底部抗反射层在隔离区与有源区上的厚度差小于
更进一步的，在步骤S1中淀积的有机涂层材料层的厚度为
之间。
更进一步的，在步骤S2中控制无定型碳层的刻蚀量在
之间。
更进一步的，在步骤S1中淀积的无定型碳层的厚度为
之间。
更进一步的，步骤S2中的刻蚀条件为采用包括氧气、二氧化硫、氮气和氢气的气体，系统真空度要求为10mTorr～300mTorr，信号源的输出功率为200W～1500W。
更进一步的，栅极的关键尺寸在有源区和隔离区之间的误差小于1nm。
更进一步的，有机涂层材料层的材料为耐高温富碳涂层材料、低温富碳涂层材料或光刻胶。
本发明提供的晶体管栅极的制造方法，在晶体管栅极的制造过程中，通过在涂底部抗反射层(BARC)之前先淀积一层有机涂层材料层，再通过有机涂层材料层的刻蚀工艺刻蚀掉有机涂层材料层，并同时消除无定型碳层(APF)表面的起伏，使后续淀积的底部抗反射层在隔离区与有源区上的厚度一致，消除了底部抗反射层对晶体管栅极关键尺寸的影响，最终有效的消除隔离区与有源区上栅极关键尺寸的差异，从而改善晶体管的特性。
附图说明
图1为现有技术的晶体管的制造过程示意图。
图2a至图2f分别为现有技术的晶体管的制造过程示意图。
图3a为现有技术的晶体管的栅极形貌侧视图。
图3b为现有技术的晶体管的栅极形貌俯视图。
图4a至图4i为本发明一实施例的晶体管的制造过程示意图。
图5a为本发明一实施例的晶体管的栅极形貌侧视图。
图5b为本发明一实施例的晶体管的栅极形貌俯视图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，提供一种晶体管栅极的制造方法。具体的，该晶体管栅极的制造方法包括以下步骤：
步骤S1，在隔离区与有源区上依次淀积上多晶硅、氮化硅、氧化硅、无定型碳层(APF)及有机涂层材料层。
具体的，请参阅图4a，图4a为本发明一实施例的晶体管栅极的制造过程示意图。如图4a所示，隔离区与有源区有一定的台阶，依次淀积上多晶硅、氮化硅、氧化硅、无定型碳层(APF)及有机涂层材料层后，由于有机涂层材料的流动性，因此有机涂层材料层的表面是平整的。
本发明一实施例中，有机涂层材料为耐高温富碳涂层材料(HT-SOC)、低温富碳涂层材料或光刻胶。
本发明一实施例中有机涂层材料层的厚度为
之间。
本发明一实施例中，无定型碳层(APF)的厚度为
之间。
步骤S2，刻蚀掉有机涂层材料层，并进一步消除无定型碳层(APF)表面的起伏，使经该次刻蚀工艺后的无定型碳层(APF)的表面平整。
具体的，请参阅图4b，图4b为本发明一实施例的晶体管栅极的制造过程示意图。如图4b所示，由于有机涂层材料层和无定型碳层(APF)的刻蚀速率相似，因此经该次刻蚀工艺后，消除了无定型碳层(APF)由于隔离区与有源区的台阶造成的起伏。
本发明一实施例中，控制无定型碳层(APF)的刻蚀量在
之间。
本发明一实施例中，该次的刻蚀条件为采用包括氧气、二氧化硫、氮气和氢气的气体，系统真空度要求为10mTorr～300mTorr，信号源的输出功率为200W-1500W。
步骤S3，在步骤S2的基础上淀积无氮介质抗反射层和涂布底部抗反射层，并进行光刻胶涂布显影工艺。
具体的，请参阅图4c，图4c为本发明一实施例的晶体管栅极的制造过程示意图。如图4c所示，由于经步骤S2后，无定型碳层(APF)的表面是平整的，因此后续淀积的无氮介质抗反射层和涂布的底部抗反射层在隔离区与有源区上的厚度一致(当然，也可有稍许的厚度差，如小于
)，因此消除了底部抗反射层对晶体管栅极关键尺寸的影响(底部抗反射层对晶体管栅极关键尺寸的影响最大)，有效的消除隔离区与有源区上栅极关键尺寸的差异，从而改善器件的特性。
步骤S4，在步骤S3的基础上以光刻胶为掩膜进行底部抗反射层的刻蚀。
具体的，请参阅图4d，图4d为本发明一实施例的晶体管栅极的制造过程示意图。如图4d所示，由于底部抗反射层在有源区和隔离区上的厚度一致，因此底部抗反射层对栅极关键尺寸的影响消除。
步骤S5，在步骤S4的基础上以光刻胶为掩膜层进行无氮介质抗反射层的刻蚀。
具体的，可参阅图4e，图4e为本发明一实施例的晶体管的制造过程示意图。
步骤S6，在步骤S5的基础上以无氮介质抗反射层为掩膜层进行无定型碳(APF)的刻蚀。
具体的，可参阅图4f，图4f为本发明一实施例的晶体管的制造过程示意图。
步骤S7，在步骤S6的基础上以无定型碳(APF)为掩膜层进行氧化硅膜刻蚀。
具体的，可参阅图4g，图4g为本发明一实施例的晶体管的制造过程示意图。
步骤S8，在步骤S7的基础上以无定型碳(APF)为掩膜层进行氮化硅膜刻蚀。
具体的，可参阅图4h，图4h为本发明一实施例的晶体管的制造过程示意图。
步骤S9，在步骤S8的基础上去无定型碳。
具体的，可参阅图4i，图4i为本发明一实施例的晶体管的制造过程示意图。
步骤S10，在步骤S9的基础上进行晶体管的栅极切割及多晶硅刻蚀，得到晶体管的栅极形貌。
请参考图5a和5b，图5a为本发明一实施例的晶体管的栅极形貌侧视图，图5b为本发明一实施例的晶体管的栅极形貌俯视图。如图5a和5b所示，在图4i的基础上进行栅极切割及多晶硅刻蚀，得到的栅极的关键尺寸在有源区和隔离区上一致(当然，也可有稍许的厚度差，如小于1nm)，整个晶体管栅极关键尺寸粗糙度较好，从而提高了晶体管的特性。
上述实施例中提到的数值均可有一定的误差，在本发明一实施例中，该误差为5％；较优的，为10％；更优的，为20％。
综上所述，在晶体管栅极的制造过程中，通过在涂底部抗反射层(BARC)之前先淀积一层有机涂层材料层，再通过有机涂层材料层的刻蚀工艺刻蚀掉有机涂层材料层，并同时消除无定型碳层(APF)表面的起伏，使后续淀积的底部抗反射层在隔离区与有源区上的厚度一致，消除了底部抗反射层对晶体管栅极关键尺寸的影响，最终有效的消除隔离区与有源区上栅极关键尺寸的差异，从而改善晶体管的特性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种晶体管栅极的制造方法，其特征在于，包括：
步骤S1，在隔离区与有源区上依次淀积上多晶硅、氮化硅、氧化硅、无定型碳层及有机涂层材料层；
步骤S2，刻蚀掉有机涂层材料层材料，并进一步消除无定型碳层表面的起伏，使经该次刻蚀工艺后的无定型碳层的表面平整；
步骤S3，在步骤S2的基础上淀积无氮介质抗反射层和涂布底部抗反射层，并进行光刻胶涂布显影工艺；
步骤S4，在步骤S3的基础上以光刻胶为掩膜进行底部抗反射层的刻蚀；
步骤S5，在步骤S4的基础上以光刻胶为掩膜层进行无氮介质抗反射层的刻蚀；
步骤S6，在步骤S5的基础上以无氮介质抗反射层为掩膜层进行无定型碳的刻蚀；
步骤S7，在步骤S6的基础上以无定型碳为掩膜层进行氧化硅膜刻蚀；
步骤S8，在步骤S7的基础上以无定型碳为掩膜层进行氮化硅膜刻蚀；
步骤S9，在步骤S8的基础上去无定型碳；以及
步骤S10，在步骤S9的基础上进行晶体管的栅极切割及多晶硅刻蚀，得到晶体管的栅极形貌。
2.根据权利要求1所述的晶体管栅极的制造方法，其特征在于，在步骤S3中底部抗反射层在隔离区与有源区上的厚度一致。
3.根据权利要求1所述的晶体管栅极的制造方法，其特征在于，在步骤S3中底部抗反射层在隔离区与有源区上的厚度差小于
4.根据权利要求1所述的晶体管栅极的制造方法，其特征在于，在步骤S1中淀积的有机涂层材料层的厚度为
之间。
5.根据权利要求1所述的晶体管栅极的制造方法，其特征在于，在步骤S2中控制无定型碳层的刻蚀量在
之间。
6.根据权利要求1所述的晶体管栅极的制造方法，其特征在于，在步骤S1中淀积的无定型碳层的厚度为
之间。
7.根据权利要求1所述的晶体管栅极的制造方法，其特征在于，步骤S2中的刻蚀条件为采用包括氧气、二氧化硫、氮气和氢气的气体，系统真空度要求为10mTorr～300mTorr，信号源的输出功率为200W～1500W。
8.根据权利要求1所述的晶体管栅极的制造方法，其特征在于，栅极的关键尺寸在有源区和隔离区之间的差异小于1nm。
9.根据权利要求1或4任一项所述的晶体管栅极的制造方法，其特征在于，有机涂层材料层的材料为耐高温富碳涂层材料、低温富碳涂层材料或光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810537185.8A CN108807164B (zh) | 2018-05-30 | 2018-05-30 | 晶体管栅极的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810537185.8A CN108807164B (zh) | 2018-05-30 | 2018-05-30 | 晶体管栅极的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807164A CN108807164A (zh) | 2018-11-13 |
| CN108807164B true CN108807164B (zh) | 2020-11-24 |
Family
ID=64089311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810537185.8A Active CN108807164B (zh) | 2018-05-30 | 2018-05-30 | 晶体管栅极的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807164B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698121A (zh) * | 2018-12-27 | 2019-04-30 | 上海华力集成电路制造有限公司 | 集成电路的制造方法 |
| CN112366179A (zh) * | 2020-10-15 | 2021-02-12 | 长江存储科技有限责任公司 | 半导体器件结构和制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| CN104979175A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 栅极及晶体管的形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040063008A1 (en) * | 2002-09-26 | 2004-04-01 | Advanced Micro Devices, Inc. | Post etch overlay metrology to avoid absorbing layers preventing measurements |
| US6803313B2 (en) * | 2002-09-27 | 2004-10-12 | Advanced Micro Devices, Inc. | Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes |
| US20080194109A1 (en) * | 2007-02-14 | 2008-08-14 | Renesas Technology Corp. | Method of fabricating a semiconductor device |
-
2018
- 2018-05-30 CN CN201810537185.8A patent/CN108807164B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| CN104979175A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 栅极及晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807164A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| US7977242B2 (en) | Double mask self-aligned double patterning technology (SADPT) process | |
| KR102222909B1 (ko) | 반도체 소자의 제조방법 | |
| TW201543564A (zh) | 半導體製程 | |
| WO2022100070A1 (zh) | 光刻胶的处理方法及自对准双图案化方法 | |
| CN108807164B (zh) | 晶体管栅极的制造方法 | |
| CN102915953B (zh) | 无定形碳膜的处理方法，开口的形成方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN111584348A (zh) | 三层光刻材料的返工方法 | |
| US10943784B2 (en) | Method for optimizing a critical dimension for double patterning for NAND flash | |
| CN108074798B (zh) | 一种自对准曝光半导体结构的制作方法 | |
| JP2004356575A (ja) | 半導体装置の製造方法 | |
| US20050208773A1 (en) | Method for fabricating a hard mask polysilicon gate | |
| US9728421B2 (en) | High aspect ratio patterning of hard mask materials by organic soft masks | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN114899084A (zh) | 无定型硅层的制造方法 | |
| CN109037040B (zh) | 提高双大马士革刻蚀次沟槽工艺窗口的方法 | |
| CN109300781B (zh) | Ono膜层的制造方法 | |
| WO2023279835A1 (zh) | 半导体结构及其制备方法 | |
| CN106298494B (zh) | 一种多晶硅刻蚀方法 | |
| US8642475B2 (en) | Integrated circuit system with reduced polysilicon residue and method of manufacture thereof | |
| US20120094494A1 (en) | Methods for etching multi-layer hardmasks | |
| US20220093400A1 (en) | Manufacturing method of semiconductor structure | |
| CN111834204B (zh) | 半导体结构的制备方法 | |
| CN114050106B (zh) | 掩模层的重工方法及氮化硅蚀刻方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |