CN101059657A - 一种mim电容材料刻蚀方法 - Google Patents

一种mim电容材料刻蚀方法 Download PDF

Info

Publication number
CN101059657A
CN101059657A CN 200610025838 CN200610025838A CN101059657A CN 101059657 A CN101059657 A CN 101059657A CN 200610025838 CN200610025838 CN 200610025838 CN 200610025838 A CN200610025838 A CN 200610025838A CN 101059657 A CN101059657 A CN 101059657A
Authority
CN
China
Prior art keywords
lithographic method
hard mask
photoresist
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610025838
Other languages
English (en)
Inventor
刘鹏
郑莲晃
韩秋华
吴湘惠
陈寰
朱旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200610025838 priority Critical patent/CN101059657A/zh
Publication of CN101059657A publication Critical patent/CN101059657A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种可使上电极表面无冠状缺陷的MIM电容材料刻蚀方法。该方法的实施步骤为:形成MIM结构;为将上电极材料刻蚀成所需图形,需在上电极材料上再淀积一薄层硬掩膜;在硬掩膜上涂覆光刻胶,采用相应刻蚀技术,在硬掩膜上刻蚀出图形;去除硬掩膜表面残留光刻胶;利用硬掩膜上刻蚀出的图形,采用相应刻蚀技术,将上电极材料刻蚀成所需图形,得到所需产品。采用本发明所述的方法,可使上电极表面不再有冠状缺陷,提高了产品的良品率。

Description

一种MIM电容材料刻蚀方法
技术领域
本发明涉及一种可使上电极表面无冠状缺陷的MIM(Metal-Insulator-Metal,即金属-绝缘体-金属)电容材料的刻蚀方法。
背景技术
在集成电路领域,特征尺寸的减小和电路密度的增大均会有效提高电路速度、缩短传输距离以及使信号传递时间缩短,为人类生活和工作带来更大方便。但集成电路小型化的发展趋势要求组件具有足够高的电容密度,以便于信息的存储。传统的金属绝缘层半导体(MIS)电容器若要获取所需的电容密度会导致绝缘层与半导体间,因能带差较低而容易产生漏电流。于是,人们将高介电常数绝缘材料应用于绝缘层,并利用金属作为下电极材料来取代硅半导体,形成了高介电常数的MIM电容结构用以取代MIS电容器。
当前的集成电路生产工艺中,如申请号为“ZL03108821.x”的中国专利申请中所述,通常采用SiN作为绝缘层材料,选择Ta作MIM电容器件的上电极材料,选择Cu合金作MIM电容器件的下电极材料。
图1至图5是现有技术工艺流程示意图,如图1至图5所示,现有集成电路中MIM电容上电极材料刻蚀的生产步骤为:首先在晶片上淀积一层金属材料作下电极10;然后在下电极金属材料10上淀积一层绝缘材料作绝缘层20;随后在绝缘层材料20上淀积一层金属作上电极30,形成MIM架构;为将上电极材料刻蚀出电极引线,需在上电极材料上再淀积一层硬掩膜材料,例如SiON;然后在硬掩膜材料上涂覆光刻胶50,采用相应刻蚀技术,将硬掩膜材料刻蚀出电极引线图形;接下来利用硬掩膜材料上刻蚀出的电极引线图形,采用相应刻蚀技术,将上电极材料刻蚀出电极引线,最后去除硬掩膜表面残留的光刻胶50。
图6至图7是冠状缺陷产生过程示意图,如图6、图7所示,实际生产发现,此种方法在刻蚀材料为钽(Ta)的上电极30时,由于Ta与刻蚀气体Cl2反应生成的TaClx挥发性较差,易与尚未去除的光刻胶50反应生成Ta基聚合物,且所述Ta基聚合物附着在尚未去除的光刻胶50之上。去除所述光刻胶50后,所述Ta基聚合物则残留在硬掩膜上,形成冠状表面缺陷60,极大地影响了产品的良品率。
发明内容
本发明的目的在于提供一种可使上电极硬掩膜表面无冠状刻蚀缺陷、进而提高产品良品率的MIM电容材料刻蚀方法。
为达到上述目的,本发明的MIM电容材料刻蚀方法包括:
在晶片上淀积一层金属材料作下电极;所述下电极材料可选用铜合金;
在下电极金属材料上淀积一层绝缘材料作绝缘层;所述绝缘材料可选用SiN等;
在绝缘材料上淀积一层金属材料作为上电极;所述金属可选用Ta等;
在上电极材料上再淀积一层掩膜材料,应生产后续工序要求,所述掩膜材料应选用具有良好阻挡作用及较高绝缘强度的硬掩膜材料;;所述硬掩膜材料可选用SiON等;
在硬掩膜材料上涂覆光刻胶,采用相应刻蚀技术,在硬掩膜材料上刻蚀出电极引线图形制成硬掩膜版;
去除硬掩膜版表面的光刻胶;
利用硬掩膜版上的电极引线图形,采用相应刻蚀技术,将上电极材料刻蚀出电极引线图形。
所用刻蚀技术可采用干式刻蚀技术,刻蚀气体可选用Cl2
采用本发明所述的方法,由于在刻蚀上电极材料之前光刻胶层已经被去除,上电极材料Ta与刻蚀气体Cl2反应生成的TaClx将不再有机会与光刻胶反应生成聚合物造成表面缺陷,从而有效地去除了MIM电容上电极冠状表面缺陷,提高了产品的良品率。
附图说明
图1至图5是现有技术工艺流程示意图;
图6至图7是冠状缺陷产生过程示意图;
图8至图12是本发明的工艺流程示意图;
其中:
10:下电极;           20:绝缘层;
30:上电极;           40:硬掩膜版;
50:光刻胶;           60:冠状表面缺陷;
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的基本构思是:改变原有工艺步骤的顺序,将硬掩膜材料刻蚀出相应电极引线图形制成硬掩膜版后,先去除其表面的光刻胶,再利用硬掩膜版上的电极引线图形,采用相应刻蚀技术,将上电极材料刻蚀出电极引线图形。
图8至图12是本发明的工艺流程示意图,如图所示,本发明的MIM电容材料刻蚀方法首先在晶片上淀积一层金属材料作下电极10;所述金属材料须符合以下条件:具有良好的电流负载能力;和晶片表面具有良好的黏合性和电接触性能;易于光刻;高纯度;耐腐蚀;具有长期稳定性及均匀的颗粒结构等;通常可选用Al、Cu、铝铜合金、铝硅合金及一些难溶金属,如Ta、W、Ti、Mo及其硅化物等;所述淀积方法可采用真空蒸发、溅射技术(PVD)或金属化学气相淀积等;所述真空蒸发的蒸发源可选用灯丝蒸发、电子束蒸发、快速电炉蒸发等;所述溅射方法可以为直流溅射、射频溅射、磁控溅射等;所述化学气相淀积(CVD)系统可使用的能量供给源可选用热辐射、等离子体、金属有机源等。通常在晶片表面与下电极金属层之间应形成一层为了防止下电极的金属粒子扩散的阻挡层。该阻挡层可选用TiW或TiN,可同时降低晶片与淀积金属间的阻抗;若晶片与淀积金属间易发生反应,如形成合金或共熔等,此隔离层还可以阻止该类反应。
然后,在下电极10金属材料上淀积一层绝缘材料作绝缘层20。所述绝缘材料可以是淀积的氧化硅(SiO2)、氮化硅Si3N4或聚酰亚胺膜等高介电常数绝缘层。所述淀积方法可采用化学气相淀积(CVD)、气相外延(VPE)、分子束外延(MBE)等。继而,在绝缘材料上淀积一层金属材料作上电极30。此时,绝缘层20在两金属层间提供电绝缘作用,此绝缘层需要光刻出连接孔,所述连接孔直接与绝缘材料上淀积的金属层相连;若将此连接孔中淀积导电的物质即可形成导电的接线柱与上层金属相连;所述金属材料可选用Ta、Al、W、Ti、Mo等。
实际应用中,MIM结构电容内需刻蚀出电极引线,以便将其连入集成电路中。通常刻蚀电极引线需要的工具应有掩膜版和图形转移介质。
对待刻蚀MIM结构电容而言,为将上电极30材料刻蚀出电极引线,需要在上层金属表面再淀积一层用来刻蚀上层金属的掩膜材料做刻蚀上层金属表面的图形转移介质。由刻蚀出电极引线的掩膜材料直接作掩膜版;应生产后续工序要求,所述掩膜材料应选用具有良好阻挡作用及较高绝缘强度的硬掩膜材料,如SiC或SiON等。
于是,为将上电极30材料刻蚀出所需电极引线图形,在上电极30材料上需再淀积一层硬掩膜材料;
将硬掩膜材料刻蚀出电极引线时,同样需要借助用以转移电极引线图形的掩膜版及图形转移介质;现行生产工艺中,刻蚀此硬掩膜材料所用的图形转移介质采用光刻胶,可为正性光刻胶或负性光刻胶。借助的掩膜版可以选用带有所需电极引线的设计电路版;在硬掩膜材料上涂覆光刻胶50,采用相应刻蚀技术,在硬掩膜材料上刻蚀出电极引线图形,将硬掩膜材料刻蚀成用来刻蚀上层金属的硬掩膜版40。所述硬掩膜材料质地比较硬,可以比较好地保护电容表面避免划伤,起到阻挡层的作用,同时可以起到绝缘、防止氧化和隔离的作用。
然后,采用相应脱膜工艺,去除硬掩膜版40表面的光刻胶50。所述脱膜工艺可采用传统的无金属表面的湿式化学去除法、干式等离子体去除法或两种方法的组合方法。
最后,利用硬掩膜版40上刻蚀出的电极引线图形,采用相应刻蚀技术,将上电极30材料刻蚀出电极引线。所用刻蚀技术可采用干式刻蚀技术,刻蚀气体可选用Cl2、BCl3等。通过此硬掩膜版40将MIM结构电容上层金属刻蚀出电极引线后,由于后序生产的需要,此硬掩膜版40可保留至下一应用工序。
采用本发明所述的方法,即可得到无上电极冠状表面缺陷60的MIM结构电容,提高了产品的良品率。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同体焕、改进等,均应包含在本发明的保护范围之内。

Claims (11)

1、一种MIM电容材料刻蚀方法,其特征在于:
a.在晶片上依次形成第一金属层、电介质层和第二金属层;
b.在所述第二金属层上淀积一掩膜层;
c.涂覆光致抗蚀剂并图案化所述掩膜层;
d.移除所述光致抗蚀剂;
e.利用所述掩膜层刻蚀所述第二金属层。
2.根据权利要求1所述的刻蚀方法,其特征在于:所述第二金属层为上电极。
3.根据权利要求2所述的刻蚀方法,其特征在于:所述上电极材料为Ta。
4.根据权利要求1所述的刻蚀方法,其特征在于:所述掩膜层的图案化为刻蚀出电极引线图形。
5.根据权利要求1所述的刻蚀方法,其特征在于:所述掩膜层由具有良好阻挡作用及较高密度和绝缘强度的硬掩膜材料构成。
6.根据权利要求5所述的刻蚀方法,其特征在于:所述硬掩膜材料为氮化硅(SiN)、碳化硅(SiC)或氮氧化硅(SiON)。
7.根据权利要求1所述的刻蚀方法,其特征在于:所述光致抗蚀剂为正性光刻胶或负性光刻胶。
8.根据权利要求1所述的刻蚀方法,其特征在于:所述电介质层为高介电常数绝缘层。
9.根据权利要求8所述的刻蚀方法,其特征在于:所述绝缘层材料为氧化硅(SiO2)或氮化硅Si3N4
10.根据权利要求1所述的刻蚀方法,其特征在于:所述第一金属层为下电极。
11.根据权利要求10所述的刻蚀方法,其特征在于:所述下电极材料为Cu合金。
CN 200610025838 2006-04-19 2006-04-19 一种mim电容材料刻蚀方法 Pending CN101059657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610025838 CN101059657A (zh) 2006-04-19 2006-04-19 一种mim电容材料刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610025838 CN101059657A (zh) 2006-04-19 2006-04-19 一种mim电容材料刻蚀方法

Publications (1)

Publication Number Publication Date
CN101059657A true CN101059657A (zh) 2007-10-24

Family

ID=38865829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610025838 Pending CN101059657A (zh) 2006-04-19 2006-04-19 一种mim电容材料刻蚀方法

Country Status (1)

Country Link
CN (1) CN101059657A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101435994B (zh) * 2008-12-09 2011-06-15 彩虹显示器件股份有限公司 一种匀胶铬板滤光片翻刻工艺
CN103903963A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种稳定mim电容光刻线宽的方法
CN104733430A (zh) * 2013-12-18 2015-06-24 台湾积体电路制造股份有限公司 形成金属-绝缘体-金属(mim)电容器结构的机理
CN112670433A (zh) * 2021-01-30 2021-04-16 浙江宏禧科技有限公司 一种用掩模板技术制备硅基oled微型显示器阳极的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101435994B (zh) * 2008-12-09 2011-06-15 彩虹显示器件股份有限公司 一种匀胶铬板滤光片翻刻工艺
CN104733430A (zh) * 2013-12-18 2015-06-24 台湾积体电路制造股份有限公司 形成金属-绝缘体-金属(mim)电容器结构的机理
CN104733430B (zh) * 2013-12-18 2017-12-19 台湾积体电路制造股份有限公司 形成金属‑绝缘体‑金属(mim)电容器结构的机理
CN103903963A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种稳定mim电容光刻线宽的方法
CN112670433A (zh) * 2021-01-30 2021-04-16 浙江宏禧科技有限公司 一种用掩模板技术制备硅基oled微型显示器阳极的方法

Similar Documents

Publication Publication Date Title
EP0239756B1 (en) Process for forming planar chip-level wiring
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
CN1815714A (zh) 半导体装置及其制造方法
CN1705076A (zh) 形成半导体器件的方法和半导体器件
CN101059657A (zh) 一种mim电容材料刻蚀方法
US5776832A (en) Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
US10651266B2 (en) Efficient metal-insulator-metal capacitor
CN1468443A (zh) 制造半导体元件的方法及其半导体元件
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
CN1197133C (zh) 半导体装置的制造方法
CN1282248C (zh) 改进的存储单元接触部分
KR20030096728A (ko) 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법
US6818499B2 (en) Method for forming an MIM capacitor
JP2000294544A (ja) ドライエッチング方法
US7846808B2 (en) Method for manufacturing a semiconductor capacitor
JP3959790B2 (ja) 半導体装置の製造方法
US20020173159A1 (en) Single rie process for mimcap top and bottom plates
CN1243379C (zh) 在铜镶嵌制程中制作mim电容器的方法
KR100654040B1 (ko) 이미지센서의 mim 캐패시터 형성 방법
CN1469463A (zh) 形成熔通借孔结构的方法
CN1674215A (zh) 制作阻挡层的方法
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
KR19980060592A (ko) 반도체소자의 금속 배선 형성 방법
US7901976B1 (en) Method of forming borderless contacts
JPH11121622A (ja) 半導体素子のコンタクト形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication