CN104733430B - 形成金属‑绝缘体‑金属(mim)电容器结构的机理 - Google Patents
形成金属‑绝缘体‑金属(mim)电容器结构的机理 Download PDFInfo
- Publication number
- CN104733430B CN104733430B CN201410787169.6A CN201410787169A CN104733430B CN 104733430 B CN104733430 B CN 104733430B CN 201410787169 A CN201410787169 A CN 201410787169A CN 104733430 B CN104733430 B CN 104733430B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- barrier
- real number
- metal level
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 97
- 239000002184 metal Substances 0.000 title claims abstract description 97
- 239000003990 capacitor Substances 0.000 title claims abstract description 76
- 230000007246 mechanism Effects 0.000 title abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 140
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000012212 insulator Substances 0.000 claims description 26
- 239000010936 titanium Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000004151 rapid thermal annealing Methods 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 10
- 238000003723 Smelting Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000752 ionisation method Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- JXXICDWXXTZTHN-UHFFFAOYSA-M N.[O-2].[O-2].[OH-].O.[Ta+5] Chemical compound N.[O-2].[O-2].[OH-].O.[Ta+5] JXXICDWXXTZTHN-UHFFFAOYSA-M 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- -1 Oxonium ion Chemical class 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910016570 AlCu Inorganic materials 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 184
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 24
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 24
- 230000008569 process Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 239000001272 nitrous oxide Substances 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011469 building brick Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1205—Capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
Abstract
本发明提供了金属‑绝缘体‑金属(MIM)电容器结构及其形成方法。本发明提供了形成金属‑绝缘体‑金属(MIM)电容器结构的机理的实施例。金属‑绝缘体‑金属电容器结构包括衬底。MIM电容器结构还包括形成在衬底上的CBM层，并且CBM层包括底部阻挡层、主金属层和顶部阻挡层。MIM电容器结构还包括形成在CBM层上的第一高k介电层、形成在第一高k介电层上的绝缘层和形成在绝缘层上的第二高k介电层。MIM电容器结构还包括形成在第二高k介电层上的CTM层，并且CTM层包括底部阻挡层、主金属层和顶部阻挡层。
Description
技术领域
本发明总体涉及半导体领域，更具体地，涉及金属-绝缘体-金属(MIM)电容器及其形成方法。
背景技术
半导体器件用于诸如个人计算机、手机、数码相机和其他电子设备的各种电子应用中。通常通过下列步骤制造半导体器件：在半导体衬底上方顺序地沉积绝缘或介电层、导电层和半导体材料层，然后使用光刻工艺来图案化各种材料层以在其上形成电路组件和元件。通常在单个半导体晶圆上制造很多集成电路，然后通过沿着划线在各集成电路之间进行切割来将晶圆上的各个管芯分割。各个管芯通常被单独封装，例如，采用多芯片模块封装或其他类型的封装。
半导体行业通过不断降低最小特征尺寸(这使得更多的组件集成在给定区域内)来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度。在一些应用中，这些较小的电子组件也需要比过去的封装占用较少面积的较小封装。
一种类型的电容器是金属-绝缘体-金属(MIM)电容器，其用于诸如嵌入式存储器和射频装置的混合信号装置和逻辑装置中。MIM电容器用于存储在各种半导体器件中的电荷。MIM电容器水平形成在半导体晶圆上，并且两个金属板之间夹设有与晶圆表面平行的介电层。然而，关于MIM电容器存在很多挑战。
发明内容
根据本发明的一个方面，提供了一种装置，包括：衬底；以及金属-绝缘体-金属(MIM)电容器，形成在衬底上，其中，MIM电容器包括：电容器顶部金属(CTM)层；电容器底部金属(CBM)层；和绝缘体，形成在CTM层和CBM层之间，其中，绝缘体包括绝缘层和第一高k介电层，并且第一高k介电层形成在CBM层和绝缘层之间或者形成在CTM层和绝缘层之间。
优选地，绝缘体还包括第二高k介电层。
优选地，第一高k介电层和第二高k介电层形成在绝缘层的相对两侧上。
优选地，第一高k介电层具有介于约4至约400范围内的相对介电常数。
优选地，第一高k介电层包括氧化钛(TixOy，x为实数以及y为实数)、氧化钽(TaxOy，x为实数以及y为实数)、氮氧化钛(TixOyNz，x为实数、y为实数以及z为实数)或氮氧化钽(TaxOyNz，x为实数、y为实数以及z为实数)。
优选地，第一高k介电层的厚度介于约5埃至约50埃的范围内。
优选地，第一高k介电层的厚度、绝缘层的厚度和第二高k介电层的厚度的总厚度介于约17埃至约10100埃的范围内。
优选地，CBM层包括底部阻挡层、主金属层和顶部阻挡层，并且底部阻挡层和顶部阻挡层形成在主金属层的相对两侧上。
优选地，第一高k介电层形成在CBM层的顶部阻挡层和绝缘层之间。
优选地，底部阻挡层和顶部阻挡层分别包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。
优选地，主金属层包括铜(Cu)、铜合金、铝(Al)、铝(Al)合金、铜铝合金(AlCu)、钨(W)或钨(W)合金。
根据本发明的另一方面，提供了一种金属-绝缘体-金属电容器结构，包括：CBM层，形成在衬底上，其中，CBM层包括底部阻挡层、主金属层和顶部阻挡层；第一高k介电层，形成在CBM层上；绝缘层，形成在第一高k介电层上；第二高k介电层，形成在绝缘层上；以及CTM层，形成在第二高k介电层上，其中，CTM层包括底部阻挡层、主金属层和顶部阻挡层。
优选地，第一高k介电层和第二高k介电层分别包括氧化钛(TixOy，x为实数以及y为实数)、氧化钽(TaxOy，x为实数以及y为实数)、氮氧化钛(TixOyNz，x为实数、y为实数以及z为实数)或氮氧化钽(TaxOyNz，x为实数、y为实数以及z为实数)。
优选地，第一高k介电层具有介于约4至约400范围内的相对介电常数。
优选地，第一高k介电层具有介于约5埃至约50埃范围内的厚度。
优选地，绝缘层的厚度、第一高k介电层的厚度和第二高k介电层的厚度的总厚度介于约17埃至约10100埃的范围内。
根据本发明的又一方面，提供了一种形成金属-绝缘体-金属电容器结构的方法，包括：提供衬底；在衬底上形成电容器底部金属(CBM)层，其中，CBM层包括底部阻挡层、主金属层和顶部阻挡层；在CBM层上形成第一高k介电层；在第一高k介电层上形成绝缘层；以及在绝缘层上形成电容器顶部金属(CTM)层。
优选地，在CBM层上形成第一高k介电层包括：处理CBM层的顶部阻挡层的表面。
优选地，通过等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法来实施处理CBM层的顶部阻挡层的表面。
优选地，形成CTM层之前还包括：在绝缘层上形成阻挡层；以及向阻挡层提供氧离子以在绝缘层上形成第二高k介电层。
附图说明
为了更全面地理解本公开及其优势，现将结合附图所进行的描述作为参考。
图1示出了根据本公开的一些实施例的半导体器件结构的截面图。
图2示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电容器结构的截面图。
图3A至图3C示出了根据本公开的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的各阶段的截面图。
图4A至图4E示出了根据本公开的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的截面图。
图5示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电容器结构的截面图。
具体实施方式
下面详细讨论本公开的各实施例的制造和使用。然而，应该理解，在广泛地各种具体环境中可实现各种实施例。所讨论的具体实施例仅为说明性的，而不用于限制本公开的范围。
应当理解，以下公开提供了多种用于实现本公开的不同特征的不同实施例或实例。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本公开。此外，在以下描述中，在第二工艺之前实施第一工艺可以包括第一工艺之后立即实施第二工艺的实施例，也可以包括可以在第一工艺和第二工艺之间实施附加工艺的实施例。为了简化和清楚，可以按照不同比例任意地绘制各种部件。此外，在以下描述中，在第二部件上方或上形成第一部件可包括第一和第二部件直接或间接接触的实施例。
描述了实施例的一些变化。在通篇各个视图和示例性实施例中，相同的参照数字用于表示相同的元件。应当理解，在方法之前、期间或之后可提供附加的操作，并且在方法的其他实施例中可代替或去除所描述的一些操作。
提供了形成金属-绝缘体-金属(MIM)电容器结构的机理的实施例。图1示出了根据本公开的一些实施例的半导体器件结构100的截面图。半导体器件结构100包括金属-绝缘体-金属(MIM)电容器结构150a。
如图1所示，提供了衬底102。衬底102包括MIM区11和非MIM区12。衬底102可由硅或其他半导体材料制成。可选地或额外地，衬底102可包括其他元素半导体材料，诸如，锗。在一些实施例中，衬底102由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例中，衬底102由诸如硅锗、碳化硅锗、磷化砷镓或磷化铟镓的合金半导体制成。在一些实施例中，衬底102包括外延层。例如，衬底102具有覆盖块状半导体的外延层。
衬底102还可包括隔离部件104，诸如，浅沟槽隔离(STI)部件或局部硅氧化(LOCOS)部件。隔离部件可限定和隔离各种集成电路器件。集成电路器件，诸如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)、二极管或其他合适的元件等的形成在衬底102内和/或上。
如图1所示，栅叠件106形成在衬底102上。栅叠件106包括栅极介电层108和形成在栅极介电层108上的栅电极层110。栅极介电层108由氧化硅、氮化硅或高介电常数材料(高k材料)制成。栅电极层110由多晶硅或金属材料制成。栅极间隔件112形成在栅叠件106的侧壁上。在一些实施例中，栅极间隔件112由氧化硅、氮化硅和/或氮氧化硅制成。
源极/漏极区114形成在衬底102中。层间介电(ILD)层116形成在衬底102上，并且接触结构118形成在ILD层116中。接触结构118形成在ILD层116中且与源极/漏极区114接触。接触结构118由诸如铜或铜合金或其他适用的材料的导电材料制成。
如图1所示，互连结构120形成在衬底102上方。在一些实施例中，包括金属线124和通孔126的互连结构120嵌入在金属间(IMD)介电层122中。在一些实施例中，在后段制程(BEOL)工艺中形成互连结构120。金属线124和通孔126可由诸如铜(Cu)、铝(Al)、钨(W)或其他适用的材料的导电材料制成。在一些实施例中，金属线124和通孔126是铜或铜合金。在一些实施例中，通过单和/或双镶嵌工艺形成金属线124和通孔126。金属线124包括通过通孔126互连的多个金属层(，即，M1、M2、M3…和Mtop)。
在一些实施例中，金属间介电(IMD)层122由氧化硅制成。在其他一些实施例中，IMD层122由未掺杂硅玻璃(USG)、掺氟硅玻璃(FSG)、碳掺杂硅玻璃、氮化硅或氮氧化硅制成。在一些实施例中，IMD层122包括多个介电层。多个介电层中的一个层或多个层由低介电常数(低k，诸如，小于约3.0的介电常数或小于约2.5介电常数)材料制成。图1示出的互连结构120仅为示出的目的。互连结构120可包括其他配置且可包括一根或多根金属线和IMD层。
如图1所示，MIM电容器结构150a形成在MIM区11中的衬底102上方。MIM电容器结构150a是夹层结构并且绝缘层154形成在电容器底部金属(CBM)层152和电容器顶部金属(CTM)层158之间。
如图1所示，在MIM区11中，一个通孔116形成在IMD层122中以电连接CBM层152，并且一个通孔116形成在IMD层122中以电连接CTM层158。在非MIM区中，一个通孔116形成在IMD层122中以电连接金属线124。顶部金属层160(也称为Mtop)形成在通孔116上方并且位于顶部IMD层162内。顶部金属层160距离第一金属层M1最远。
图2示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电容器结构150a的截面图。
如图2所示，CBM层152包括底部阻挡层152a、主金属层152b和顶部阻挡层152c。底部阻挡层152a和顶部阻挡层152c用作抗氧化层以防止主金属层152b被氧化。此外，顶部阻挡层152c用作粘合层以提高主金属层152b和绝缘层154之间的粘合。底部阻挡层152a和顶部阻挡层152c分别包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。在一些实施例中，主金属层152b由铜(Cu)、铜合金、铝(Al)、铝(Al)合金、铜铝合金(AlCu)、钨(W)或钨(W)合金。
通过包括沉积、光刻和蚀刻工艺的工序形成CBM层152。沉积工艺包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)或适用的方法。光刻工艺包括光刻胶涂覆(例如，旋涂)、软烘、掩模对准、曝光、曝光后烘烤、使光刻胶显影、清洗和干燥(例如，硬烘)。蚀刻工艺包括干蚀刻、湿蚀刻和/或其他蚀刻方法。
绝缘层154由诸如氧化硅、氮化硅或硅玻璃的介电材料制成。在一些实施例中，通过化学汽相沉积(CVD)或物理汽相沉积(PVD)形成绝缘层154。在一些实施例中，绝缘层154的厚度T1介于约7埃至约10000埃的范围内。
此外，CTM层158包括底部阻挡层158a、主金属层158b和顶部阻挡层158c。底部阻挡层158a、主金属层158b和顶部阻挡层158c的材料和制造方法分别与底部阻挡层152a、主金属层152b和顶部阻挡层152c的材料和制造方法类似。
通过下列等式(I)计算电容器结构150a的电容。根据等式(I)，MIM电容器结构150a的电容与K值成正比而与d值成反比。
C(电容)＝Kε0A/d 等式(I)
ε0：自由空间的电容率；
K：绝缘层154的相对介电常数；
A：两个板(CBM层152和CTM层158)之间的重叠面积；
d：绝缘层154的厚度T1
此外，能够安全存储在MIM电容器结构150a中的最大能量受击穿电压的限制。尤其对于高压器件来说，击穿电压是影响MIM电容器结构150a的性能的主要因素。此外，击穿电压与绝缘层154的厚度T1成正比。
在一些实施例中，为了增大MIM电容器结构150a的击穿电压，增加了绝缘层的厚度T1。然而，如果K值和A值为常数，根据等式(I)当增加了绝缘层154的厚度T1时，则减小MIM电容器结构150a的电容。为了保持MIM电容器结构150a的相同电容值，随着绝缘层154的厚度T1的增加而增大K值。因此，在一些实施例中，提供了具有高k介电层的绝缘层154。
图3A至图3C示出了根据本公开的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构150b的各个阶段的截面图。
如图3A所示，在MIM区11中，CBM层152包括底部阻挡层152a、主金属层152b和顶部阻挡层152c。
形成CBM层152之后，如图3B所示，根据本公开的一些实施例，在顶部阻挡层152c上形成高k介电层153。在一些实施例中，高k介电层153由氧化钛(TixOy，x为实数以及y为实数)、氧化钽(TaxOy，x为实数以及y为实数)、氮氧化钛(TixOyNz，x为实数、y为实数以及z为实数)或氮氧化钽(TaxOyNz，x为实数、y为实数以及z为实数)。在一些实施例中，高k介电层153具有介于约4至约400范围内的相对介电常数(K值)。在一些实施例中，高k介电层153的厚度T2介于约5埃至约50埃的范围内。
通过处理CBM层152的顶部阻挡层152c的表面形成高k介电层153。通过向CBM层152的顶部阻挡层152c的表面注入或提供氧离子来实施处理。在一些实施例中，处理方法包括等离子体离子化方法、微波表面下游离子化方法或熔炉(furnace)/快速热退火(RTA)方法。
在一些实施例中，当使用等离子体离子化方法时，采用具有一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)或氧气(O2)的等离子体来氧化顶部阻挡层152c以形成高k介电层153。在一些实施例中，在介于约0.1μtorr至约1000μtorr范围内的气压下实施等离子体离子化方法。
在一些实施例中，当使用微波表面下游离子化方法，采用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)或氧气(O2)的工艺气体。在一些实施例中，微波的功率介于约10W至约10000W的范围内。在一些实施例中，微波的频率介于约1MHz至约100GHz的范围内。
在一些实施例中，当使用熔炉/快速热退火(RTA)方法时，采用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧气(O2)或臭氧(O3)的工艺气体。在一些实施例中，熔炉/快速热退火(RTA)方法所使用的温度介于约100℃至约1200℃的范围内。在一些实施例中，熔炉/快速热退火(RTA)方法中所使用的操作时间介于约1s至约1000s的范围内。
形成高k介电层153之后，如图3C所示，根据本公开的一些实施例，在高k介电层153上形成绝缘层154。通过绝缘层154和高k介电层153构造MIM电容器结构150b的绝缘体15。
应当注意，当MIM电容器结构150b的电容与MIM电容器结构150a的电容相同时，通过添加高k介电层153来增加绝缘体15的相对介电常数(K值)，因此增加了绝缘体15的厚度。在一些实施例中，绝缘层154的厚度T1’和高k介电层153的厚度T2的总厚度介于约12埃至约10050埃的范围内。
当绝缘体15(或绝缘层154)的厚度增加时，改进了形成绝缘体15(或绝缘层154)的工艺窗。此外，一旦增加了绝缘体15的厚度，在没有减小电容的情况下提高了MIM电容器结构150b的击穿电压。
图4A至图4E示出了根据本公开的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的截面图。
如图4A所示，CBM层152包括底部阻挡层152a、主金属层152b和顶部阻挡层152c。
形成CBM层152之后，如图4B所示，根据本公开的一些实施例，在顶部阻挡层152c上形成高k介电层153。图4B中的高k介电层153的制造方法与图3B中的制造方法相同。
形成高k介电层153之后，如图4C所示，根据本公开的一些实施例，在高k介电层153上形成绝缘层154。之后，在绝缘层154上形成阻挡层155。在一些实施例中，阻挡层155由钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)制成。
在一些实施例中，阻挡层155的厚度T3介于约5埃至约50埃的范围内。如果阻挡层155的厚度T3太厚，阻挡层155之后可以不充分地被氧化。因此，未氧化的阻挡层可形成在高k介电层157(之后形成，如图4D所示)和绝缘层154之间。如果阻挡层155的厚度T3太薄，很难提高击穿电压。
形成阻挡层155之后，如图4D所示，根据本公开的一些实施例，在绝缘层154上形成第二高k介电层157。在一些实施例中，第二高k介电层157具有介于约4至约400范围内的相对介电常数(K值)。在一些实施例中，第二高k介电层157的厚度T4介于约5埃至约50埃的范围内。
通过处理阻挡层155的表面形成第二高k介电层157。通过向阻挡层155的表面注入或提供氧离子来实施处理。在一些实施例中，处理方法包括等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法。
在一些实施例中，当使用等离子体离子化方法时，采用具有一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧气(O2)或臭氧(O3)的等离子体来氧化阻挡层155。在一些实施例中，在介于约0.1μtorr至约1000μtorr范围内的气压下实施等离子体离子化方法。
在一些实施例中，当使用微波表面下游离子化方法，采用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧气(O2)或臭氧(O3)的工艺气体。在一些实施例中，微波的功率介于约10W至约10000W的范围内。在一些实施例中，微波的频率介于约1MHz至约1000MHz的范围内。
在一些实施例中，当使用熔炉/快速热退火(RTA)方法时，采用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧气(O2)或臭氧(O3)的工艺气体。在一些实施例中，熔炉/快速热退火(RTA)方法所使用的温度介于约100℃至约1200℃范围内。在一些实施例中，熔炉/快速热退火(RTA)方法中所使用的操作时间介于约1s至约1000s范围内。
如图4D所示，第一高k介电层153、绝缘层154和第二高k介电层157构造绝缘体15。在一些实施例中，绝缘层154的厚度T1”、高k介电层153的厚度T2和第二高k介电层157的厚度T4的总厚度介于约17埃至约10100埃的范围内。
形成第二高k介电层157之后，如图4E所示，根据本公开的一些实施例，在第二高k介电层157上形成CTM层158。CTM层158包括底部阻挡层158a、主金属层158b和顶部阻挡层158c。形成CTM层158之后，得到MIM电容器结构150c。
应该注意，通过添加高k介电层153和第二高k介电层157增加绝缘体15的相对介电常数(K值)，并且因此增加了绝缘体15的厚度。
当增加了绝缘体15(或绝缘层154)的总厚度时，改进了形成绝缘体15(或绝缘层154)的工艺窗。此外，一旦增加了绝缘体15的总厚度，在没有减小电容的情况下进一步提高了MIM电容器结构150c的击穿电压。
图5示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电容器结构150d的截面图。图5与图4E相似，但是图5和图4E之间的区别在于在图5中没有形成高k介电层153。
如图5所示，MIM电容器结构150d形成有第二高k介电层157。通过绝缘层154和第二高k介电层157构造了绝缘体15。在一些实施例中，绝缘层154的厚度T1”’和第二高k介电层157的厚度T4的总厚度介于约12埃至约10050埃的范围内。
形成第二高k介电层157的优势在于增大了MIM电容器结构150d的相对介电常数(K值)。因此，随着K值的增大，增加了绝缘体15的厚度，因此提高了击穿电压。此外，提高了形成绝缘体15(或绝缘层154)的工艺窗。
提供了形成金属-绝缘体-金属(MIM)电容器结构的机理的实施例。MIM电容器结构由CBM层、主金属层和CTM层制成。绝缘层包括高k介电层和/或第二高k介电层。第一高k介电层形成在CBM层和绝缘层上。第二高k介电层形成在绝缘层和CTM层上。高k介电层用于提高MIM电容器结构的K值。一旦增大了K值，在没有减小电容的情况下还增大了绝缘层的厚度。因此，增大了击穿电压并且改进了形成绝缘层的工艺窗。
在一些实施例中，提供了一种装置。该装置包括衬底和形成在衬底上的金属-绝缘体-金属(MIM)电容器结构。MIM电容器结构还包括电容器顶部金属(CTM)层、电容器底部金属(CBM)层和形成在CTM层和CBM层之间的绝缘体。绝缘体包括绝缘层和第一高k介电层，并且第一高k介电层形成在CBM层和绝缘层之间或CTM层和绝缘层之间。
在一些实施例中，提供了一种金属-绝缘体-金属(MIM)电容器结构。该金属-绝缘体-金属电容器结构包括衬底。MIM电容器结构还包括形成在衬底上的CBM层，并且CBM层包括底部阻挡层、主金属层和顶部阻挡层。MIM电容器结构还包括形成在CBM层上的第一高k介电层、形成在第一高k介电层上的绝缘层以及形成在绝缘层上的第二高k介电层。MIM电容器结构还包括形成在第二高k介电层上的CTM层，以及CTM层包括底部阻挡层、主金属层和顶部阻挡层。
在一些实施例中，提供了一种形成金属-绝缘体-金属(MIM)电容器结构的方法。形成金属-绝缘体-金属(MIM)电容器结构的方法包括提供衬底。形成金属-绝缘体-金属(MIM)电容器结构的方法还包括在衬底上形成电容器底部金属(CBM)层，并且CBM层包括底部阻挡层、主金属层和顶部阻挡层。形成金属-绝缘体-金属(MIM)电容器结构的方法还包括在CBM层上形成第一高k介电层以及在第一高k介电层上形成绝缘层。形成金属-绝缘体-金属(MIM)电容器结构的方法还包括在绝缘层上形成电容器顶部金属(CTM)层。
尽管已经详细地描述了本公开及其优势的实施例，但应该理解，可以在不背离所附权利要求限定的本公开的主旨和范围的情况下，做各种不同的改变，替换和更改。例如，本领域的技术人员会容易理解可以改变本文中描述的很多部件、功能、工艺和材料，同时仍在本公开的范围内。此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域的普通技术人员会容易意识到，通过本公开，现有的或今后开发的用于执行与根据本公开所采用的相应实施例基本相同的功能或获得基本相同结构的工艺、机器、制造、材料组分、装置、方法或步骤本公开可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每项权利要求均构成单独的实施例，并且多项权利要求和实施例的组合在本公开的范围内。
Claims (20)
1.一种半导体装置，包括：
衬底；以及
金属-绝缘体-金属(MIM)电容器，形成在所述衬底上，
其中，所述金属-绝缘体-金属电容器包括：
电容器顶部金属(CTM)层；
电容器底部金属(CBM)层；和
绝缘体，形成在所述电容器顶部金属层和所述电容器底部金属层之间，
其中，所述绝缘体包括绝缘层和第一高k介电层，并且所述第一高k介电层形成在所述电容器底部金属层和所述绝缘层之间或者形成在所述电容器顶部金属层和所述绝缘层之间，并且所述绝缘层的厚度大于所述第一高k介电层的厚度。
2.根据权利要求1所述的装置，其中，所述绝缘体还包括第二高k介电层。
3.根据权利要求2所述的装置，其中，所述第一高k介电层和所述第二高k介电层形成在所述绝缘层的相对两侧上。
4.根据权利要求1所述的装置，其中，所述第一高k介电层具有介于4至400范围内的相对介电常数。
5.根据权利要求1所述的装置，其中，所述第一高k介电层包括氧化钛(TixOy，x为实数以及y为实数)、氧化钽(TaxOy，x为实数以及y为实数)、氮氧化钛(TixOyNz，x为实数、y为实数以及z为实数)或氮氧化钽(TaxOyNz，x为实数、y为实数以及z为实数)。
6.根据权利要求2所述的装置，其中，所述第一高k介电层的厚度介于5埃至50埃的范围内。
7.根据权利要求6所述的装置，其中，所述第一高k介电层的厚度、所述绝缘层的厚度和所述第二高k介电层的厚度的总厚度介于17埃至10100埃的范围内。
8.根据权利要求1所述的装置，其中，所述电容器底部金属层包括底部阻挡层、主金属层和顶部阻挡层，并且所述底部阻挡层和所述顶部阻挡层形成在所述主金属层的相对两侧上。
9.根据权利要求8所述的装置，其中，所述第一高k介电层形成在所述电容器底部金属层的所述顶部阻挡层和所述绝缘层之间。
10.根据权利要求8所述的装置，其中，所述底部阻挡层和所述顶部阻挡层分别包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。
11.根据权利要求8所述的装置，其中，所述主金属层包括铜(Cu)、铜合金、铝(Al)、铝(Al)合金、铜铝合金(AlCu)、钨(W)或钨(W)合金。
12.一种金属-绝缘体-金属电容器结构，包括：
电容器底部金属层，形成在衬底上，其中，所述电容器底部金属层包括底部阻挡层、主金属层和顶部阻挡层；
第一高k介电层，形成在所述电容器底部金属层上；
绝缘层，形成在所述第一高k介电层上；
第二高k介电层，形成在所述绝缘层上；以及
电容器顶部金属层，形成在所述第二高k介电层上，其中，所述电容器顶部金属层包括底部阻挡层、主金属层和顶部阻挡层。
13.根据权利要求12所述的金属-绝缘体-金属电容器结构，其中，所述第一高k介电层和所述第二高k介电层分别包括氧化钛(TixOy，x为实数以及y为实数)、氧化钽(TaxOy，x为实数以及y为实数)、氮氧化钛(TixOyNz，x为实数、y为实数以及z为实数)或氮氧化钽(TaxOyNz，x为实数、y为实数以及z为实数)。
14.根据权利要求12所述的金属-绝缘体-金属电容器结构，其中，所述第一高k介电层具有介于4至400范围内的相对介电常数。
15.根据权利要求12所述的金属-绝缘体-金属电容器结构，其中，所述第一高k介电层具有介于5埃至50埃范围内的厚度。
16.根据权利要求12所述的金属-绝缘体-金属电容器结构，其中，所述绝缘层的厚度、所述第一高k介电层的厚度和所述第二高k介电层的厚度的总厚度介于17埃至10100埃的范围内。
17.一种形成金属-绝缘体-金属电容器结构的方法，包括：
提供衬底；
在所述衬底上形成电容器底部金属(CBM)层，其中，所述电容器底部金属层包括底部阻挡层、主金属层和顶部阻挡层；
在所述电容器底部金属层上形成第一高k介电层；
在所述第一高k介电层上形成绝缘层；以及
在所述绝缘层上形成电容器顶部金属(CTM)层。
18.根据权利要求17所述的方法，其中，在所述电容器底部金属层上形成所述第一高k介电层包括：
处理所述电容器底部金属层的所述顶部阻挡层的表面。
19.根据权利要求18所述的方法，其中，通过等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法来实施处理所述电容器底部金属层的所述顶部阻挡层的表面。
20.根据权利要求17所述的方法，形成所述电容器顶部金属层之前，还包括：
在所述绝缘层上形成阻挡层；以及
向所述阻挡层提供氧离子以在所述绝缘层上形成第二高k介电层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/133,037 | 2013-12-18 | ||
| US14/133,037 US9263437B2 (en) | 2013-12-18 | 2013-12-18 | Mechanisms for forming metal-insulator-metal (MIM) capacitor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104733430A CN104733430A (zh) | 2015-06-24 |
| CN104733430B true CN104733430B (zh) | 2017-12-19 |
Family
ID=53369520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410787169.6A Active CN104733430B (zh) | 2013-12-18 | 2014-12-17 | 形成金属‑绝缘体‑金属(mim)电容器结构的机理 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9263437B2 (zh) |
| KR (1) | KR101735165B1 (zh) |
| CN (1) | CN104733430B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257942B (zh) * | 2016-12-28 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10833148B2 (en) | 2017-01-12 | 2020-11-10 | International Business Machines Corporation | Leakage current reduction in stacked metal-insulator-metal capacitors |
| US10381161B2 (en) * | 2017-11-06 | 2019-08-13 | Advanced Semiconductor Engineering, Inc. | Capacitor structure |
| US11120941B2 (en) * | 2018-01-24 | 2021-09-14 | Semiconductor Components Industries, Llc | Methods of forming capacitors |
| US11302773B2 (en) * | 2018-10-09 | 2022-04-12 | Qualcomm Incorporated | Back-end-of-line integrated metal-insulator-metal capacitor |
| KR102698785B1 (ko) * | 2019-02-21 | 2024-08-27 | 삼성전자주식회사 | Mim 커패시터 및 반도체 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7241695B2 (en) * | 2005-10-06 | 2007-07-10 | Freescale Semiconductor, Inc. | Semiconductor device having nano-pillars and method therefor |
| CN101060141A (zh) * | 2006-04-20 | 2007-10-24 | 台湾积体电路制造股份有限公司 | 金属－绝缘体－金属结构及其形成方法 |
| CN101059657A (zh) * | 2006-04-19 | 2007-10-24 | 中芯国际集成电路制造(上海)有限公司 | 一种mim电容材料刻蚀方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119832A (ja) | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置 |
| KR100605506B1 (ko) | 2004-02-09 | 2006-07-28 | 삼성전자주식회사 | 엠아이엠 아날로그 캐패시터 및 그 제조방법 |
| US20090085156A1 (en) * | 2007-09-28 | 2009-04-02 | Gilbert Dewey | Metal surface treatments for uniformly growing dielectric layers |
-
2013
- 2013-12-18 US US14/133,037 patent/US9263437B2/en not_active Expired - Fee Related
-
2014
- 2014-12-17 CN CN201410787169.6A patent/CN104733430B/zh active Active
- 2014-12-18 KR KR1020140183093A patent/KR101735165B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7241695B2 (en) * | 2005-10-06 | 2007-07-10 | Freescale Semiconductor, Inc. | Semiconductor device having nano-pillars and method therefor |
| CN101059657A (zh) * | 2006-04-19 | 2007-10-24 | 中芯国际集成电路制造(上海)有限公司 | 一种mim电容材料刻蚀方法 |
| CN101060141A (zh) * | 2006-04-20 | 2007-10-24 | 台湾积体电路制造股份有限公司 | 金属－绝缘体－金属结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9263437B2 (en) | 2016-02-16 |
| US20150171207A1 (en) | 2015-06-18 |
| KR20150071673A (ko) | 2015-06-26 |
| CN104733430A (zh) | 2015-06-24 |
| KR101735165B1 (ko) | 2017-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733430B (zh) | 形成金属‑绝缘体‑金属(mim)电容器结构的机理 | |
| CN104733431B (zh) | 金属-绝缘体-金属（mim）电容器结构及其形成方法 | |
| CN103383933B (zh) | 半导体器件及其制造方法 | |
| KR101932660B1 (ko) | Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 | |
| CN104617078B (zh) | 用于形成金属‑绝缘体‑金属(mim)电容器结构的机制 | |
| US9142490B2 (en) | Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device | |
| US7304387B2 (en) | Semiconductor integrated circuit device | |
| KR102101744B1 (ko) | 반도체 제조를 위한 향상된 유전체 필름 | |
| CN104810351B (zh) | 具有应力降低结构的互连装置及其制造方法 | |
| US20140264630A1 (en) | Integrated Structure | |
| TWI505471B (zh) | 金屬閘極金屬絕緣層金屬結構的新穎結構 | |
| US10204827B2 (en) | Multi-level air gap formation in dual-damascene structure | |
| TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
| CN106449639A (zh) | 具有电阻器层的半导体结构及其形成方法 | |
| US7199001B2 (en) | Method of forming MIM capacitor electrodes | |
| TWI559384B (zh) | 半導體結構及形成半導體結構之方法 | |
| US9601373B2 (en) | Semiconductor device and method for manufacturing the same | |
| TW201919100A (zh) | 半導體裝置結構的形成方法 | |
| TW202412352A (zh) | 電容器裝置、其製造方法以及金屬絕緣體金屬電容器裝置 | |
| TW202127583A (zh) | 半導體積體電路之邊界架構及形成積體電路之方法 | |
| CN105489556A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| TW201806076A (zh) | 電容元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |