CN104617078B - 用于形成金属‑绝缘体‑金属(mim)电容器结构的机制 - Google Patents

用于形成金属‑绝缘体‑金属(mim)电容器结构的机制 Download PDF

Info

Publication number
CN104617078B
CN104617078B CN201410315681.0A CN201410315681A CN104617078B CN 104617078 B CN104617078 B CN 104617078B CN 201410315681 A CN201410315681 A CN 201410315681A CN 104617078 B CN104617078 B CN 104617078B
Authority
CN
China
Prior art keywords
metal
layer
mim
insulator
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410315681.0A
Other languages
English (en)
Other versions
CN104617078A (zh
Inventor
任启中
许嘉伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104617078A publication Critical patent/CN104617078A/zh
Application granted granted Critical
Publication of CN104617078B publication Critical patent/CN104617078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及用于形成金属‑绝缘体‑金属(MIM)电容器结构的机制。提供了用于形成具有金属‑绝缘体‑金属(MIM)电容器结构的半导体器件的机制的实施例。MIM电容器结构包括：衬底、和形成在衬底上的MIM电容器。MIM电容器包括形成在衬底上方的底电极。底电极是顶部金属层。MIM电容器还包括形成在底电极上的绝缘层、和形成在绝缘层上的顶电极。

Description

用于形成金属-绝缘体-金属(MIM)电容器结构的机制
技术领域
本发明涉及半导体领域，更具体地，涉及一种电容器结构和用于形成该电容器结构的方法。
背景技术
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机、以及其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层、和半导体材料层，然后使用光刻图案化各材料层以在其上形成电路部件和元件来制造半导体器件。通常在单个半导体晶圆上制造多个集成电路，并且晶圆上的单个管芯通过沿着划线在集成电路之间锯切来分割。例如，通常以多芯片模式或以其他类型的封装模式来单独地封装单个管芯。
半导体行业通过持续减小最小部件尺寸来改进各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这样允许在给定区域内集成更多的部件。在一些应用中，这些更小的电子部件也需要比过去的封装件使用更少面积的更小封装件。
一种类型的电容器是金属-绝缘体-金属(MIM)电容器，其用于混合信号器件和逻辑器件中，诸如嵌入式存储器和射频器件。金属-绝缘体-金属电容器用于在各种半导体器件中储存电荷。金属-绝缘体-金属电容器水平地形成在半导体晶圆上，并且中间夹设介电层的两个金属板平行于晶圆表面。然而，存在与MIM电容器相关的多种挑战。
发明内容
为解决现有技术中存在的缺陷，提供了一种金属-绝缘体-金属(MIM)电容器结构，包括：衬底；以及MIM电容器，形成在所述衬底上。其中，所述MIM电容器包括：底电极，形成在所述衬底上方，其中，所述底电极是顶部金属层；绝缘层，形成在所述底电极上；以及顶电极，形成在所述绝缘层上。
根据本发明的一个实施例，所述绝缘层形成在第一钝化层中。
根据本发明的一个实施例，该金属-绝缘体-金属(MIM)电容器结构还包括：第二钝化层，形成在所述第一钝化层上。
根据本发明的一个实施例，所述顶电极的一部分从所述第一钝化层的内部直接延伸至所述第一钝化层的顶面上方。
根据本发明的一个实施例，金属-绝缘体-金属(MIM)电容器结构还包括：阻挡层，形成在所述底电极或所述顶电极上方。
根据本发明的一个实施例，金属-绝缘体-金属(MIM)电容器结构还包括：金属焊盘，形成在所述底电极的一部分上，其中，所述金属焊盘由与所述顶电极相同的材料形成。
根据本发明的一个实施例，金属-绝缘体-金属(MIM)电容器结构还包括：凸块下金属化(UBM)层，形成在所述金属焊盘上方；以及导电元件，形成在所述UBM层上。
根据本发明的一个实施例，金属-绝缘体-金属(MIM)电容器结构还包括：重分布层(RDL)，形成在所述底电极的一部分上，其中，所述RDL由与所述顶电极相同的材料形成。
根据本发明的一个实施例，所述RDL从第一钝化层之上延伸以直接接触所述底电极。
根据本发明的另一方面，提供了一种金属-绝缘体-金属(MIM)电容器结构，包括：衬底；以及MIM电容器，形成在所述衬底上。其中，所述MIM电容器包括：顶部金属层，形成在所述衬底上方，其中，所述顶部金属层用作所述MIM电容器的底电极；介电层，形成在所述底电极上；以及重分布层(RDL)，形成在所述绝缘层上，其中，所述顶部金属层用作所述MIM电容器的顶电极。
根据本发明的一个实施例，所述介电层形成在第一钝化层中。
根据本发明的一个实施例，金属-绝缘体-金属(MIM)电容器结构还包括：第二钝化层，形成在所述RDL和所述第一钝化层上。
根据本发明的一个实施例，所述RDL的一部分直接接触所述顶部金属层。
根据本发明的一个实施例，所述顶部金属层由铜(Cu)、铜合金、铝(Al)、铝(Al)合金、钨(W)、钨(W)合金或它们的组合制成。
根据本发明的一个实施例，所述介电层由氧化硅、氮化硅、硅玻璃或它们的组合制成。
根据本发明的又一方面，提供了一种用于形成金属-绝缘体-金属(MIM)电容器结构的方法，包括：提供衬底；在所述衬底上方形成互连结构，其中，所述互连结构包括顶部金属层；在所述顶部金属层上形成绝缘层；在所述绝缘层上形成金属焊盘，其中，由所述顶部金属层、所述绝缘层和所述金属焊盘构成所述MIM电容器。
根据本发明的一个实施例，该方法还包括：在所述顶部金属层上形成第一钝化层；图案化所述第一钝化层以在所述第一钝化层中形成沟槽；以及在所述沟槽中形成所述绝缘层。
根据本发明的一个实施例，该方法还包括：在形成所述金属焊盘之后，在所述金属焊盘和所述第一钝化层上方形成第二钝化层；以及图案化所述第二钝化层以露出所述金属焊盘的一部分。
根据本发明的一个实施例，该方法还包括：在形成所述第二钝化层之后，在露出的所述金属焊盘上形成UBM层。
根据本发明的一个实施例，在所述衬底上方形成所述互连结构包括：在所述衬底上方形成金属间介电(IMD)层；以及在所述IMD层中形成多个金属线和通孔。
附图说明
为了更完全地理解本发明及其优势，现将结合附图对以下说明书做出参考，其中，
图1示出了根据本发明的一些实施例的具有金属-绝缘体-金属(MIM)电容器结构的半导体器件的截面图。
图2A至图2F示出了根据本发明的一些实施例的形成具有金属-绝缘体-金属(MIM)电容器结构的半导体器件的各个阶段的截面图。
具体实施方式
下文中详细论述了本发明的实施例的制造和使用。然而，应当理解，实施例可以体现在各种具体环境中。所论述的具体实施例仅仅是说明性的，并且不用于限制本发明的范围。
应当理解，以下公开内容提供了许多用于实现本发明的不同特征的许多不同实施例或实例。下面描述了部件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。此外，在以下描述中，在第二工艺之前实施第一工艺可以包括在第一工艺之后直接实施第二工艺的实施例，并且也可以包括可以在第一工艺和第二工艺之间可以实施额外的工艺的实施例。为了简化和清楚的目的，可以以不同的比例任意地绘制各个部件。此外，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部件以直接接触或间接接触形成的实施例。
描述了实施例的一些变化例。贯穿各个视图和示例性实施例，相同的参考符号用于代表相同的元件。应当理解，可以在方法之前、期间和之后提供额外的步骤，并且在方法的其他实施例中也可以取代或消除所描述的一些步骤。
提供了用于形成具有金属-绝缘体-金属(MIM)电容器结构的半导体器件的机制的实施例。图1示出了根据本发明的一些实施例的具有MIM电容器结构120a的半导体器件的截面图。
参考图1，提供衬底102。衬底102包括MIM区域11和非MIM区域12。可以由硅或其他半导体材料制成衬底102。可选地或附加地，衬底102可以包括诸如锗的其他元素半导体材料。在一些实施例中，由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成衬底102。在一些实施例中，由诸如硅锗、碳化硅锗、磷砷化镓、或磷化铟镓的合金半导体制成衬底102。在一些实施例中，衬底102包括外延层。例如，衬底102具有覆盖体型半导体的外延层。
衬底102还可以包括隔离部件(未示出)，诸如浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。隔离部件可以限定并隔离各种集成电路器件。将集成电路器件(诸如金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、P沟道和/或N沟道场效应晶体管(PFET和NFET)、二极管或其他合适的元件等)形成在衬底102中和/或衬底102上。
在衬底102上方形成互连结构110。在一些实施例中，包括金属线114和通孔116的互连结构110嵌入在金属间介电(IMD)层112中。在一些实施例中，在后段制程(BEOL)工艺中形成互连结构110。可以由诸如铜(Cu)、铝(Al)、钨(W)、或适用的材料的导电材料制成金属线114和通孔116。在一些实施例中，金属线114和通孔116是铜或铜合金。在一些实施例中，由单镶嵌工艺和/或双镶嵌工艺形成金属线114和通孔116。金属线114包括通过通孔116互连的多个金属层(即，M1、M2、M3、和…M顶)。
在一些实施例中，由氧化硅制成金属间介电(IMD)层112。在一些其他实施例中，由未掺杂的硅酸盐玻璃(USG)、氟硅酸玻璃(FSG)、碳掺杂的硅酸盐玻璃、氮化硅或氮氧化硅制成IMD层112。在一些实施例中，IMD层112包括多个介电层。该多个介电层中的一个或多个由低介电常数(低k)材料(诸如小于约3.0，或小于约2.5的介电常数)制成。图1所示的互连结构110仅仅用于说明的目的。互连结构110可以包括其他配置并且可以包括一个或多个金属线和IMD层。
如图1所示，在MIM区域11中的衬底102上方形成MIM电容器120a。MIM电容器120a为夹层结构并且绝缘层124形成在电容器底部金属(CBM)层122和电容器顶部金属(CTM)层126之间。在一些实施例中，在CBM层122或CTM层126的上方形成诸如氮化钛(TiN)的阻挡层。
由包括沉积、光刻和蚀刻工艺的工序形成CBM层122。沉积工艺包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或适用的方法。光刻工艺包括光刻胶涂布(例如，旋涂)、软烘、掩模对准、曝光、曝光后烘烤、显影光刻胶、清洗和干燥(例如，硬烘)。蚀刻工艺包括干蚀刻、湿蚀刻和/或其他蚀刻方法。此外，也由包括沉积、光刻和蚀刻工艺的工序形成CTM层126。
如图1所示，在MIM电容器120a的上方形成蚀刻停止层132、134。在一些其他实施例中，在MIM电容器120a的上方没有形成蚀刻停止层。在一些实施例中，由氮氧化硅(SiON)制成蚀刻停止层132。在一些实施例中，由氧化物制成蚀刻停止层134。
在形成MIM电容器120a之后，通孔116中的一个形成在IMD层112中以电连接CBM层122，通孔116中的一个形成在IMD层112中以电连接CTM层126。在通孔116的上方形成顶部金属层118(也称为M顶)。顶部金属层118距第一金属层M1最远。
如图1所示，在顶部金属层118的上方形成第一钝化层142，并且在第一钝化层142中形成金属焊盘144。在金属焊盘144和第一钝化层142上形成第二钝化层146。
应当注意的是，因为MIM电容器120a形成在MIM区域11中，所以在MIM区域11和非MIM区域12之间形成了步差(step difference)。步差可引起表面形状问题。在MIM区域11和非MIM区域12中形成的顶部金属层118分别具有不同的最优图案化条件。因此，降低了用于图案化顶部金属层118的工艺窗口。
此外，在形成顶部金属层118之后，在顶部金属层118上实施平坦化化工艺(例如，CMP)。然而，由于步差，很难控制平坦化工艺。此外，由两个形成工艺(包括沉积工艺、光刻工艺和蚀刻工艺)形成CBM层122和CTM层126。因此，制造时间长并且和成本高。为了解决表面形状问题和降低制造成本，提供了一些实施例。
图2A至图2F示出了根据本发明的一些实施例的形成具有MIM电容器结构120b的半导体器件的各个阶段的截面图。然而，应该指出的是，为了清楚的目的，已经简化了图2A至图2F以更好地理解本发明的概念。可以在半导体器件结构100中增加额外的部件，并且可以取代或消除下面的一些部件。
参考图2A，提供衬底102。在衬底102上方形成互连结构110。在一些实施例中，包括金属线114和通孔116的互连结构110嵌入在金属间介电(IMD)层112中。在通孔116上方形成顶部金属层118(也称为M顶)。
在一些实施例中，由铜(Cu)、铜合金、铝(Al)、铝(Al)合金、钨(W)或钨(W)合金制成顶部金属层118。在一些实施例中，通过物理气相沉积(PVD)工艺形成顶部金属层118。在一些实施例中，在顶部金属层118的上方形成诸如氮化钛(TiN)的阻挡层。
在形成顶部金属层118之后，在顶部金属层118上形成绝缘层124。在一些实施例中，由诸如氧化硅、氮化硅或硅玻璃的介电材料制成绝缘层124。在一些实施例中，通过等离子体增强化学气相沉积(PECVD)工艺形成绝缘层124。在一些实施例中，绝缘层124的厚度在约至约的范围内。
根据本发明的一些实施例，在形成绝缘层124之后，图案化绝缘层124以去除绝缘层124的一部分并且形成如图2B所示的图案化的绝缘层124。通过光刻工艺和蚀刻工艺在顶部金属层118的一部分的上方形成图案化的绝缘层124。光刻工艺包括光刻胶涂布、软烘、掩模对准、曝光、曝光后烘烤、显影光刻胶、和硬烘的处理步骤。蚀刻工艺包括湿蚀刻或干蚀刻工艺。绝缘层124用作MIM电容器120b的顶电极和底电极之间的绝缘体(将在后文中详细描述)。
根据本发明的一些实施例，如图2C所示，在图案化绝缘层124之后，在绝缘层124和顶部金属层118上形成第一钝化层142。之后通过光刻工艺和蚀刻工艺图案化第一钝化层142。如图2C所示，在第一钝化层142中形成沟槽130以露出绝缘层124。
由氧化物、氮化物或氮氧化物制成第一钝化层142。在一些实施例中，通过化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)或其他适用的工艺形成第一钝化层142。
根据本发明的一些实施例，如图2C所示，在图案化第一钝化层142之后，在第一钝化层142和绝缘层124上形成金属焊盘144。之后通过光刻工艺和蚀刻工艺图案化金属焊盘144。在一些实施例中，由诸如铜(Cu)、铜合金、铝(Al)、铝(Al)合金、钨(W)、钨(W)合金或适用的材料的导电材料制成金属焊盘144。在一些实施例中，在金属焊盘144的上方形成诸如氮化钛(TiN)的阻挡层。
应该指出的是，通过顶部金属层118、绝缘层124和金属焊盘144构成MIM电容器120b。因此限定了具有MIM电容器120b的MIM区域11和不具有MIM电容器的非MIM区域12。金属焊盘144包括第一部分144a、第二部分144b和第三部分144c。在MIM区域11中的绝缘层124上方形成第一部分144a。第二部分144b与第一部分144a连接或从第一部分144a开始延伸。第二部分144b直接形成在非MIM区域12中的顶部金属层118上。第三部分144c直接位于非MIM区域12中的顶部金属层118上。
金属焊盘144的三个部分分别具有其相应的功能。金属焊盘144的第一部分144a用作MIM电容器120b的顶电极(板)。第二部分144b用作重分布层(RDL)以连接到其他器件。第三部分144c用作焊盘以连接至导电元件154(图2F所示)。
应该指出的是，由于MIM区域11中的顶部金属层118与非MIM区域12中的顶部金属层118平齐，因此解决了步差和表面形状问题。此外，通过使用两个掩模来图案化CBM层122或CTM层126来形成图1中的MIM电容器120a。然而，仅通过使用一个掩模来图案化绝缘层124以形成图2D中的MIM电容器120b。与图1中的MIM电容器120a相比，容易制造图2D中的MIM电容器120b，并且因此降低了制造时间和成本。
此外，顶部金属层118和金属焊盘144的形成与互补金属氧化物半导体(CMOS)工艺相兼容，并且不需要额外的工艺来形成MIM电容器结构的底电极和顶电极。因此，制造工艺简单，并降低了制造成本。
根据本发明的一些实施例，如图2E所示，在图案化金属焊盘144之后，在金属焊盘144和第一钝化层142上形成第二钝化层146。在一些实施例中，第二钝化层146是由与第一钝化层142相同的材料制成。
根据本发明的一些实施例，如图2F所示，在形成第二钝化层146之后，图案化第二钝化层146以露出金属焊盘144。之后，在金属焊盘144上形成凸块下金属化(UBM)层152。UBM层152可以含有粘合层和/或润湿层。在一些实施例中，由钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钽(Ta)或其他适用的材料制成UBM层152。在一些实施例中，UBM层152还包括铜晶种层。
之后，在UBM层152上方形成导电元件154(如焊料球)。在一些实施例中，由具有低电阻率的导电材料(诸如焊料或焊料合金)制成导电元件154。焊料合金中包括的示例性元素包括Sn、Pb、Ag、Cu、Ni或Bi。可以实施额外的工艺以完成半导体器件的制造步骤。
提供了用于形成具有金属-绝缘体-金属(MIM)电容器结构的半导体器件的机制的实施例。顶部金属层用作MIM电容器的底电极(板)。金属焊盘用作MIM电容器的顶电极(板)。通过在顶部金属层和金属焊盘之间形成绝缘层来构建MIM电容器。顶部金属层和金属焊盘的形成与互补金属氧化物半导体(CMOS)工艺相兼容，并且不需要额外的工艺。因此，降低了制造时间和成本。此外，由于MIM区域中的顶部金属层与非MIM区域中的顶部金属层平齐，因此解决了步差和表面形状问题。
在一些实施例中，提供了金属-绝缘体-金属(MIM)电容器结构。MIM电容器结构包括：衬底、和形成在衬底上的MIM电容器。MIM电容器包括形成在衬底上方的底电极。底电极是顶部金属层。MIM电容器还包括形成在底电极上的绝缘层和形成在绝缘层上的顶电极。
在一些实施例中，提供了金属-绝缘体-金属(MIM)电容器结构。MIM电容器结构包括：衬底以及形成在衬底上的MIM电容器。MIM电容器包括：形成在衬底上方的顶部金属层。顶部金属层用作MIM电容器的底电极。MIM电容器还包括：形成在底电极上的介电层、和形成在绝缘层上的重分布层(RDL)。顶部金属层用作MIM电容器的顶电极。
在一些实施例中，提供了用于形成金属-绝缘体-金属(MIM)电容器结构的方法。该方法包括：提供衬底并在衬底上方形成互连结构。互连结构包括顶部金属层。该方法还包括：在顶部金属层上形成绝缘层；和在绝缘层上形成金属焊盘。由顶部金属层、绝缘层和金属焊盘构成MIM电容器。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，进行各种改变、替换和更改。例如，本领域普通技术人员将很容易理解，在保持在本发明的范围内的情况下，可以改变本文中描述的多种部件、功能、工艺和材料。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求应该将这些工艺、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (19)

1.一种金属-绝缘体-金属(MIM)电容器结构，包括：
衬底，其中，所述衬底具有金属-绝缘体-金属区域和另一区域；以及
金属-绝缘体-金属电容器，形成在所述衬底上，其中，所述金属-绝缘体-金属电容器包括：
底电极，形成在所述衬底上方，其中，所述底电极是顶部金属层的第一部分；
绝缘层，形成在所述底电极上；以及
顶电极，形成在所述绝缘层上；
重分布层(RDL)，形成所述顶部金属层的在另一区域中的第二部分上，所述重分布层与所述顶电极和所述顶部金属层的第二部分直接接触。
2.根据权利要求1所述的金属-绝缘体-金属(MIM)电容器结构，其中，所述绝缘层形成在第一钝化层中。
3.根据权利要求2所述的金属-绝缘体-金属(MIM)电容器结构，还包括：
第二钝化层，形成在所述第一钝化层上。
4.根据权利要求2所述的金属-绝缘体-金属(MIM)电容器结构，其中，所述顶电极的一部分从所述第一钝化层的内部直接延伸至所述第一钝化层的顶面上方。
5.根据权利要求1所述的金属-绝缘体-金属(MIM)电容器结构，还包括：
阻挡层，形成在所述底电极或所述顶电极上方。
6.根据权利要求5所述的金属-绝缘体-金属(MIM)电容器结构，还包括：
金属焊盘，形成在所述底电极的一部分上，其中，所述金属焊盘由与所述顶电极相同的材料形成。
7.根据权利要求6所述的金属-绝缘体-金属(MIM)电容器结构，还包括：
凸块下金属化(UBM)层，形成在所述金属焊盘上方；以及
导电元件，形成在所述凸块下金属化层上。
8.根据权利要求5所述的金属-绝缘体-金属(MIM)电容器结构，
其中，所述重分布层由与所述顶电极相同的材料形成。
9.根据权利要求8所述的金属-绝缘体-金属(MIM)电容器结构，其中，所述重分布层从第一钝化层之上延伸到达所述顶部金属层的第二部分。
10.一种金属-绝缘体-金属(MIM)电容器结构，包括：
衬底，所述衬底具有金属-绝缘体-金属区域和另一区域；以及
金属-绝缘体-金属电容器，形成在所述衬底上，其中，所述金属-绝缘体-金属电容器包括：
顶部金属层，形成在所述衬底上方，其中，所述顶部金属层的第一部分用作所述金属-绝缘体-金属电容器的底电极；
介电层，形成在所述底电极上；以及
重分布层(RDL)的第一部分，形成在所述金属-绝缘体-金属区域中的所述介电层上，其中，所述重分布层的第一部分用作所述金属-绝缘体-金属电容器的顶电极；以及
所述重分布层的第二部分形成在所述另一区域中的顶部金属层的第二部分上，其中，所述重分布层的第二部分直接接触所述顶电极和所述顶部金属层的第二部分。
11.根据权利要求10所述的金属-绝缘体-金属(MIM)电容器结构，其中，所述介电层形成在第一钝化层中。
12.根据权利要求11所述的金属-绝缘体-金属(MIM)电容器结构，还包括：
第二钝化层，形成在所述重分布层和所述第一钝化层上。
13.根据权利要求10所述的金属-绝缘体-金属(MIM)电容器结构，其中，所述顶部金属层由铜(Cu)、铜合金、铝(Al)、铝(Al)合金、钨(W)、钨(W)合金或它们的组合制成。
14.根据权利要求10所述的金属-绝缘体-金属(MIM)电容器结构，其中，所述介电层由氧化硅、氮化硅、硅玻璃或它们的组合制成。
15.一种用于形成金属-绝缘体-金属(MIM)电容器结构的方法，包括：
提供衬底，所述衬底具有金属-绝缘体-金属区域和另一区域；
在所述衬底上方形成互连结构，其中，所述互连结构包括顶部金属层；
在所述顶部金属层上形成绝缘层；
在所述绝缘层上形成金属焊盘，其中，由所述顶部金属层的第一部分、所述绝缘层和所述金属焊盘的第一部分构成所述金属-绝缘体-金属电容器，其中，所述金属焊盘的第二部分形成在所述另一区域中的顶部金属层的第二部分上，其中，所述金属焊盘的第二部分直接接触所述金属焊盘的第一部分和所述顶部金属层的第二部分。
16.根据权利要求15所述的用于形成金属-绝缘体-金属(MIM)电容器结构的方法，还包括：
在所述顶部金属层上形成第一钝化层；
图案化所述第一钝化层以在所述第一钝化层中形成沟槽；以及
在所述沟槽中形成所述绝缘层。
17.根据权利要求16所述的用于形成金属-绝缘体-金属(MIM)电容器结构的方法，还包括：
在形成所述金属焊盘之后，在所述金属焊盘和所述第一钝化层上方形成第二钝化层；以及
图案化所述第二钝化层以露出所述金属焊盘的一部分。
18.根据权利要求17所述的用于形成金属-绝缘体-金属(MIM)电容器结构的方法，还包括：
在形成所述第二钝化层之后，在露出的所述金属焊盘上形成UBM层。
19.根据权利要求15所述的用于形成金属-绝缘体-金属(MIM)电容器结构的方法，其中，在所述衬底上方形成所述互连结构包括：
在所述衬底上方形成金属间介电(IMD)层；以及
在所述金属间介电层中形成多个金属线和通孔。
CN201410315681.0A 2013-11-01 2014-07-03 用于形成金属‑绝缘体‑金属(mim)电容器结构的机制 Active CN104617078B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/069,864 US9324780B2 (en) 2013-11-01 2013-11-01 Metal-insulator-metal (MIM) capacitor structure including redistribution layer
US14/069,864 2013-11-01

Publications (2)

Publication Number Publication Date
CN104617078A CN104617078A (zh) 2015-05-13
CN104617078B true CN104617078B (zh) 2018-02-27

Family

ID=53006428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410315681.0A Active CN104617078B (zh) 2013-11-01 2014-07-03 用于形成金属‑绝缘体‑金属(mim)电容器结构的机制

Country Status (3)

Country Link
US (3) US9324780B2 (zh)
KR (1) KR101643051B1 (zh)
CN (1) CN104617078B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954051B2 (en) * 2015-10-12 2018-04-24 Applied Materials, Inc. Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring
KR102491069B1 (ko) * 2015-12-03 2023-01-26 삼성전자주식회사 반도체 소자
US9704796B1 (en) * 2016-02-11 2017-07-11 Qualcomm Incorporated Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor
US10115784B2 (en) * 2016-03-17 2018-10-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device, MIM capacitor and associated fabricating method
US9876007B1 (en) 2016-05-09 2018-01-23 Macom Connictivity Solutions, Llc MIMcap creation and utilization methodology
CN107622995B (zh) * 2017-10-09 2019-12-06 上海先进半导体制造股份有限公司 功率器件、mim电容及其制备方法
US20190148370A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device including mim capacitor and resistor
CN115360164A (zh) 2017-11-13 2022-11-18 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件
US10546915B2 (en) * 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads
CN110556357B (zh) * 2018-05-30 2021-07-30 世界先进积体电路股份有限公司 电容结构及其制造方法
KR20200025728A (ko) 2018-08-31 2020-03-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
KR102551909B1 (ko) * 2018-10-16 2023-07-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11139367B2 (en) * 2018-10-30 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High density MIM capacitor structure
KR102593562B1 (ko) * 2019-02-15 2023-10-25 삼성전자주식회사 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지
FR3093592B1 (fr) * 2019-03-04 2021-05-07 St Microelectronics Tours Sas Circuit intégré comportant un condensateur tridimensionnel
KR20200123922A (ko) * 2019-04-23 2020-11-02 삼성전자주식회사 캐패시터를 갖는 반도체 소자
CN111952287A (zh) * 2019-05-16 2020-11-17 中芯国际集成电路制造(上海)有限公司 电容器件及其形成方法
CN111128956A (zh) * 2019-12-20 2020-05-08 华虹半导体(无锡)有限公司 铜互连mim电容器的制造工艺和铜互连mim电容器结构
TWI737258B (zh) 2020-04-13 2021-08-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法
TWI730736B (zh) 2020-04-24 2021-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體元件及其製造方法
US11476186B2 (en) 2020-06-10 2022-10-18 Qualcomm Incorporated MIMCAP architecture
KR102461785B1 (ko) * 2020-06-17 2022-11-01 대한민국 누에동충하초(눈꽃동충하초) 알코올 추출물을 포함하는 염증성 질환의 예방 또는 치료용 조성물
US11670580B2 (en) * 2021-08-30 2023-06-06 International Business Machines Corporation Subtractive via etch for MIMCAP

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206197A (zh) * 1997-06-27 1999-01-27 西门子公司 Dram单元装置及其制造方法
CN1210339A (zh) * 1997-06-06 1999-03-10 西门子公司 动态随机存取存储器单元装置及其制造方法
US6329264B1 (en) * 1999-04-22 2001-12-11 Tsmc-Acer Semiconductor Manufacturing Inc. Method for forming a ragged polysilcon crown-shaped capacitor for a memory cell
CN102456751A (zh) * 2010-11-05 2012-05-16 台湾积体电路制造股份有限公司 低成本金属-绝缘体-金属电容器
CN102623391A (zh) * 2010-12-22 2012-08-01 新科金朋有限公司 半导体器件和在半导体管芯上方形成集成无源器件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178578A (ja) * 2001-10-01 2003-06-27 Sony Corp 強誘電体型不揮発性半導体メモリ
US6670237B1 (en) * 2002-08-01 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Method for an advanced MIM capacitor
DE10344604B4 (de) * 2003-09-25 2011-08-11 Infineon Technologies AG, 81669 Speichereinheit mit Sammelelektroden
US7169665B2 (en) * 2004-05-04 2007-01-30 Tawian Semiconductor Manufacturing Company, Ltd. Capacitance process by using passivation film scheme
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1210339A (zh) * 1997-06-06 1999-03-10 西门子公司 动态随机存取存储器单元装置及其制造方法
CN1206197A (zh) * 1997-06-27 1999-01-27 西门子公司 Dram单元装置及其制造方法
US6329264B1 (en) * 1999-04-22 2001-12-11 Tsmc-Acer Semiconductor Manufacturing Inc. Method for forming a ragged polysilcon crown-shaped capacitor for a memory cell
CN102456751A (zh) * 2010-11-05 2012-05-16 台湾积体电路制造股份有限公司 低成本金属-绝缘体-金属电容器
CN102623391A (zh) * 2010-12-22 2012-08-01 新科金朋有限公司 半导体器件和在半导体管芯上方形成集成无源器件的方法

Also Published As

Publication number Publication date
US9324780B2 (en) 2016-04-26
US10699999B2 (en) 2020-06-30
KR101643051B1 (ko) 2016-07-26
KR20150051179A (ko) 2015-05-11
US20180240750A1 (en) 2018-08-23
CN104617078A (zh) 2015-05-13
US9960111B2 (en) 2018-05-01
US20150123242A1 (en) 2015-05-07
US20160233158A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
CN104617078B (zh) 用于形成金属‑绝缘体‑金属(mim)电容器结构的机制
US11257775B2 (en) Mechanisms for forming post-passivation interconnect structure
KR101932660B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
TWI491006B (zh) 半導體裝置及其製造方法
CN104916579B (zh) 半导体器件结构和制造方法
US11177355B2 (en) Semiconductor structure and manufacturing method thereof
TWI532136B (zh) 半導體元件及其製造方法
CN106469717A (zh) 三维集成电路结构及其制造方法
TW201436155A (zh) 半導體裝置及其製造方法
TWI722964B (zh) 具有位在接合墊上之間隙子的半導體元件
CN112687645B (zh) 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法
US9263437B2 (en) Mechanisms for forming metal-insulator-metal (MIM) capacitor structure
CN112349829A (zh) 包括阻挡层的半导体器件
TWI726809B (zh) 具有位在接合墊上之邊緣保護間隙子的半導體元件
TWI630691B (zh) 封裝結構及形成方法
TWI809525B (zh) 在環繞式閘極電晶體之間具有氣隙之半導體元件及其製備方法
JP2012119444A (ja) 半導体装置
US20230352395A1 (en) Semiconductor structure and method for forming the same
TW202303846A (zh) 著陸墊下方具有氣隙的半導體元件及其製備方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant