CN111952287A - 电容器件及其形成方法 - Google Patents

电容器件及其形成方法 Download PDF

Info

Publication number
CN111952287A
CN111952287A CN201910410619.2A CN201910410619A CN111952287A CN 111952287 A CN111952287 A CN 111952287A CN 201910410619 A CN201910410619 A CN 201910410619A CN 111952287 A CN111952287 A CN 111952287A
Authority
CN
China
Prior art keywords
layer
dielectric layer
forming
dielectric
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910410619.2A
Other languages
English (en)
Inventor
胡连峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910410619.2A priority Critical patent/CN111952287A/zh
Publication of CN111952287A publication Critical patent/CN111952287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电容器件及其形成方法，其中方法包括：提供基底，所述基底包括相邻的第一区和第二区；在所述基底第一区表面和第二区表面形成第一导电层；在所述第一导电层表面形成电介质层；在所述电介质层表面形成第二导电膜；去除第一区上的第二导电膜并暴露出第一区上的电介质层，在第二区上的电介质层表面形成第二导电层；在所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面形成第一介质层；在所述第一区上的第一介质层内形成第一插塞，所述第一插塞和第一导电层表面接触。所述方法形成的电容器件的可靠性较高。

Description

电容器件及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种电容器件及其形成方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以及提高它的速度来实现的。
在现今的超大规模集成电路中，电容器是常用的无源器件。通常来讲，模拟电容器已经从多晶硅-绝缘体-多晶硅(Polysilicon-Insulator-Polysilicon，简称PIP)转向金属-绝缘体-金属(Metal-Insulator-Metal，简称MIM)，这是因为在模拟射频电路中，需要更大电容密度的电容器。提高电容密度的方法之一是降低电介质的厚度。
然而，现有技术中绝缘体两侧的金属之间容易发生连接，导致漏电增大和可靠性下降。
发明内容
本发明解决的技术问题是提供一种电容器件及其形成方法，以提高电容器件的可靠性。
为解决上述技术问题，本发明提供一种电容器件的形成方法，包括：提供基底，所述基底包括相邻的第一区和第二区；在所述基底第一区表面和第二区表面形成第一导电层；在所述第一导电层表面形成电介质层；在所述电介质层表面形成第二导电膜；去除第一区上的第二导电膜并暴露出第一区上的电介质层，在第二区上的电介质层表面形成第二导电层；在所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面形成第一介质层；在所述第一区上的第一介质层内形成第一插塞，所述第一插塞和第一导电层表面接触。
可选的，包括：在形成所述第二导电层之后，形成第一介质层之前，刻蚀暴露出的部分电介质层，在第一区上形成第一电介质材料层，在第二区上形成第二电介质材料层，且第一电介质材料层的厚度小于第二电介质材料层的厚度。
可选的，形成所述第二导电层的方法包括：在所述第二导电膜表面形成第一掩膜层，所述第一掩膜层暴露出第一区上的第二导电膜表面；以所述第一掩膜层为掩膜，刻蚀所述第二导电膜，形成所述第二导电层。
可选的，还包括：在第二导电层内形成第一开口，所述第一开口暴露出第二区上的电介质层。
可选的，所述第一开口在去除第一区上的第二导电膜并形成第二导电层时形成。
可选的，所述第一电介质材料层具有第一厚度，所述第二电介质材料层具有第二厚度，且所述第一厚度是第二厚度的10％～50％。
可选的，还包括：在所述第二导电膜表面形成第二介质膜；在形成第二导电层之前，刻蚀去除第一区上的第二介质膜，形成位于第二导电层表面的第二介质层。
可选的，还包括：形成所述第二导电层之后，形成第一介质层之前，在所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面形成第三介质层；所述第一介质层位于所述第三介质层表面。
可选的，还包括：形成所述第一介质层之后，在所述第二区上的第一介质层内形成第二插塞，所述第二插塞和第二导电层表面接触。
可选的，所述第一插塞和第二插塞的形成方法包括：在所述第一介质层表面形成第二掩膜层，所述第二掩膜层暴露出第一区上的第一介质层表面和第二区上的第一介质层表面；以所述第二掩膜层为掩膜，刻蚀第一区上的电介质层和第一介质层，在第一区上的电介质层和第一介质层内形成第二开口，所述第二开口暴露出第一导电层表面，刻蚀第二区上的第一介质层，在第二区上的第一介质层内形成第三开口，所述第三开口暴露出第二导电层表面；在所述第二开口内、第三开口内以及第一介质层表面形成导电材料膜，所述导电材料膜填充满所述第二开口和第三开口；平坦化所述导电材料膜，直至暴露出第一介质层表面，在所述第二开口内形成第一插塞，在所述第三开口内形成第二插塞。
可选的，所述基底中具有器件结构。
相应的，本发明还提供一种电容器件，包括：基底，所述基底包括相邻的第一区和第二区；位于所述基底第一区表面和第二区表面的第一导电层；位于所述第一导电层表面的电介质层；位于第二区上的电介质层表面的第二导电层；位于所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面的第一介质层；位于所述第一区上的第一介质层内的第一插塞，所述第一插塞和第一导电层表面接触。
可选的，还包括：位于第一区上的第一电介质材料层，位于第二区上的第二电介质材料层，且第一电介质材料层的厚度小于第二电介质材料层的厚度。
可选的，所述第一电介质材料层具有第一厚度，所述第二电介质材料层具有第二厚度，且所述第一厚度是第二厚度的10％～50％。
可选的，所述第一导电层的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，所述第二导电层的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，还包括：位于所述第二区上的第一介质层内的第二插塞，所述第二插塞和第二导电层表面接触。
可选的，还包括：位于第二导电层表面的第二介质层。
可选的，还包括：位于电介质层暴露出的表面、以及第二导电层侧壁和顶部表面的第三介质层；所述第一介质层位于所述第三介质层表面。
可选的，所述基底中具有器件结构。
与现有技术相比，本发明技术方案具有以下有益效果：
本发明技术方案提供的电容器件的形成方法中，去除第一区上的第二导电膜并暴露出第一区上的电介质层，在第二区上的电介质层表面形成第二导电层。在形成所述第二导电层的过程中，由于第一区和第二区相邻，第一区上的电介质层位于第二区上的电介质层侧壁表面，因此所述第一区上的电介质层能够避免第二区上的电介质层侧壁被过刻蚀，即，避免第二导电层和第一导电层之间的第二区上的电介质层侧壁被过刻蚀，使第一导电层和第二导电层之间不容易发生连接，从而降低漏电流，进而提高形成的电容器件的可靠性。并且所述电介质层能够增大后续形成的第三介质层与第一导电层之间的粘附性，有利于防止第三介质层从第一导电层表面剥离，进而进一步提高形成的电容器件的可靠性。
进一步，在所述第二导电膜表面形成第二介质膜，所述第二介质膜能够保护第二导电膜表面，避免所述第二导电膜受到损伤，进而提高形成的电容器件的可靠性。
进一步，所述第三介质层，一方面能够保护电介质层表面、以及第二导电层侧壁表面和顶部表面，避免所述电介质层和第二导电层受到损伤；另一方面，能够增加后续形成的第一介质层和电介质层之间的粘附性，使得第一介质层不容易发生剥离，有利于提高形成的电容器件的可靠性。
附图说明
图1至图4是一种电容器件的形成方法各步骤的剖面示意图；
图5至图14是本发明一实施例的电容器件的形成方法各步骤的剖面示意图。
具体实施方式
正如背景技术所述，现有形成的电容器件的可靠性较差。
图1至图4是一种电容器件的形成方法各步骤的剖面示意图。
请参考图1，提供基底100，所述基底包括相邻的第一区I和第二区II，所述基底100表面具有第一导电层110、位于第一导电层110表面的电介质膜120以及位于电介质膜120表面的第二导电膜130。
请参考图2，刻蚀去除第一区I上和部分第二区II上第二导电膜130和电介质膜120，直至暴露出第一导电层110表面，在部分第二区II上第一导电层110表面形成电介质层121和位于所述电介质层121表面的第二导电层131。
请参考图3，在所述第一导电层110表面、电介质层121侧壁表面以及第二导电层131侧壁表面和顶部表面形成介质层140。
请参考图4，在所述第一区I上介质层140内形成第一插塞151，所述第一插塞151和第一导电层110表面接触，在所述第二区II上的介质层140内形成第二插塞152，所述第二插塞152和第二导电层131表面接触。
上述方法中，通过刻蚀去除所述第二导电膜130和电介质膜120，形成电介质层121和第二导电层131，所述第一区I上的第一导电层110后续用于形成下极板，第二区II上的第二导电层131后续用于形成上极板，上极板和下极板之间为电介质层121。
然而，刻蚀去除第一区I上和部分上第二区II上的第二导电膜130和电介质膜120，暴露出第一导电层110表面时，由于第二区II上的电介质膜120侧壁表面被暴露，所述刻蚀工艺容易对第二区II上的第二导电膜130和第一导电层110之间的电介质膜120的侧壁过刻蚀，从而在第一导电层110和第二导电层131之间的电介质膜120侧壁形成空洞a，且刻蚀产生的聚合物容易积聚在所述空洞a中。由于所述刻蚀聚合物容易吸附空气中的水分和可移动的金属离子，导致所述空洞a处容易产生漏电流，使得形成的电容器件的可靠性降低。
为解决所述技术问题，本发明提供了一种电容器件的形成方法，包括：提供基底，所述基底包括相邻的第一区和第二区；在所述基底第一区表面和第二区表面形成第一导电层；在所述第一导电层表面形成电介质层；在所述电介质层表面形成第二导电膜；去除第一区上的第二导电膜并暴露出第一区上的电介质层，在第二区上的电介质层表面形成第二导电层；在所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面形成第一介质层；在所述第一区上的第一介质层内形成第一插塞，所述第一插塞和第一导电层表面接触。所述方法形成的电容器件可靠性较高。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图14是本发明一实施例的电容器件的形成方法各步骤的剖面示意图。
请参考图5，提供基底200，所述基底200包括相邻的第一区I和第二区II。
本实施例中，所述基底200的材料为单晶硅。所述基底还可以是多晶硅或非晶硅。所述基底的材料还可以为锗、锗化硅、砷化镓等半导体材料。所述基底还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。
在本实施例中，所述基底200中具有器件结构。所述基底200为在芯片制造过程中，经过前道工序(Front End Of the Line，简称FEOL)后所形成的基底，其中具有前道工序中形成的基本半导体器件(图中未示出)，如CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)晶体管等。
在其他实施例中，基底为进一步地经过了部分后道工序(Back End Of the Line，简称BEOL)，可进一步具有后道工序中形成的通孔、金属互连线以及层间介质层等，在基底上所沉积的第一导电层可通过通孔、及接触孔电连接于基底中的半导体器件；或者，所述基底包括氧化层、位于氧化层表面的刻蚀停止层以及位于刻蚀停止层表面的氧化层。
请参考图6，在所述基底200第一区I表面和第二区II表面形成第一导电层210。
所述第一导电层210的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
在本实施例中，所述第一导电层210的材料为氮化钛。
请参考图7，在所述第一导电层210表面形成电介质层220。
形成所述电介质层220的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
所述电介质层220的材料为高K介电材料。
所述高K介电材料包括：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
请参考图8，在所述电介质层220表面形成第二导电膜230。
所述第二导电膜230的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴，相应地，后续形成的第二导电层的材料为金属氮化物。
在本实施例中，还包括：在所述第二导电膜230表面形成第二介质膜240。
在本实施例中，所述第二导电膜230的材料为氮化钛。
所述第二介质膜240的材料为高质量的氧化物。所述第二介质膜240能够保护第二导电膜230表面，避免所述第二导电膜230表面受到损伤。
后续去除第一区上的第二导电膜并暴露出第一区上的电介质层，在第二区上的电介质层表面形成第二导电层，具体形成所述第二导电层的过程请参考图9至图10。
请参考图9，在所述第二导电膜230表面形成第一掩膜层250，所述第一掩膜层250暴露出第一区I上的第二导电膜230表面。
在本实施例中，所述电容器件的形成方法还包括：在后续形成第二导电层的内形成第一开口，所述第一开口暴露出第二区II上的电介质层220。
具体地，所述第一开口在去除第一区I上的第二导电膜230并形成第二导电层时形成。
在本实施例中，所述第一掩膜层250暴露出第一区I上的第二介质膜240表面和部分第二区II上的第二介质膜240表面。
在其他实施例中，不在第二导电层内形成第一开口。
所述第一掩膜层250的材料包括：氮化硅、氮氧化硅或者光阻材料。
在本实施例中，所述第一掩膜层250的材料为：光阻材料。
所述第一掩膜层250用于作为后续刻蚀第二导电膜的掩膜。
请参考图10，以所述第一掩膜层250为掩膜，刻蚀所述第二导电膜230，形成第二导电层231；形成所述第二导电层231之后，去除所述第一掩膜层250。
在本实施例中，还包括：刻蚀去除第一区I上的第二介质膜240，形成位于第二导电层231表面的第二介质层241。
在本实施例中，还包括：在第二导电层231内形成第一开口235。
所述第二导电层231的个数可以为一个，也可以为多个。在本实施例中，以形成所述第二导电层231个数为两个示例，所述第一开口235位于相邻第二导电层231之间的电介质层220表面。
去除所述第二导电膜230的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种。
去除第一区I上的第二导电膜230并暴露出第一区I上的电介质层220，在第二区II上的电介质层220表面形成第二导电层231。在形成所述第二导电层231的过程中，由于第一区I和第二区II相邻，第一区I上的电介质层220位于第二区II上的电介质层220侧壁表面，因此所述第一区I上的电介质层220能够避免第二区II上的电介质层220侧壁被过刻蚀，即，避免第二导电层231和第一导电层210之间的第二区II上的电介质层220侧壁被过刻蚀，使第一导电层210和第二导电层231之间不容易发生连接，从而降低漏电流，进而提高形成的电容器件的可靠性。并且所述电介质层220能够增大后续形成的第三介质层与第一导电层210之间的粘附性，有利于防止第三介质层从第一导电层210表面剥离，进而进一步提高形成的电容器件的可靠性。
请继续参考图10，形成所述第二导电层231之后，还包括：刻蚀暴露出的部分电介质层220，在第一区I上形成第一电介质材料层224，在第二区II上形成第二电介质材料层225，且第一电介质材料224的厚度小于第二电介质材料层225的厚度。
所述第一电介质材料层224具有第一厚度d1，所述第二电介质材料层225具有第二厚度d2，且所述第一厚度d1是第二厚度d2的10％～50％。
选择所述比例的意义在于：若所述比例小于10％，即第一电介质材料层224厚度仍较小，则所述刻蚀工艺仍容易对第二导电层231和第一导电层210之间的第二电介质材料层225的侧壁过刻蚀，从而在第一导电层210和第二导电层231之间形成空洞，导致容易产生漏电流，使形成的电容器件的可靠性仍较低；若所述比例大于50％，即第一电介质材料层224厚度较厚，由于厚度较厚的第一电介质材料层224不容易被后续制程刻蚀去除，使得后续在第一区I上的第一介质层和第一电介质材料层224内形成第二开口的难度加大，从而容易对所述第二导电层231顶部表面过刻蚀，使形成的电容器件可靠性较低。
请参考图11，形成所述第二导电层231之后，在所述电介质层220暴露出的表面、以及第二导电层231侧壁和顶部表面形成第三介质层260.
在本实施例中，所述第三介质层260覆盖第一电介质材料层224表面、第二电介质材料层225侧壁表面、第一开口235底部和侧壁表面、第二导电层231侧壁表面、以及位于第二导电层231表面的第二介质层241侧壁表面和顶部表面。
所述第三介质层260的材料包括：致密氧化硅。
所述第三介质层260的作用，一方面能够保护电介质层220表面、以及第二导电层231侧壁表面和顶部表面，避免所述电介质层220和第二导电层231受到损伤；另一方面，能够增加后续形成的第一介质层和电介质层220之间的粘附性，使得第一介质层不容易发生剥离，有利于提高形成的电容器件的可靠性。
后续在所述电介质层表面、以及第二导电层侧壁和顶部表面形成第一介质层。
请参考图12，在电介质层220暴露出的表面、以及第二导电层231侧壁表面和顶部表面形成第一介质层270。
在本实施例中，在所述第三介质层260表面形成所述第一介质层270。
所述第一介质层270的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述第一介质层270的材料为氧化硅。
所述第一介质层270用于后续形成与第一导电层210电连接的第一插塞、以及与第二导电层电231连接的第二插塞。
后续将在所述第一区上的第一介质层内形成第一插塞，所述第一插塞和第一导电层表面接触。
在本实施例中，还包括：形成所述第一介质层之后，在所述第二区上的第一介质层内形成第二插塞，所述第二插塞和第二导电层表面接触，具体形成所述第一插塞和第二插塞的过程请参考图13至图14。
请参考图13，在所述第一介质层270表面形成第二掩膜层280，所述第二掩膜层280暴露出第一区I上的第一介质层270表面和第二区II上的第一介质层270表面；以所述第二掩膜层280为掩膜，刻蚀所述第一区I上的电介质层220和第一介质层270，在第一区I上的第一介质层270和电介质层220内形成第二开口281，所述第二开口281暴露出第一导电层210顶部表面，在第二区II上的第一介质层270内形成第三开口282，所述第三开口282暴露出第二导电层231顶部表面。
在本实施例中，在所述第一电介质材料层224、以及第一区I上的第三介质层270和第一介质层280内形成所述第二开口281，在所述第二区II上的上的第二介质层241和第三介质层260以及第一介质层280内形成所述第三开口282。
所述第二掩膜层280的材料包括：氮化硅、氮氧化硅或者光阻材料。
在本实施例中，所述第二掩膜层280的材料为光阻材料。
在本实施例中，形成所述第二开口281和第三开口282之后，还包括：去除所述第二掩膜层280。
请参考图14，在所述第二开口281内、第三开口282内以及第一介质层270表面形成导电材料膜(图中未示出)，所述导电材料膜填充满所述第二开口281和第三开口282；平坦化所述导电材料膜，直至暴露出第一介质层270表面，在所述第二开口281内形成第一插塞291，在所述第三开口282内形成第二插塞292。
所述导电材料膜的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。相应的，后续形成的第一插塞291的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂，第二插塞292的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
在本实施例中，所述导电材料膜的材料为：钨。相应的，第一插塞291的材料为钨，第二插塞292的材料为钨。
平坦化所述导电材料膜的工艺包括：化学机械研磨工艺。
所述第一导电层210作为电容器件的下极板，所述第一插塞291将第一导电层210与外围电路形成电连接；所述第二导电层231作为电容器件的上极板，所述第二插塞292将第二导电层231与外围电路形成电连接。
相应的，本发明还提供一种电容器件，请参考图14，包括：基底200，所述基底200包括相邻的第一区I和第二区II；位于所述基底200第一区I表面和第二区II表面的第一导电层210；位于所述第一导电层210表面的电介质层220；位于第二区II上的电介质层220表面的第二导电层231；位于所述电介质层220暴露出的表面、以及第二导电层231侧壁和顶部表面的第一介质层270；位于所述第一区I上的第一介质层270内的第一插塞291，所述第一插塞291和第一导电层210表面接触。
以下进行详细说明。
在本实施例中，所述电容器件包括：位于第一区I上的第一电介质材料层224，位于第二区II上的第二电介质材料层225，且第一电介质材料层224的厚度小于第二电介质材料层225的厚度。
所述第一电介质材料层224具有第一厚度d1，所述第二电介质材料层225具有第二厚度d2，且所述第一厚度d1是第二厚度d2的10％～50％。
所述第一导电层210的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
所述第二导电层231的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
在本实施例中，所述电容器件还包括：位于所述第二区II上的第一介质层270内的第二插塞292，所述第二插塞292和第二导电层231表面接触。
在本实施例中，所述电容器件还包括：位于第二导电层231表面的第二介质层241。
在本实施例中，所述电容器件还包括：还包括：位于电介质层220暴露出的表面、以及第二导电层231侧壁和顶部表面的第三介质层260；所述第一介质层270位于所述第三介质层260表面。
在本实施例中，所述基底200中具有器件结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种电容器件的形成方法，其特征在于，包括：
提供基底，所述基底包括相邻的第一区和第二区；
在所述基底第一区表面和第二区表面形成第一导电层；
在所述第一导电层表面形成电介质层；
在所述电介质层表面形成第二导电膜；
去除第一区上的第二导电膜并暴露出第一区上的电介质层，在第二区上的电介质层表面形成第二导电层；
在所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面形成第一介质层；
在所述第一区上的第一介质层内形成第一插塞，所述第一插塞和第一导电层表面接触。
2.如权利要求1所述的电容器件的形成方法，其特征在于，包括：在形成所述第二导电层之后，形成第一介质层之前，刻蚀暴露出的部分电介质层，在第一区上形成第一电介质材料层，在第二区上形成第二电介质材料层，且第一电介质材料层的厚度小于第二电介质材料层的厚度。
3.如权利要求1所述的电容器件的形成方法，其特征在于，形成所述第二导电层的方法包括：在所述第二导电膜表面形成第一掩膜层，所述第一掩膜层暴露出第一区上的第二导电膜表面；以所述第一掩膜层为掩膜，刻蚀所述第二导电膜，形成所述第二导电层。
4.如权利要求1所述的电容器件的形成方法，其特征在于，还包括：在第二导电层内形成第一开口，所述第一开口暴露出第二区上的电介质层。
5.如权利要求4所述的电容器件的形成方法，其特征在于，所述第一开口在去除第一区上的第二导电膜并形成第二导电层时形成。
6.如权利要求2所述的电容器件的形成方法，其特征在于，所述第一电介质材料层具有第一厚度，所述第二电介质材料层具有第二厚度，且所述第一厚度是第二厚度的10％～50％。
7.如权利要求1或者2所述的电容器件的形成方法，其特征在于，还包括：在所述第二导电膜表面形成第二介质膜；在形成第二导电层之前，刻蚀去除第一区上的第二介质膜，形成位于第二导电层表面的第二介质层。
8.如权利要求1所述的电容器件的形成方法，其特征在于，还包括：形成所述第二导电层之后，形成第一介质层之前，在所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面形成第三介质层；所述第一介质层位于所述第三介质层表面。
9.如权利要求1所述的电容器件的形成方法，其特征在于，还包括：形成所述第一介质层之后，在所述第二区上的第一介质层内形成第二插塞，所述第二插塞和第二导电层表面接触。
10.如权利要求9所述的电容器件的形成方法，其特征在于，所述第一插塞和第二插塞的形成方法包括：在所述第一介质层表面形成第二掩膜层，所述第二掩膜层暴露出第一区上的第一介质层表面和第二区上的第一介质层表面；以所述第二掩膜层为掩膜，刻蚀第一区上的电介质层和第一介质层，在第一区上的电介质层和第一介质层内形成第二开口，所述第二开口暴露出第一导电层表面，刻蚀第二区上的第一介质层，在第二区上的第一介质层内形成第三开口，所述第三开口暴露出第二导电层表面；在所述第二开口内、第三开口内以及第一介质层表面形成导电材料膜，所述导电材料膜填充满所述第二开口和第三开口；平坦化所述导电材料膜，直至暴露出第一介质层表面，在所述第二开口内形成第一插塞，在所述第三开口内形成第二插塞。
11.如权利要求1所述的电容器件的形成方法，其特征在于，所述基底中具有器件结构。
12.一种电容器件，其特征在于，包括：
基底，所述基底包括相邻的第一区和第二区；
位于所述基底第一区表面和第二区表面的第一导电层；
位于所述第一导电层表面的电介质层；
位于第二区上的电介质层表面的第二导电层；
位于所述电介质层暴露出的表面、以及第二导电层侧壁和顶部表面的第一介质层；
位于所述第一区上的第一介质层内的第一插塞，所述第一插塞和第一导电层表面接触。
13.如权利要求12所述的电容器件，其特征在于，还包括：位于第一区上的第一电介质材料层，位于第二区上的第二电介质材料层，且第一电介质材料层的厚度小于第二电介质材料层的厚度。
14.如权利要求13所述的电容器件，其特征在于，所述第一电介质材料层具有第一厚度，所述第二电介质材料层具有第二厚度，且所述第一厚度是第二厚度的10％～50％。
15.如权利要求12所述的电容器件，其特征在于，所述第一导电层的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
16.如权利要求12所述的电容器件，其特征在于，所述第二导电层的材料为金属氮化物；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
17.如权利要求12所述的电容器件，其特征在于，还包括：位于所述第二区上的第一介质层内的第二插塞，所述第二插塞和第二导电层表面接触。
18.如权利要求12所述的电容器件，其特征在于，还包括：位于第二导电层表面的第二介质层。
19.如权利要求12所述的电容器件，其特征在于，还包括：位于电介质层暴露出的表面、以及第二导电层侧壁和顶部表面的第三介质层；所述第一介质层位于所述第三介质层表面。
20.如权利要求12所述的电容器件，其特征在于，所述基底中具有器件结构。
CN201910410619.2A 2019-05-16 2019-05-16 电容器件及其形成方法 Pending CN111952287A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910410619.2A CN111952287A (zh) 2019-05-16 2019-05-16 电容器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910410619.2A CN111952287A (zh) 2019-05-16 2019-05-16 电容器件及其形成方法

Publications (1)

Publication Number Publication Date
CN111952287A true CN111952287A (zh) 2020-11-17

Family

ID=73335972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910410619.2A Pending CN111952287A (zh) 2019-05-16 2019-05-16 电容器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111952287A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153248A1 (en) * 2006-12-22 2008-06-26 Sang-Il Hwang Method for manufacturing semiconductor device
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN104617078A (zh) * 2013-11-01 2015-05-13 台湾积体电路制造股份有限公司 用于形成金属-绝缘体-金属(mim)电容器结构的机制
US20160005805A1 (en) * 2014-07-02 2016-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Mim capacitors for leakage current improvement
CN105304616A (zh) * 2015-10-12 2016-02-03 上海华虹宏力半导体制造有限公司 Mim电容及其形成方法
CN109309085A (zh) * 2017-07-28 2019-02-05 联华电子股份有限公司 集成电路以及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153248A1 (en) * 2006-12-22 2008-06-26 Sang-Il Hwang Method for manufacturing semiconductor device
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN104617078A (zh) * 2013-11-01 2015-05-13 台湾积体电路制造股份有限公司 用于形成金属-绝缘体-金属(mim)电容器结构的机制
US20160005805A1 (en) * 2014-07-02 2016-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Mim capacitors for leakage current improvement
CN105304616A (zh) * 2015-10-12 2016-02-03 上海华虹宏力半导体制造有限公司 Mim电容及其形成方法
CN109309085A (zh) * 2017-07-28 2019-02-05 联华电子股份有限公司 集成电路以及其制作方法

Similar Documents

Publication Publication Date Title
US10153338B2 (en) Method of manufacturing a capacitor
CN102148261B (zh) 电容器结构的制造方法
US20120061798A1 (en) High capacitance trench capacitor
US20050087879A1 (en) Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same
US20210375760A1 (en) Metal Line Structure and Method
US7560795B2 (en) Semiconductor device with a capacitor
WO2000046844A1 (en) Thin-film capacitors and methods for forming the same
US5985731A (en) Method for forming a semiconductor device having a capacitor structure
US7586142B2 (en) Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same
CN111211092B (zh) 半导体结构及其形成方法
US20210376164A1 (en) Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
KR100572828B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR20050069705A (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US20230361221A1 (en) Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
KR20020002898A (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
CN111952287A (zh) 电容器件及其形成方法
KR100705257B1 (ko) 반도체 소자 및 그 제조 방법
KR20060058822A (ko) 매립형 커패시터의 제조방법
CN110265397B (zh) 存储器结构及其形成方法
US20090051034A1 (en) Semiconductor device and method for the same
US6995070B2 (en) Fabricating method of thin film capacitor
CN112635467A (zh) 存储单元结构及形成方法
KR100965215B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
US20070075395A1 (en) Capacitor of a semiconductor device
KR100364818B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination