CN102148261B - 电容器结构的制造方法 - Google Patents
电容器结构的制造方法 Download PDFInfo
- Publication number
- CN102148261B CN102148261B CN2010101113329A CN201010111332A CN102148261B CN 102148261 B CN102148261 B CN 102148261B CN 2010101113329 A CN2010101113329 A CN 2010101113329A CN 201010111332 A CN201010111332 A CN 201010111332A CN 102148261 B CN102148261 B CN 102148261B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- electrode
- capacitor
- sandwich construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000011049 filling Methods 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- 238000010276 construction Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 68
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 238000003475 lamination Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 150000004645 aluminates Chemical class 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 HfRu Inorganic materials 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
Abstract
本发明公开了一种制造电容器结构的方法，包括：a)在半导体衬底上形成绝缘层；b)在所述绝缘层上交替沉积第一电极层、第一电介质层、第二电极层和第二电介质层，以形成多层结构；c)对所述多层结构的第一侧面进行蚀刻，选择性去除第二电极层在第一侧面上暴露的一部分，从而在所述第一侧面上留下凹陷；d)对所述多层结构的第二侧面进行蚀刻，选择性去除第一电极层在第二侧面上暴露的一部分，从而在所述第二侧面上留下凹陷；e)在所述多层结构上沉积绝缘材料的覆盖层；f)在所述覆盖层中形成暴露所述第一侧面和所述第二侧面的开口，其中在第一侧面和第二侧面上的凹陷中留下所述绝缘材料；g)在所述开口中填充导电材料。
Description
技术领域
本发明涉及一种电容器结构的制造方法，更具体地涉及用于嵌入式存储器件的集成电容器结构的制造方法。
背景技术
在诸如移动电话等应用领域，对在衬底上形成的集成电容器存在着需求。集成电容器可以用于模拟和射频电路应用中，其中通常期望获得pF以上的电容值。然而，在目前的集成电路工艺中能达到的最大平面电容密度大约为几十个fF/μm2，为了获得上述应用中所需的pF以上的电容值，电容器需要占用较大的芯片面积。这不仅显著降低了集成度，而且导致较长的连线而产生寄生效应。另外，在应用于数字电路的嵌入式存储器(如eDRAM)中，存储单元的电容是决定保持时间(retention time)的关键参数。为了使每储存单元(cell)获得更长的保持时间，这也要求集成电容器的电容密度值应当尽可能大。
在Wang Geng等人的美国专利申请No.US20090174031A1中已经提出了包括在衬底中形成的深槽电容器的eDRAM单元，其中利用槽的侧壁提供了主要的极板面积，从而减小了在芯片表面的占用面积(footprint)，同时仍然可以获得较大的电容值。
然而，采用深槽电容器的eDRAM单元存在着许多工艺上的困难，例如，由于深槽具有高纵横比(aspect ratio)，在用于形成深槽的反应离子蚀刻(RIE)步骤中需要较长的蚀刻时间，并且，在随后的填充步骤中可能出现孔洞等缺陷。结果，深槽电容器的制造成本较高，并且可靠性较差。
另一方面，由于上述工艺的困难限制了可以形成的槽的深度，所获得的电容值可能过小而不足以使得eDRAM单元获得理想的保持时间。
在Yasuo Watanabe等人的美国专利申请US20050095861A1中公开了一种多层陶瓷电容器，其中包含电介质层膏和内部电极层膏的叠层及其烧结步骤。尽管该多层陶瓷电容器结构减小了表面积，但却缺乏与集成电路工艺的兼容性。
发明内容
本发明的目的是提供一种芯片占用面积小并且容易制造的集成电容器结构。
根据本发明的一方面，提供一种电容器结构，包括：在衬底上形成的多个叠层电容器，每一个叠层电容器包括顶极板、底极板和夹在二者之间的电介质，以及用于将所述多个叠层电容器并联连接的电容器第一电极和电容器第二电极，其中，所述多个叠层电容器包括交替堆叠的第一叠层电容器和第二叠层电容器，每一个第一叠层电容器的底极板与位于其下方的第二叠层电容器的顶极板由公共的第一电极层形成，每一个第二叠层电容器的底极板与位于其下方的第一叠层电容器的顶极板由公共的第二电极层形成，其特征在于所述第一电极层和所述第二电极层由不同的导电材料组成。
根据本发明的另一方面，提供一种制造电容器结构的方法，包括以下步骤：a)在半导体衬底上形成绝缘层；b)在所述绝缘层上交替沉积第一电极层、第一电介质层、第二电极层和第二电介质层，以形成多层结构；c)对所述多层结构的第一侧面进行蚀刻，其中相对于第一电极层、第一电介质层、第二电介质层，选择性去除第二电极层在第一侧面上暴露的一部分，从而在所述第一侧面上留下凹陷；d)对所述多层结构的第二侧面进行蚀刻，其中相对于第二电极层、第一电介质层、第二电介质层，选择性去除第一电极层在第二侧面上暴露的一部分，从而在所述第二侧面上留下凹陷；e)在所述多层结构上沉积绝缘材料的覆盖层；f)在所述覆盖层中形成暴露所述第一侧面和所述第二侧面的开口，其中在第一侧面和第二侧面上的凹陷中留下所述绝缘材料；g)在所述开口中填充导电材料。
在本发明的电容器结构中，由于使用了堆叠的多个叠层电容器并将其并联连接，因此该电容器结构的芯片占用面积较小而电容量较大。并且，通过改变多层结构中的叠层的数量，可以容易地改变电容器的电容量。因此，该电容器结构也提供了更佳的设计自由度。
优选地，在浅沟隔离区(STI)中形成电容器结构，以保证不影响有源器件的设计自由度。
并且，由于第一电极层和第二电极层由不同的材料组成，因此该电容器结构可以利用采用掩模的蚀刻步骤形成，从而可以采用集成电路工艺来制造。
优选地，在工艺前端(FEOL)主要形成叠层的多层结构，其中沉积电介质层和导电层的步骤与现有的工艺完全兼容，只需要使用少量的附加掩模和沉积步骤。进一步优选地，在工艺中段(MOL)中，与形成接触开口的步骤同时形成电容器开口，不需要采用附加的掩模及沉积步骤。
附图说明
图1-8是示意性地示出根据本发明的方法的各个阶段的电容器结构的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
集成电路的制造工艺通常可以分为工艺前端(FEOL，指从衬底硅片开始到形成用于接触的金属硅化物如NiSi之前)、工艺中段(MOL，指从形成金属硅化物到形成第一层金属连线之前)和工艺后端(BEOL，指形成第一层金属连线及以后)。
为了获得与现有半导体器件制造工艺的最佳兼容性，在下文的实施例中描述了在工艺前端和工艺中段分别实施本发明的特定步骤。然而，应当理解，也可以在连续的独立步骤中完成电容器的制造，其中使用专用于电容器结构的掩模。
在工艺前端(FEOL)中，例如在标准的CMOS工艺中的形成栅极侧壁的步骤和延伸及晕圈注入步骤之间，依次执行图1至5所示的用于形成电容器结构的以下步骤。
参见图1，通过已知的沉积工艺，如PVD、CVD、原子层沉积、溅射等，在衬底10上首先沉积底部绝缘层11，然后交替沉积第一电极层21、第一电介质层22、第二电极层23和第二电介质层24，从而形成包含第一电极层21、第一电介质层22、第二电极层23和第二电介质层24的叠层20重复堆叠的多层结构。
然后，通过上述沉积工艺或单独的热氧化工艺在多层结构顶部形成氧化硅层25和26，以保护所形成的多层结构，并在随后的步骤中作为硬掩模。
然后，通过其中使用光抗蚀剂掩模的蚀刻工艺，使多层结构经过图案化，形成例如条形的形状。
该图案化可以包括以下步骤：通过包含曝光和显影的光刻工艺，在多层结构上形成含有图案的光抗蚀剂掩模；通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过其中使用蚀刻剂溶液的湿法蚀刻，去除多层结构的暴露部分；通过在溶剂中溶解或灰化去除光抗蚀剂掩模。
尽管未在图中示出，在衬底10中还可以包含已经形成的半导体器件的其它部分，如源/漏区、沟道区、栅极电介质、栅极等。底部绝缘层11使得电容器结构与衬底10之间电绝缘，从而在衬底10中的金属层上或绝缘层上都可以形成该电容器结构。
可以根据工艺水平和所需电容器的电容量大小来确定第一电极层21和第二电极层23的面积、第一电介质层22和第二电介质层24的材料和厚度、以及叠层20的数量。例如，叠层20的厚度为大约20～40nm，叠层20的数量大约为100～1000层。
第一电极层21和第二电极层23分别作为电容器的极板，可以是金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层。金属层的材料为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx和所述各种金属材料的组合。
如下所述，第一电极层21和第二电极层23应当由在蚀刻步骤中表现出不同蚀刻速度的材料构成，优选地，第一电极层21为多晶硅，第二电极层23为TiN。
第一电介质层22和第二电介质层24可以由相同或不同的电介质材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，电介质材料不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于电容器电介质的材料。
接着，参见图2，通过光刻工艺形成光抗蚀剂掩模27。该光抗蚀剂掩模27露出多层结构的一个侧面(以下称为“第一侧面”)，并遮挡多层结构的顶部表面的大部分和另一个侧面(以下称为“第二侧面”)。
接着，参见图3，通过各向同性蚀刻，例如其中使用蚀刻剂溶液的常规湿法蚀刻，相对于第一电极层21、第一电介质层22、第二电介质层24，选择性去除第二电极层23的一部分。
由于光抗蚀剂掩模27的存在，第二电极层23仅在多层结构的第一侧面上受到蚀刻，从其侧面向其内部被蚀刻掉大约2～10nm的深度，从而在多层结构的第一侧面上形成凹陷。
然后，通过在溶剂中溶解或灰化去除光抗蚀剂掩模。
接着，参见图4，通过光刻工艺形成光抗蚀剂掩模28。该光抗蚀剂掩模28露出多层结构的第二侧面，并遮挡多层结构的顶部表面的大部分和第一侧面。
通过各向同性蚀刻，例如其中使用蚀刻剂溶液的常规湿法蚀刻，相对于第一电介质层22、第二电介质层24、第二电极层23，选择性去除第一电极层21的一部分。
由于光抗蚀剂掩模28的存在，第一电极层21仅在多层结构的第二侧面上受到蚀刻，从其侧面向其内部被蚀刻掉大约2～10nm的深度，从而在多层结构的第二侧面上形成凹陷。
然后，通过在溶剂中溶解或灰化去除光抗蚀剂掩模。
接着，参见图5，通过已知的沉积工艺，如PVD、CVD、原子层沉积、溅射等，在多层结构上沉积覆盖的SiN层29。随后对SiN层29进行化学机构平面化(CMP)处理，在多层结构上获得平整的表面。在随后的步骤中，该SiN层29起到隔离和保护多层结构的作用，并且填充了多层结构的第一侧面和第二侧面上的凹陷。
接着，可以进行标准的CMOS工艺，例如执行源/漏延伸和晕圈注入步骤。
在工艺中段(MOL)中，继续图6至8所示的用于制造电容器结构的以下步骤。
参见图6，在形成接触开口的步骤中，同时在SiN层29中分别形成暴露多层结构的第一侧面和第二侧面的两个电容器开口31、32，分别用于在随后的步骤中形成电容器的第一电极和第二电极。由于使用同一个光抗蚀剂掩模30形成接触开口和电容器开口，因此不必使用附加的掩模和附加的蚀刻步骤。
用于形成接触开口和电容器开口的蚀刻工艺通常是各向异性的，例如反应离子蚀刻(RIE)。如上所述，SiN层29填充多层结构的第一侧面和第二侧面上的凹陷，因此，在形成开口的步骤中，位于凹陷中的一部分SiN保留下来。其中，位于多层结构的第一侧面上的凹陷中的一部分SiN使得第二电极层23与电容器开口31中将形成的第一电极电绝缘，而位于多层结构的第二侧面上的凹陷中的一部分SiN使得第一电极层21与电容器开口32中将形成的第二电极电绝缘。
然后，通过在溶剂中溶解或灰化去除光抗蚀剂掩模30。
接着，参见图7，通过已知的沉积工艺，如PVD、CVD、原子层沉积、溅射等，与形成接触的步骤同时，或者利用附加的沉积步骤，在电容器开口31和32中沉积导电材料(例如钨)。电容器开口31中的导电材料与多层结构中的所有第一电极层21接触，从而提供了电容器第一电极33，而电容器开口32中的导电材料与多层结构中的所有第二电极层23接触，从而提供了电容器第二电极34。
接着，参见图8，在多层结构上形成层间绝缘层37和位于层间绝缘层中的电容器第一电极焊盘35和电容器第二电极焊盘36。从而完成了电容器结构。
在最终的电容器结构中，每一对相邻的第一电极层21和第二电极层23均作为一个叠层电容器的极板，而第一电介质层22和第二电介质层24中的每一个均作为一个电容器的电介质层，从而在多层结构中形成交替堆叠的多个第一叠层电容器(其中按照从下至上的顺序包含第一电极层21、第一电介质层22、第二电极层23)和多个第二叠层电容器(其中按照从下至上的顺序包含第二电极层23、第二电介质层24、第一电极层21)。电容器第一电极33和电容器第二电极34将所有的第一叠层电容器和第二叠层电容器并联连接。
然后，在工艺后端(BEOL)中，继续制造半导体器件的其余步骤。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。
Claims (8)
1.一种制造电容器结构的方法，包括以下步骤：
a)在半导体衬底上形成绝缘层；
b)在所述绝缘层上交替沉积第一电极层、第一电介质层、第二电极层和第二电介质层，以形成多层结构；
c)对所述多层结构的第一侧面进行蚀刻，其中相对于第一电极层、第一电介质层、第二电介质层，选择性去除第二电极层在第一侧面上暴露的一部分，从而在所述第一侧面上留下凹陷；
d)对所述多层结构的第二侧面进行蚀刻，其中相对于第二电极层、第一电介质层、第二电介质层，选择性去除第一电极层在第二侧面上暴露的一部分，从而在所述第二侧面上留下凹陷；
e)在所述多层结构上沉积绝缘材料的覆盖层；
f)在所述覆盖层中形成暴露所述第一侧面和所述第二侧面的开口，其中在第一侧面和第二侧面上的凹陷中留下所述绝缘材料；
g)在所述开口中填充导电材料。
2.根据权利要求1所述的方法，其中在工艺前端中执行步骤a)-e)。
3.根据权利要求1所述的方法，其中在工艺中段中执行步骤f)-g)。
4.根据权利要求3所述的方法，其中与形成接触开口的步骤同时执行步骤f)。
5.根据权利要求4所述的方法，其中与填充接触开口的步骤同时执行步骤g)。
6.根据权利要求5所述的方法，其中第一电极层由多晶硅构成，第二电极层由TiN构成。
7.根据权利要求1所述的方法，其中所述第一电介质层和所述第二电介质层由相同的材料组成。
8.根据权利要求1所述的方法，其中所述第一电介质层和所述第二电介质层由不同的材料组成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101113329A CN102148261B (zh) | 2010-02-10 | 2010-02-10 | 电容器结构的制造方法 |
| US12/993,048 US8610248B2 (en) | 2010-02-10 | 2010-09-21 | Capacitor structure and method of manufacture |
| PCT/CN2010/001458 WO2011097783A1 (zh) | 2010-02-10 | 2010-09-21 | 电容器结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101113329A CN102148261B (zh) | 2010-02-10 | 2010-02-10 | 电容器结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102148261A CN102148261A (zh) | 2011-08-10 |
| CN102148261B true CN102148261B (zh) | 2013-01-23 |
Family
ID=44367136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101113329A Active CN102148261B (zh) | 2010-02-10 | 2010-02-10 | 电容器结构的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8610248B2 (zh) |
| CN (1) | CN102148261B (zh) |
| WO (1) | WO2011097783A1 (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237364B (zh) * | 2010-04-21 | 2013-02-06 | 中国科学院微电子研究所 | 存储器件的制造方法 |
| WO2013089711A1 (en) | 2011-12-14 | 2013-06-20 | Intel Corporation | Metal-insulator-metal (mim) capacitor with insulator stack having a plurality of metal oxide layers |
| DE112011106029T5 (de) * | 2011-12-21 | 2014-09-04 | Intel Corporation | Atomare Schichtabscheidung (ALD) auf TaAIC für die Kondensatorintegration |
| FR2989850B1 (fr) * | 2012-04-24 | 2014-05-02 | St Microelectronics Rousset | Filtre passe-bas ayant un delai augmente |
| US9048212B2 (en) * | 2012-05-15 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors |
| CN103456497B (zh) * | 2012-06-04 | 2017-04-12 | 旺宏电子股份有限公司 | 集成电路电容器及其制造方法 |
| US9318485B2 (en) | 2012-08-10 | 2016-04-19 | Infineon Technologies Ag | Capacitor arrangements and method for manufacturing a capacitor arrangement |
| JP2014154632A (ja) * | 2013-02-06 | 2014-08-25 | Rohm Co Ltd | 多層構造体、コンデンサ素子およびその製造方法 |
| FR3002685B1 (fr) | 2013-02-28 | 2016-06-24 | Commissariat Energie Atomique | Procede de realisation d'un dispositif microelectronique |
| JP2014187324A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| CN103367116B (zh) * | 2013-06-28 | 2017-07-11 | 上海华虹宏力半导体制造有限公司 | 高密度电容器结构及其制作方法 |
| US20150103465A1 (en) * | 2013-10-11 | 2015-04-16 | Samsung Electro-Mechanics Co., Ltd. | Ultra thin film capacitor and manufacturing method thereof |
| CN103682096B (zh) * | 2013-12-31 | 2018-11-09 | 上海集成电路研发中心有限公司 | 一种可实现多值存储的阻变存储器 |
| CN103839779A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 形成高密度电容器结构的方法以及电容器结构 |
| FR3022072B1 (fr) | 2014-06-10 | 2017-08-25 | Commissariat Energie Atomique | Dispositif electrique multicouches |
| US9666596B2 (en) * | 2015-08-25 | 2017-05-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| CN105742488B (zh) * | 2016-02-26 | 2018-06-29 | 江苏时代全芯存储科技有限公司 | 相变化记忆体以及制造相变化记忆体的方法 |
| CN105789437B (zh) * | 2016-03-08 | 2018-06-19 | 江苏时代全芯存储科技有限公司 | 制造相变化记忆体的方法 |
| US10460877B2 (en) * | 2016-05-27 | 2019-10-29 | Tdk Corporation | Thin-film capacitor including groove portions |
| CN107204331B (zh) * | 2017-07-07 | 2019-08-23 | 上海华虹宏力半导体制造有限公司 | 多层电容器的制造方法 |
| US10483344B1 (en) | 2018-04-26 | 2019-11-19 | International Business Machines Corporation | Fabrication of a MIM capacitor structure with via etch control with integrated maskless etch tuning layers |
| US20220122771A1 (en) * | 2020-10-19 | 2022-04-21 | Imagine Tf, Llc | Layered capacitor with two different types of electrode material |
| CN115132728A (zh) * | 2021-03-26 | 2022-09-30 | 长鑫存储技术有限公司 | 半导体结构及半导体结构制作方法 |
| CN113270700B (zh) * | 2021-05-19 | 2022-11-15 | 上海鸿晔电子科技股份有限公司 | 一种滤波器 |
| TWI811936B (zh) * | 2022-01-03 | 2023-08-11 | 力晶積成電子製造股份有限公司 | 半導體結構的製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576925A (en) * | 1994-12-27 | 1996-11-19 | General Electric Company | Flexible multilayer thin film capacitors |
| CN1431668A (zh) * | 2003-01-30 | 2003-07-23 | 威盛电子股份有限公司 | 积层电容工艺与结构 |
| US6716692B1 (en) * | 2003-05-20 | 2004-04-06 | Via Technologies, Inc. | Fabrication process and structure of laminated capacitor |
| CN1773710A (zh) * | 2004-11-10 | 2006-05-17 | 茂德科技股份有限公司 | 堆叠式电容器及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| JP3924286B2 (ja) * | 2003-10-31 | 2007-06-06 | Ｔｄｋ株式会社 | 積層セラミック電子部品の製造方法 |
| CN1305126C (zh) * | 2003-12-05 | 2007-03-14 | 中芯国际集成电路制造(上海)有限公司 | 堆叠式金属－绝缘体－金属电容器及其制造方法 |
| TWI314745B (en) * | 2004-02-02 | 2009-09-11 | Ind Tech Res Inst | Method and apparatus of non-symmetrical electrode of build-in capacitor |
| CN1787171A (zh) * | 2004-12-09 | 2006-06-14 | 中国科学院微电子研究所 | 提高金属－介质－金属结构电容性能的方法 |
| US7923815B2 (en) * | 2008-01-07 | 2011-04-12 | International Business Machines Corporation | DRAM having deep trench capacitors with lightly doped buried plates |
-
2010
- 2010-02-10 CN CN2010101113329A patent/CN102148261B/zh active Active
- 2010-09-21 US US12/993,048 patent/US8610248B2/en active Active
- 2010-09-21 WO PCT/CN2010/001458 patent/WO2011097783A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576925A (en) * | 1994-12-27 | 1996-11-19 | General Electric Company | Flexible multilayer thin film capacitors |
| CN1431668A (zh) * | 2003-01-30 | 2003-07-23 | 威盛电子股份有限公司 | 积层电容工艺与结构 |
| US6716692B1 (en) * | 2003-05-20 | 2004-04-06 | Via Technologies, Inc. | Fabrication process and structure of laminated capacitor |
| CN1773710A (zh) * | 2004-11-10 | 2006-05-17 | 茂德科技股份有限公司 | 堆叠式电容器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011097783A1 (zh) | 2011-08-18 |
| US20110233722A1 (en) | 2011-09-29 |
| US8610248B2 (en) | 2013-12-17 |
| CN102148261A (zh) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148261B (zh) | 电容器结构的制造方法 | |
| CN102237364B (zh) | 存储器件的制造方法 | |
| US8796783B2 (en) | Borderless contact structure employing dual etch stop layers | |
| KR101379564B1 (ko) | 리세스된 전극을 갖는 커패시터를 갖는 메모리 디바이스를 형성하는 방법 | |
| US10068797B2 (en) | Semiconductor process for forming plug | |
| US9059090B2 (en) | Semiconductor device and method for fabricating the same | |
| US10707295B2 (en) | Memory device and fabrication method thereof | |
| US20140264481A1 (en) | Plug structure and process thereof | |
| US11757047B2 (en) | Semiconducting metal oxide transistors having a patterned gate and methods for forming the same | |
| US7754559B2 (en) | Method for fabricating capacitor structures using the first contact metal | |
| CN107710412B (zh) | 在预先图案化的底部电极和阻挡氧化层上制造铁电随机存取存储器的方法 | |
| KR20130022872A (ko) | 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법 | |
| JP2007158297A (ja) | メモリデバイス | |
| CN111554659B (zh) | 插塞结构及其制作工艺 | |
| US20110260231A1 (en) | Memory device and method for manufacturing the same | |
| KR102611247B1 (ko) | 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법 | |
| CN108695233B (zh) | 半导体器件及其制造方法 | |
| US11398548B2 (en) | Semiconductor device | |
| TW201714277A (zh) | 半導體結構及其製造方法 | |
| KR20080108697A (ko) | 커패시터의 형성 방법 및 반도체 소자의 제조방법 | |
| US20220344341A1 (en) | Semiconductor devices having air gaps | |
| TWI725783B (zh) | 半導體結構及其製造方法 | |
| JP2006216880A (ja) | 半導体装置およびその製造方法 | |
| US20100270603A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN114765177A (zh) | 存储单元及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |