CN115132728A - 半导体结构及半导体结构制作方法 - Google Patents
半导体结构及半导体结构制作方法 Download PDFInfo
- Publication number
- CN115132728A CN115132728A CN202110328331.8A CN202110328331A CN115132728A CN 115132728 A CN115132728 A CN 115132728A CN 202110328331 A CN202110328331 A CN 202110328331A CN 115132728 A CN115132728 A CN 115132728A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- conductive
- insulating
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000003990 capacitor Substances 0.000 claims abstract description 74
- 239000010410 layer Substances 0.000 claims description 229
- 239000011231 conductive filler Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例属于半导体制造技术领域，涉及一种半导体结构及半导体结构制作方法，用于解决电容结构的电荷存储能力不足的问题。该半导体结构中的存储结构包括沿垂直于基底方向堆叠设置的多个电容结构，电容结构包括相对设置的下极板和上极板、以及位于下极板和上极板之间的第一介电层，下极板和上极板均与基底平行，并且存储结构中各下极板电连接，存储结构中各上极板电连接；下极板和上极板在平行于基底的平面内延伸，半导体结构高度的降低并不会对下极板和上极板面积造成影响，与管状的电容结构相比，提高了电容结构的电容值，进而提高了半导体结构的电荷存储能力。
Description
技术领域
本发明实施例涉及半导体制造技术领域，尤其涉及一种半导体结构及半导体结构制作方法。
背景技术
随着存储设备技术的逐渐发展，动态随机存储器(Dynamic Random AccessMemory，简称DRAM)以其较高的密度以及较快的读写速度逐渐应用在各种电子设备中。动态随机存储器通常包括电容结构和晶体管结构，晶体管结构与电容结构相连，以通过晶体管结构读取存储在电容结构中的数据，或者将数据写入到电容结构中。
随着动态随机存储器的逐渐小型化，动态随机存储器的厚度逐渐减小，管状的电容结构的中心线垂直于基底设置，使得管状的电容结构高度降低，电容值降低，导致电容结构的电荷存储能力不足。
发明内容
有鉴于此，本发明实施例提供一种半导体结构及半导体结构制作方法，以解决电荷存储能力不足的技术问题。
本发明实施例提供了一种半导体结构，包括：
基底；
设置在所述基底上、且间隔分部的多个存储结构；所述存储结构包括沿垂直于所述基底方向堆叠设置的多个电容结构，所述电容结构包括相对设置的下极板和上极板、以及位于所述下极板和所述上极板之间的第一介电层，所述下极板和所述上极板均与所述基底平行；
所述存储结构中各所述下极板电连接，所述存储结构中各所述上极板电连接。
在可以包括上述实施例的一些实施例中，各所述电容结构中的所述下极板靠近所述基底设置；相邻所述电容结构之间设置有第二介电层。
在可以包括上述实施例的一些实施例中，所述第一介电层和所述第二介电层的材质相同。
在可以包括上述实施例的一些实施例中，所述存储结构的外部包裹有导电膜，所述导电膜上设置有连接口，所述连接口沿垂直于基底方向延伸，以暴露出连接口对应的各所述下极板和所述上极板；所述上极板与所述导电膜之间设置有第一绝缘块；所述导电膜的外侧覆盖有绝缘膜；
各所述存储结构之间填充有导电填充物，所述导电填充物与各所述连接口对应的上极板接合；所述导电填充物与各所述下极板之间具有第二绝缘块。
在可以包括上述实施例的一些实施例中，与所述上极板相邻的所述第一介电层和所述第二介电层以及该所述上极板之间围设成连接通道，所述导电填充物上具有连接部，所述连接部伸入到所述连接通道内，以与所述上极板接合。
在可以包括上述实施例的一些实施例中，与所述上极板相邻的第一介电层和第二介电层以及该所述上极板之间还构成有第一绝缘通道，所述第一绝缘通道位于所述导电膜和所述上极板之间，所述第一绝缘块位于所述第一绝缘通道内。
在可以包括上述实施例的一些实施例中，所述第一绝缘块为所述上极板朝向所述导电膜的一端氧化后形成的。
在可以包括上述实施例的一些实施例中，与所述下极板相邻的第一介电层和第二介电层以及该所述下极板之间构成有第二绝缘通道，所述第二绝缘通道位于所述下极板和所述导电填充物之间，所述第二绝缘块位于所述第二绝缘通道内。
在可以包括上述实施例的一些实施例中，所述第二绝缘块为所述下极板朝向所述导电填充物的一端氧化后形成的。
在可以包括上述实施例的一些实施例中，所述绝缘膜为所述导电膜的表层被氧化后形成的。
在可以包括上述实施例的一些实施例中，所述基底上具有多个接触垫，每一所述接触垫与一个所述存储结构中靠近所述基底的所述下极板接合。
本发明实施例还提供一种半导体结构制作方法，
制作基底；
在所述基底上形成层叠设置的多个重复膜层，所述重复膜层包括依次层叠设置的第一导电层、第一介质层、第二导电层以及第二介质层；
沿垂直于所述基底的方向蚀刻各所述重复膜层，以在所述基底上形成多个间隔设置的存储结构；
在位于所述第一介质层和所述第二介质层之间的所述第二导电层侧壁上形成第二绝缘块；
在所述存储结构上形成导电膜，所述导电膜包裹在所述存储结构外侧，所述导电膜与各所述第一导电层接合；
去除部分所述导电膜，以在所述导电膜上形成向所述基底延伸的连接口；
在所述导电膜上形成覆盖所述导电膜的绝缘膜；
在所述连接口对应的所述第一导电层上形成第一绝缘块；
去除所述连接口对应的所述第二绝缘块，在相邻的所述存储结构之间填充导电填充物，所述导电填充物与所述连接口对应的所述第二导电层接合。
在可以包括上述实施例的一些实施例中，在位于所述第一介质层和所述第二介质层之间的所述第二导电层侧壁上形成第二绝缘块包括：
对所述第一导电层和所述第二导电层进行氧化处理，以在位于所述第一介质层和所述第二介质层之间的所述第二导电层侧壁上形成第二绝缘块，同时在位于所述第一介质层和所述第二介质层之间的所述第一导电层侧壁上形成中间绝缘块；
在形成所述中间绝缘块和所述第二绝缘块之后，去除所述中间绝缘块。
在可以包括上述实施例的一些实施例中，去除部分所述导电膜，以在所述导电膜上形成向所述基底延伸的连接口包括：
在所述存储结构的侧壁以及所述存储结构的顶端形成掩膜层，所述掩膜层上具有蚀刻图形；以掩膜层为掩膜去除部分所述导电膜，以形成所述连接口。
在可以包括上述实施例的一些实施例中，形成所述绝缘膜和所述第一绝缘块的步骤包括：
对所述导电膜的表层、以及正对所述连接口的所述第一导电层进行氧化处理，以形成绝缘膜和所述第一绝缘块。
在可以包括上述实施例的一些实施例中，
制作基底包括：
形成绝缘基层；
在所述绝缘基层上形成多个孔洞，并在所述孔洞内形成接触垫；每一所述接触垫用于与所述存储结构中靠近基底的所述第一导电层接合。
本实施例提供的半导体结构及半导体结构制作方法，半导体结构中的多个存储结构在基底上间隔的设置，存储结构包括沿垂直于基底方向堆叠设置的多个电容结构，电容结构包括相对设置的下极板和上极板、以及位于下极板和上极板之间的第一介电层，下极板和上极板均与基底平行，并且存储结构中各下极板电连接，存储结构中各上极板电连接；由于下极板和上极板均与基底平行，下极板和上极板在平行于基底的平面内延伸，半导体结构高度的降低并不会对下极板和上极板面积造成影响，与管状的电容结构相比，提高了电容结构的电容值，进而提高了半导体结构的电荷存储能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体结构的结构示意图一；
图2为本发明实施例提供的半导体结构的结构示意图二；
图3为本发明实施例提供的半导体结构制作方法流程图；
图4为本发明实施例提供的半导体结构制作方法中形成多个重复膜层后的示意图；
图5为本发明实施例提供的半导体结构制作方法中形成蚀刻图形层后的示意图；
图6为本发明实施例提供的半导体结构制作方法中形成存储结构后的示意图；
图7为图6的俯视图；
图8为本发明实施例提供的半导体结构制作方法中形成第二绝缘块和中间绝缘块后的示意图；
图9为本发明实施例提供的半导体结构制作方法中去除中间绝缘块后的示意图；
图10为本发明实施例提供的半导体结构制作方法中形成导电膜后的示意图；
图11为图10的俯视图；
图12为本发明实施例提供的半导体结构制作方法中形成掩膜层后的示意图；
图13为图12的俯视图；
图14为本发明实施例提供的半导体结构制作方法中形成连接口后的示意图；
图15为图14的俯视图；
图16为本发明实施例提供的半导体结构制作方法中形成绝缘膜和第一绝缘块后的示意图；
图17为图16的俯视图；
图18为本发明实施例提供的半导体结构制作方法中去除部分第二绝缘块后的示意图；
图19为图18的俯视图；
图20为本发明实施例提供的半导体结构制作方法中形成导电填充物后的示意图；
图21为图20的俯视图。
附图标记说明：
10：存储结构；
101：导电膜；
102：绝缘膜；
103：中间绝缘块；
104：连接口；
20：基底；
201：接触垫；
30：电容结构；
301：下极板；
302：上极板；
303：第一介电层；
304：第二介电层；
305：第一绝缘块；
306：第二绝缘块；
40：导电填充物；
50：重复膜层；
501：第一导电层；
502：第二导电层；
503：第一介质层；
504：第二介质层；
60：蚀刻图形层；
70：掩膜层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
动态随机存储器(Dynamic Random Access Memory，简称DRAM)包括电容结构和晶体管结构，晶体管结构的栅极与字线连接，晶体管结构的漏极与位线连接，晶体管结构的源极与电容结构连接；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容结构中的数据，或者通过位线将数据写入到电容结构中。
本发明实施例提供一种半导体结构，在基底上沿垂直于基底的方向堆叠设置多个电容结构，每一电容结构包括相对设置的下极板和上极板，下极板和上极板均与基底平行设置，下极板和上极板之间设置有第一介电层；构成电容结构的下极板和上极板在平行于基底的平面中延伸，在半导体结构的厚底降低时，并不会减小下极板和上极板的面积，与管状的电容结构相比，提高了电容结构的电容值，进而提高了半导体结构的电荷存储能力。
请参照图1，本实施例提供的半导体结构包括基底20，基底20可以呈板状，使得基底20可以作为后续其他结构的基础。示例性的，构成基底20的材质可以包括氮化硅、氧化硅等绝缘材质，本实施例对基底20的材质不作限制。
进一步地，半导体结构还包括设在基底20上的多个存储结构10，每一存储结构10形成一个用于存储数据的电容。具体地，多个存储结构10在基底20上间隔的设置；也就是说，多个存储结构10在平行于基底20的平面内间隔的排布；示例性的，多个存储结构10可以在基底20上阵列的排布。
在上述实现方式中，每一存储结构10包括多个电容结构30，多个电容结构30沿垂直于基底20的方向堆叠设置。示例性的，每一存储结构10的各电容结构30在基底20上的投影可以完全重合。
继续参照图1，具体地，电容结构30包括相对设置的下极板301和上极板302、以及设置在下极板301和上极板302之间的第一介电层303，下极板301、上极板302以及第一介电层303均与基底20平行设置；其中，下极板301作为电容的一个极板，上极板302作为电容的另一个极板，第一介电层303作为电容的介质。值得说明的是，电容结构30中的下极板301可以靠近基底20设置，或者电容结构30中的上极板302烤靠近基底20设置，本实施例对此不作限制。
本实施例中，下极板301和上极板302均由导电材质构成，示例性的，下极板301的材质可以包括多晶硅等，上极板302的材质可以包括铝等；第一介电层303的材质可以为具有较高介电常数的材质(如硅酸铪氧化合物、氧化铪、氧化锆等)。
在上述实现方式中，每一存储结构10中各电容结构30的下极板301电连接，每一存储结构10中各电容结构30的上极板302电连接，也就是说每一存储结构10中的各电容结构30之间并联，以构成一个用于存储数据的电容。
本实施例提供的半导体结构，多个存储结构10在基底20上间隔的设置，存储结构10包括沿垂直于基底20方向堆叠设置的多个电容结构30，电容结构30包括相对设置的下极板301和上极板302、以及位于下极板301和上极板302之间的第一介电层303，下极板301和上极板302均与基底20平行，并且存储结构10中各下极板301电连接，存储结构10中各上极板302电连接；由于下极板301和上极板302均与基底20平行，下极板301和上极板302在平行于基底20的平面内延伸，半导体结构高度的降低并不会对下极板301和上极板302面积造成影响，与管状的电容结构相比，提高了电容结构的电容值，进而提高了半导体结构的电荷存储能力。
继续参照图1，在构成半导体结构的各电容结构30中的下极板301均靠近基底20设置的实现方式中，相邻电容结构30之间可以设置有第二介电层304。如此设置，相邻电容结构30中靠近基底20的电容结构30的上极板302与远离基底20的电容结构30的下极板301以及第二介电层304也构成电容，进而可以进一步增大存储结构10的电容值，以进一步提高半导体结构的电荷存储能力。
示例性的，第一介电层303和第二介电层304的材质可以相同，以使得各电容结构30的电容值与相邻电容结构30构成的电容的电容值相等，也就是说一第一介电层303为介质的电容值和以第二介电层304为介质的电容值相等，以提高半导体结构的性能。当然在其他的实现方式中，第一介电层303和第二介电层304的材质也可以不同。
继续参照图1，进一步地，存储结构10的外部包裹有导电膜101，导电膜101上设置有连接口，连接口104沿垂直于基底20的方向延伸，以暴露出连接口104对应的下极板301和上极板302，上极板302与导电膜101之间设置有第一绝缘块305，以实现上极板302与导电膜101之间的绝缘连接，各下极板301与导电膜101接合，使得每一存储结构10中各电容结构30的下极板301通过导电膜101实现电连接。
在存储结构10呈柱状的实现方式中，导电膜101可以包裹在存储结构10的侧壁以及背离基底20的顶壁上，连接口设置在侧壁上，并且向基底20延伸；其中，连接口可以呈直线状向基底20延伸，当然连接口也可以弯曲的向基底20延伸，本实施例对此不作限制。
相邻的存储结构10之间填充有导电填充物40，导电填充物40与各连接口对应的上极板302接合；使得每一存储结构10中的各电容结构30的上极板302通过导电填充物40连接实现电连接。为了实现导电膜101与导电填充物40之间的绝缘，可以在导电膜101外侧覆盖有绝缘膜102。
通过上述设置，导电膜101和导电填充物40在实现存储结构10中各下极板301之间的连接、以及各上极板302之间的连接的同时，还可以实现对存储结构10的支撑，以免存储结构10倾斜。
本实施例中，导电填充物40不仅填充在相邻的存储结构10之间，导电填充物40还覆盖在各存储结构10背离基底20的顶端，以使得各存储结构10中的上极板302通过导电填充物40电连接，如此设置，简化了半导体结构的结构，便于半导体结构的加工制作。
在上述实现方式中，导电膜101的材质可以包括多晶硅等，导电填充物40的材质可以包括锗硅等，绝缘膜102的材质可以包括氧化硅等。
继续参照图1，基底20上设置有多个接触垫201，每一接触垫201与一个存储结构10中靠近基底20的下极板3012接合。如此设置，可以通过接触垫201读取与其接合的存储结构10中存储的数据，或者向与其接合的存储结构10中写入数据。进一步简化了半导体结构的结构。
示例性的，可以在基底20上形成多个孔洞，之后在孔洞内形成接触垫201。接触垫201的材质可以包括钨、铜等导电材质。
继续参照图1，本实施例中，与上极板302相邻的第一介电层303和第二介电层304与该上极板302之间围设成连接通道，导电填充物40上具有连接部，连接部伸入到连接通道内，以与连接通道内的上极板302集合。相应的，每一存储结构10中，对应每一上极板302均具有一个连接通道，导电填充物40具有多个连接部，每一连接部伸入到一个连接通道内，以与对应的上极板302接合。导电填充物40通过连接部与对应的上极板302接合，可以避免导电填充物40与上极板302之间接触不良。
进一步地，与上极板302相邻的第一介电层303和第二介电层304以及该上极板302之间还构成有第一绝缘通道，第一绝缘通道位于导电膜101和上极板302之间，第一绝缘块305位于第一绝缘通道内。如此设置，第一绝缘块305容置在第一绝缘通道内，可以避免第一绝缘块305占用存储结构10外的空间。
本实施例中，与下极板301相邻的第一介电层303和第二介电层304以及该下极板301之间构成有第二绝缘通道，第二绝缘通道位于下极板301和导电填充物40之间，第二绝缘块306位于第二绝缘通道内。如此设置，第二绝缘块306容置在第二绝缘通道内，可以避免第二绝缘块306占用存储结构10外的空间。
值得说明的是，下极板301与基底20接合，相应的每一存储结构10中靠近基底20的下极板301、基底20以及第一介电层303也构成第二绝缘通道，该第二绝缘通道内设置有第二绝缘块306，以实现靠近基底20的下极板301与导电填充物40之间的绝缘。
在上述实现方式中，第一绝缘块305和第二绝缘块306的材质可以有多种，例如第一绝缘块305的材质可以包括氧化铝，第二绝缘块306的材质可以包括氧化硅，本实施例对此不作限制。
继续参照图1，进一步地，第一绝缘块305可以为上极板302朝向导电膜101的一端被氧化后形成的，如此设置，无需单独制作第一绝缘块305，简化了半导体结构的制作难度。相同的，第二绝缘块306可以为下极板301朝向导电填充物40的一端被氧化后形成的，如此设置，无需单独制作第二绝缘块306，简化了半导体结构的制作难度。示例性的，在下极板301由多晶硅构成，上极板302由铝构成的实现方式中，第一绝缘块305为氧化铝，第二绝缘块306为氧化硅。
请参照图2，在其他实现方式中，第一介电层303和第二介电层304的材质相同，第一绝缘块305和第二绝缘块306均与第一介电层303的材质相同，并且绝缘膜102的材质也与第一介电层303的材质相同。
进一步地，导电膜101与对应的存储结构10中各下极板301的材质相同，且为一体结构，导电填充物40与对应的存储结构10中各上极板302的材质相同，且为一体结构。
通过上述设置，使得下极板301、第二绝缘块306以及第二绝缘块306远离下极板301的导电填充物40构成电容，上极板302、第一绝缘块305以及第一绝缘块305正对导电膜101构成电容，导电膜101、绝缘膜102以及绝缘膜102背离导电膜101一侧的导电填充物40构成电容，如此，可以进一步增大电容结构10的电容值，进一步提高存储结构的电荷存储能力。
在上述实现方式中，半导体结构可以为动态随机存储器(Dynamic Random AccessMemory，简称DRAM)，当然半导体结构还可以为其他的结构，本实施例对此不作限制。
请参照图3，本发明实施例还提供一种半导体结构制作方法，包括：
S101：制作基底。
基底可以呈板状，示例性的，构成基底的材质可以包括氮化硅、氧化硅等绝缘材质，本实施例对基底的材质不作限制。
继续参照图3，在形成基底之后还包括：
S102：在基底上形成层叠设置的多个重复膜层，重复膜层包括依次层叠设置的第一导电层、第一介质层、第二导电层以及第二介质层。
请参照图4，重复膜层50包括四层结构，其中，第一导电层501靠近基底20设置，第一介质层503设置在第一导电层501和第二导电层502之间，第二介质层504位于第二导电层502背离基底20的一侧。多个重复膜层50在基底20上堆叠设置，使得相邻重复膜层50之间靠近基底20的重复膜层50中的第二介质层504与远离基底20的重复膜层50中的第一导电层501贴合。
其中，第一导电层501和第二导电层502由导电材质构成，示例性的，第一导电层501的材质可以包括多晶硅，第二导电层502的材质可以包括铝，当然本实施例并不以此为限，第一导电层501和第二导电层502还可以由其他的导电材质构成。
第一介质层503和第二介质层504材质可以由较高介电常数的材质(如硅酸铪氧化合物、氧化铪、氧化锆等)构成；并且第一介质层503和第二介质层504的材质可以相同，当然第一介质层503和第二介质层504的材质也可以不同。
在形成多个重复膜层50之后，半导体结构制作方法还包括：
继续参照图3，S103：沿垂直于基底的方向蚀刻各重复膜层，以在基底上形成多个间隔设置的存储结构。
请参照图5-图7，示例性的，沿垂直于基底20的方向蚀刻各重复膜层50，去除部分重复膜层50，以形成多个呈柱状的存储结构10；其中存储结构10可以呈圆柱状，当然存储结构10也可以呈四棱柱状等。
具体地，可以在远离基底20的重复膜层50背离基地的一侧形成蚀刻图形层60，蚀刻图形层60具有多个间隔设置的遮挡块；之后以蚀刻图形层60为掩膜蚀刻各重复膜层50，遮挡块对应的各重复膜层50被保留，其余重复膜层50被去除，进而形成柱状的存储结构10。
值得说明的是，可以通过湿法蚀刻或者干法蚀刻的方式蚀刻各重复膜层50，本实施例对蚀刻工艺不作限制。
在上述实现方式中，形成的存储结构结构中任一第一介质层503可以作为第一介电层，该第一介质层503朝向基底20一侧的第一导电层501作为下极板，该第一介质层503背离基底20一侧的第二导电层502作为上极板，其中下极板、上极板以及第一介电层构成电容。相同的，任一第二介质层504可以作为第二介电层，该第二介质层504朝向基底20一侧的第二导电层502作为上极板，该第二介质层504背离基底20一侧的第一导电层501作为下极板，其中下极板、上极板以及第一介电层也构成电容；以提高形成的存储结构10的电容值。
继续参照图3，本实施例提供的半导体结构制作方法，在形成存储结构10之后还包括：
S104：在位于第一介质层和第二介质层之间的第二导电层侧壁上形成第二绝缘块。
请参照图8和图9，在一些实现方式中，形成第二绝缘块306具体包括：对第一导电层501和第二导电层502进行氧化处理，以在位于第一介质层503和第二介质层504之间的第二导电层502垂直于基底20的侧壁上形成第二绝缘块306，同时在位于第一介质层503和第二介质层504之间的第一导电层501垂直于基底20的侧壁上形成中间绝缘块103；在形成中间绝缘块103和第二绝缘块306之后，去除中间绝缘块103。
通过氧化的方式形成第二绝缘块306，简化了存储结构10的制作难度。
在其他的实现方式中，可以通过蚀刻的方式去除部分上极板302，以使得上极板302、以及该上极板302两侧的第一介质层503和第二介质层504围设成通道，之后在通道内填充绝缘材质，进而形成第二绝缘块306。
继续参照图3，在形成第二绝缘块306之后还包括：
S105：在存储结构上形成导电膜，导电膜包裹在存储结构外侧，导电膜与各第一导电层接合。
请参照图10和图11，导电膜101包裹在存储结构10的外侧，也就是说导电膜101包裹在存储结构10除与基底20接合的侧面外的其他所有侧面；在存储结构10呈柱状的实现方式中，导电膜101包裹在存储结构10中垂直于基底20的侧壁以及背离基底20的顶壁上。
在通过氧化的方式形成第二绝缘块306的实现方式中，形成第二绝缘块306后去除了在氧化过程中形成的中间绝缘块103，以使得下极板301、与下极板301相邻的第一介质层503和第二介质层504之间形成凹槽；在形成导电膜101的过程中，部分导电膜101填充在凹槽内，以实现导电膜101与下极板301之间的接合。
继续参照图3，在形成导电膜101之后，本实施例提供的半导体结构制作方法还包括：
S106：去除部分导电膜，以在导电膜上形成向基底延伸的连接口。
请参照图12-图15，具体地，形成连接口104的具体步骤可以包括：在存储结构10的侧壁以及存储结构10的顶端形成掩膜层70，掩膜层70具有蚀刻图形；以掩膜层70为掩膜去除部分导电膜101，以形成连接口104。通过蚀刻的方式形成连接口104，提高了连接口104的尺寸精度。
在一些实施例中，蚀刻图形可以包括设置在掩膜层70上的多个蚀刻孔，每一蚀刻孔与一个存储结构10对应，并且每一蚀刻孔在基底20上的投影与对应的存储结构10在基底20上的投影仅部分重合，以在蚀刻导电膜101时，被掩膜层70覆盖的导电膜101得到保留，蚀刻孔对应的掩膜层70被去除，进而在掩膜层70上形成向基底20延伸的连接口104。进一步地，形成掩膜层70时，部分掩膜层70填充在相邻的存储结构10之间，位于相邻存储结构10之间的掩膜层70和蚀刻孔一侧的掩膜层70共同保护导电膜101，以免在蚀刻时损伤连接口104外的导电膜101。
本实施例提供的半导体结构制作方法，在形成连接口104之后还包括：
继续参照图3，S107：在导电膜上形成覆盖导电膜的绝缘膜。
请参照图16和图17，绝缘膜102覆盖导电膜101除与存储结构10接合的侧壁外的其他所有侧壁，以免导电膜101与其他的膜层之间形成电连接。
示例性的，可以通过氧化的方式对导电膜101的表层进行氧化处理，以形成绝缘膜102；也就是说，使导电膜101除与存储结构10接合的侧壁外的其他所有侧壁形成向内延伸的氧化膜，进而构成绝缘膜102。如此设置，简化了绝缘膜102的制作难度。当然，在其他的实现方式，也可以通过沉积等方式在导电膜101上形成覆盖其的绝缘膜102，本实施例对形成绝缘膜102的方法不做限制。
继续参照图3，本实施例提供的半导体结构制作方法，在形成绝缘膜102之后还包括：
S108：在连接口对应的第一导电层上形成第一绝缘块。
继续参照图16和图17，具体地，形成第一绝缘块305的步骤可以包括：对正对连接口104的第一导电层501进行氧化处理，以形成第一绝缘块305。如此设置，简化了第一绝缘块305的制作难度。当然在其他的实现方式中，也可以先去除部分连接口104对应的第一导电层501，进而形成槽口，之后在槽口内填充绝缘材料，以形成第一绝缘块305。
在绝缘膜102为表层的导电膜101被氧化形成的实现方式中，可以在对第一导电层501进行氧化处理的同时，对导电膜101进行氧化处理，以同时形成绝缘膜102和第一绝缘块305，以简化半导体结构的制作难度。
继续参照图3，本实施例提供的半导体结构制作方法，在形成第一绝缘块305之后还包括：
S109：去除连接口对应的第二绝缘块，在相邻的存储结构之间填充导电填充物，导电填充物与连接口对应的第二导电层接合。
继续参照图18-图21，具体地，在去除连接口104对应的第二绝缘块306之后，会在第二导电层502、该第二导电层502两侧的第一介质层503和第二介质层504构成连接通道；在形成导电填充物40时，部分导电填充物40填充在连接通道内，以形成与第二导电层502接合的连接部。
进一步地，导电填充物40不仅填充在相邻的存储结构10之间，导电填充物40还覆盖在各存储结构10背离基底20的顶端，以使得各存储结构10中的第二导电层502通过导电填充物40电连接，如此设置，简化了半导体结构的结构，便于半导体结构的加工制作。
在上述实现方式中，制作基底20的具体步骤包括：
形成绝缘基层；之后，在绝缘基层上形成多个孔洞，并在孔洞内形成接触垫201；每一接触垫201用于与存储结构10中靠近基底20的第一导电层501接合。如此设置，可以通过接触垫201读取该接触垫201对应的存储结构10内存储的数据，或者向该存储结构10内写入数据。
示例性的，绝缘基层的材质可以包括氮化硅、氧化硅等绝缘材质，本实施例对此不作限制。
本实施例提供的半导体结构制作方法，制得的半导体结构中多个存储结构10在基底20上间隔的设置，存储结构10包括沿垂直于基底20方向堆叠设置的多个电容结构，电容结构包括相对设置的第一导电层501和第二导电层502、以及位于第一导电层501和第二导电层502之间的第一介质层503，第一导电层501和第二导电层502均与基底20平行，并且存储结构10中各第一导电层501电连接，存储结构10中各第二导电层502电连接；由于第一导电层501和第二导电层502均与基底20平行，第一导电层501和第二导电层502在平行于基底20的平面内延伸，半导体结构高度的降低并不会对第一导电层501和第二导电层502面积造成影响，与管状的电容结构相比，提高了电容结构的电容值，进而提高了半导体结构的电荷存储能力。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种半导体结构，其特征在于，包括：
基底；
设置在所述基底上、且间隔分部的多个存储结构；所述存储结构包括沿垂直于所述基底方向堆叠设置的多个电容结构，所述电容结构包括相对设置的下极板和上极板、以及位于所述下极板和所述上极板之间的第一介电层，所述下极板和所述上极板均与所述基底平行；
所述存储结构中各所述下极板电连接，所述存储结构中各所述上极板电连接。
2.根据权利要求1所述的半导体结构，其特征在于，各所述电容结构中的所述下极板靠近所述基底设置；相邻所述电容结构之间设置有第二介电层。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一介电层和所述第二介电层的材质相同。
4.根据权利要求2所述的半导体结构，其特征在于，所述存储结构的外部包裹有导电膜，所述导电膜上设置有连接口，所述连接口沿垂直于基底方向延伸，以暴露出连接口对应的各所述下极板和所述上极板；所述上极板与所述导电膜之间设置有第一绝缘块；所述导电膜的外侧覆盖有绝缘膜；
各所述存储结构之间填充有导电填充物，所述导电填充物与各所述连接口对应的上极板接合；所述导电填充物与各所述下极板之间具有第二绝缘块。
5.根据权利要求4所述的半导体结构，其特征在于，与所述上极板相邻的所述第一介电层和所述第二介电层以及该所述上极板之间围设成连接通道，所述导电填充物上具有连接部，所述连接部伸入到所述连接通道内，以与所述上极板接合。
6.根据权利要求4所述的半导体结构，其特征在于，与所述上极板相邻的第一介电层和第二介电层以及该所述上极板之间还构成有第一绝缘通道，所述第一绝缘通道位于所述导电膜和所述上极板之间，所述第一绝缘块位于所述第一绝缘通道内。
7.根据权利要求6所述的半导体结构，其特征在于，所述第一绝缘块为所述上极板朝向所述导电膜的一端氧化后形成的。
8.根据权利要求4所述的半导体结构，其特征在于，与所述下极板相邻的第一介电层和第二介电层以及该所述下极板之间构成有第二绝缘通道，所述第二绝缘通道位于所述下极板和所述导电填充物之间，所述第二绝缘块位于所述第二绝缘通道内。
9.根据权利要求8所述的半导体结构，其特征在于，所述第二绝缘块为所述下极板朝向所述导电填充物的一端氧化后形成的。
10.根据权利要求4所述的半导体结构，其特征在于，所述绝缘膜为所述导电膜的表层被氧化后形成的。
11.根据权利要求4-10任一项所述的半导体结构，其特征在于，所述基底上具有多个接触垫，每一所述接触垫与一个所述存储结构中靠近所述基底的所述下极板接合。
12.一种半导体结构制作方法，其特征在于，
制作基底；
在所述基底上形成层叠设置的多个重复膜层，所述重复膜层包括依次层叠设置的第一导电层、第一介质层、第二导电层以及第二介质层；
沿垂直于所述基底的方向蚀刻各所述重复膜层，以在所述基底上形成多个间隔设置的存储结构；
在位于所述第一介质层和所述第二介质层之间的所述第二导电层侧壁上形成第二绝缘块；
在所述存储结构上形成导电膜，所述导电膜包裹在所述存储结构外侧，所述导电膜与各所述第一导电层接合；
去除部分所述导电膜，以在所述导电膜上形成向所述基底延伸的连接口；
在所述导电膜上形成覆盖所述导电膜的绝缘膜；
在所述连接口对应的所述第一导电层上形成第一绝缘块；
去除所述连接口对应的所述第二绝缘块，在相邻的所述存储结构之间填充导电填充物，所述导电填充物与所述连接口对应的所述第二导电层接合。
13.根据权利要求12所述的半导体结构制作方法，其特征在于，在位于所述第一介质层和所述第二介质层之间的所述第二导电层侧壁上形成第二绝缘块包括：
对所述第一导电层和所述第二导电层进行氧化处理，以在位于所述第一介质层和所述第二介质层之间的所述第二导电层侧壁上形成第二绝缘块，同时在位于所述第一介质层和所述第二介质层之间的所述第一导电层侧壁上形成中间绝缘块；
在形成所述中间绝缘块和所述第二绝缘块之后，去除所述中间绝缘块。
14.根据权利要求12所述的半导体结构制作方法，其特征在于，去除部分所述导电膜，以在所述导电膜上形成向所述基底延伸的连接口包括：
在所述存储结构的侧壁以及所述存储结构的顶端形成掩膜层，所述掩膜层上具有蚀刻图形；以掩膜层为掩膜去除部分所述导电膜，以形成所述连接口。
15.根据权利要求12所述的半导体结构制作方法，其特征在于，形成所述绝缘膜和所述第一绝缘块的步骤包括：
对所述导电膜的表层、以及正对所述连接口的所述第一导电层进行氧化处理，以形成绝缘膜和所述第一绝缘块。
16.根据权利要求12所述的半导体结构制作方法，其特征在于，
制作基底包括：
形成绝缘基层；
在所述绝缘基层上形成多个孔洞，并在所述孔洞内形成接触垫；每一所述接触垫用于与所述存储结构中靠近基底的所述第一导电层接合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110328331.8A CN115132728A (zh) | 2021-03-26 | 2021-03-26 | 半导体结构及半导体结构制作方法 |
| PCT/CN2021/112136 WO2022198884A1 (zh) | 2021-03-26 | 2021-08-11 | 半导体结构及半导体结构制作方法 |
| US17/574,913 US20220310614A1 (en) | 2021-03-26 | 2022-01-13 | Semiconductor Structure and Method for Manufacturing Semiconductor Structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110328331.8A CN115132728A (zh) | 2021-03-26 | 2021-03-26 | 半导体结构及半导体结构制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115132728A true CN115132728A (zh) | 2022-09-30 |
Family
ID=83375011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110328331.8A Pending CN115132728A (zh) | 2021-03-26 | 2021-03-26 | 半导体结构及半导体结构制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115132728A (zh) |
| WO (1) | WO2022198884A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422295A (en) * | 1992-12-10 | 1995-06-06 | Samsung Electronics Co., Ltd. | Method for forming a semiconductor memory device having a vertical multi-layered storage electrode |
| US6037214A (en) * | 1998-05-02 | 2000-03-14 | United Microelectronics Corp. | Method of fabricating a capacitor |
| US6063660A (en) * | 1998-01-14 | 2000-05-16 | United Microelectronics Corp. | Fabricating method of stacked type capacitor |
| US20070216030A1 (en) * | 2006-02-16 | 2007-09-20 | Infineon Technologies Ag | Integrated circuit having a multilayer capacitance arrangement |
| CN102148261A (zh) * | 2010-02-10 | 2011-08-10 | 中国科学院微电子研究所 | 电容器结构及其制造方法 |
| CN102237364A (zh) * | 2010-04-21 | 2011-11-09 | 中国科学院微电子研究所 | 存储器件及其制造方法 |
| CN103367116A (zh) * | 2013-06-28 | 2013-10-23 | 上海宏力半导体制造有限公司 | 高密度电容器结构及其制作方法 |
| CN103839779A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 形成高密度电容器结构的方法以及电容器结构 |
| CN107204331A (zh) * | 2017-07-07 | 2017-09-26 | 上海华虹宏力半导体制造有限公司 | 多层电容器的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19832095C1 (de) * | 1998-07-16 | 2000-03-30 | Siemens Ag | Stapelkondensator-Herstellungsverfahren |
| DE102004044619B4 (de) * | 2004-09-13 | 2009-07-16 | Infineon Technologies Ag | Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben |
-
2021
- 2021-03-26 CN CN202110328331.8A patent/CN115132728A/zh active Pending
- 2021-08-11 WO PCT/CN2021/112136 patent/WO2022198884A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422295A (en) * | 1992-12-10 | 1995-06-06 | Samsung Electronics Co., Ltd. | Method for forming a semiconductor memory device having a vertical multi-layered storage electrode |
| US6063660A (en) * | 1998-01-14 | 2000-05-16 | United Microelectronics Corp. | Fabricating method of stacked type capacitor |
| US6037214A (en) * | 1998-05-02 | 2000-03-14 | United Microelectronics Corp. | Method of fabricating a capacitor |
| US20070216030A1 (en) * | 2006-02-16 | 2007-09-20 | Infineon Technologies Ag | Integrated circuit having a multilayer capacitance arrangement |
| CN102148261A (zh) * | 2010-02-10 | 2011-08-10 | 中国科学院微电子研究所 | 电容器结构及其制造方法 |
| CN102237364A (zh) * | 2010-04-21 | 2011-11-09 | 中国科学院微电子研究所 | 存储器件及其制造方法 |
| CN103367116A (zh) * | 2013-06-28 | 2013-10-23 | 上海宏力半导体制造有限公司 | 高密度电容器结构及其制作方法 |
| CN103839779A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 形成高密度电容器结构的方法以及电容器结构 |
| CN107204331A (zh) * | 2017-07-07 | 2017-09-26 | 上海华虹宏力半导体制造有限公司 | 多层电容器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022198884A1 (zh) | 2022-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005251B1 (ko) | 반도체 메모리장치의 제조방법 | |
| US6682984B1 (en) | Method of making a concave capacitor | |
| KR930010081B1 (ko) | 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR20100087915A (ko) | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 | |
| KR960004443B1 (ko) | 커패시터를 갖는 반도체 장치 및 그 제조방법 | |
| CN111785719A (zh) | 半导体存储器、其制作方法及电子设备 | |
| CN113284852B (zh) | 存储器的制作方法 | |
| CN115132728A (zh) | 半导体结构及半导体结构制作方法 | |
| US20220310614A1 (en) | Semiconductor Structure and Method for Manufacturing Semiconductor Structure | |
| CN114446955A (zh) | 半导体结构及半导体结构制作方法 | |
| US5867362A (en) | Storage capacitor for DRAM memory cell | |
| CN113097140A (zh) | 半导体结构的制备方法及半导体结构 | |
| CN113078114A (zh) | 半导体结构制作方法及半导体结构 | |
| CN112259539B (zh) | 三维存储器及其制造方法 | |
| CN114639638B (zh) | 半导体结构的制作方法及半导体结构 | |
| KR100278643B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100251228B1 (ko) | 반도체 메모리 장치의 콘택 형성방법 및 그 구조 | |
| CN219437502U (zh) | 半导体器件 | |
| CN216435901U (zh) | 半导体存储装置 | |
| EP4044232A1 (en) | Memory and manufacturing method therefor | |
| US20220139902A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| US11362186B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| CN113838852B (zh) | 半导体存储装置及其形成方法 | |
| US20220216214A1 (en) | Semiconductor structure manufacturing method and semiconductor structure | |
| CN115411036A (zh) | 存储器及存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |