CN107204331A - 多层电容器的制造方法 - Google Patents
多层电容器的制造方法 Download PDFInfo
- Publication number
- CN107204331A CN107204331A CN201710552554.6A CN201710552554A CN107204331A CN 107204331 A CN107204331 A CN 107204331A CN 201710552554 A CN201710552554 A CN 201710552554A CN 107204331 A CN107204331 A CN 107204331A
- Authority
- CN
- China
- Prior art keywords
- electrode
- electrodes
- layered product
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提出了一种多层电容器的制造方法,通过形成多层电容器的第一电极、第二电极和介电层,形成多个电容器层,减小了电容器的体积,再形成介质层以包裹住多层电容器,采用刻蚀的方法刻蚀层叠体一侧的第一电极,使层叠体这一侧的第一电极较第二电极短,采用刻蚀的方法刻蚀层叠体另一侧的第二电极,使层叠体这一侧的第二极较第一电极短,避免了刻蚀大量的沟槽和使用更多的掩模层,精简了工艺、提升了多层电容器的器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造领域,尤其涉及一种多层电容器的制造方法。
背景技术
多层电容器是安装于各种电子产品的印刷电路板中用于充放电的芯片式电容器,被广泛的应用于电子产品中。目前,半导体集成电路制造技术飞速发展,随之带来的是移动通信装置和便携式电子装置市场的拓展,需要体积小、容量大、成本低廉的多层电容器,由此对多层电容器的制造方法也提出了更高的要求。
现有的一类多层电容器的制造方法,是将多个电容器层通过施加热硬化粘合剂或紫外硬化粘合剂粘合起来,在电容器层两侧设置有阶梯部分,用以区分两个电极。这类电容器的制造方法工艺虽简单,但是无法将电容的体积大,无法制作大容量的电容器。另一类多层电容器的制造方法引入了半导体薄膜,在基片上沉积具有高介电常数的介电膜和溅射处理电极膜,多个电极膜和介电膜层叠形成电容器,通过刻蚀的方式暴露出两个电极,此类多层电容器也有局限性,其两个电极端的结构在层叠结构中非常复杂,使用此类方法制造多层电容器需要刻蚀较多的沟槽和多个掩模层,工艺复杂,成本也相应增加。
所以,有必要开发一种体积小、质量优、需要较少掩模层的多层高密度电容器的制造方法。
发明内容
本发明的目的在于提供一种多层电容器的制造方法,使用该方法可以制造出体积小、质量优的多层高密度电容器,并且在制造过程中只需刻蚀较少的沟槽,使用较少的掩模层,并且两个电极端的连接结构也非常简单。
为了达到上述目的,本发明提供了一种多层电容器的制造方法,包括:
在衬底上形成层叠体,所述层叠体包括多个第一电极和多个第二电极,所述第一电极与第二电极交替设置,每个所述第一电极和所述第二电极之间设置有介电层;
刻蚀所述层叠体第一侧的所有第一电极,使所述层叠体第一侧的所有第一电极较所有第二电极短,所有第一电极形成第一外部电极;
刻蚀所述层叠体第二侧的所有第二电极,使所述层叠体第二侧的所有第二电极较所有第一电极短,所有第二电极形成第二外部电极,所述第二侧与所述第一侧相对;
形成金属线,所述金属线连接所述第一外部电极和所述第二外部电极;
可选的,所述第一电极的材料为Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一种金属或其导电氧化物及氮化物;所述第二电极的材料为Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一种金属或其导电氧化物及氮化物,所述第一电极的材料与所述第二电极的材料不同;
可选的,刻蚀所述层叠体第一侧的所有第一电极,使所述层叠体第一侧的所有第一电极较所有第二电极短,所有第一电极形成第一外部电极的步骤包括:
形成介质层以包覆所述层叠体;
刻蚀所述层叠体第一侧的介质层,形成第一沟槽;
刻蚀所述第一沟槽内的所述第一电极,使所述层叠体第一侧的所有第一电极较所有第二电极短,所有第一电极形成第一外部电极;
将所述第一沟槽填充满并且平坦化;
可选的,刻蚀所述层叠体的第二侧的所有第二电极,使所述层叠体第二侧的所有第二电极较所有第一电极短,所有第二电极形成第二外部电极的步骤包括:
刻蚀所述层叠体第二侧的介质层,形成第二沟槽;
刻蚀所述第二沟槽内的所述第二电极,使所述层叠体第二侧的所有第二电极较所有第一电极短,所有第二电极形成第二外部电极;
将所述第二沟槽填充满并且平坦化;
可选的,所述介质层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种;
可选的,填充所述第一沟槽和所述第二沟槽的材料与所述介质层的材料相同;
可选的,形成金属线,所述金属线连接所述第一外部电极和所述第二外部电极的步骤包括:
刻蚀所述层叠体两侧的介质层以暴露出所有所述第一外部电极和所有所述第二外部电极,形成第三沟槽和第四沟槽;
在所述第三沟槽和所述第四沟槽的内表面上形成阻挡层,所述阻挡层完全覆盖所述第三沟槽和所述第四沟槽的内表面;
形成导电材料层,所述导电材料层将所述第三沟槽和所述第四沟槽填充完全;
在所述导电材料层上形成金属线,所述金属线连接所述第一外部电极和所述第二外部电极;
可选的,所述阻挡层的材料包括TaN、TiN及TiW及氮化钛中的一种或多种;
可选的,所述导电材料层的材料包括Cu、W、Ag、Au、Ni、Pt、Co及Al中的一种或多种;
可选的,采用化学气相沉积或原子层沉积形成所述介质层;
可选的,所述衬底与层叠体之间形成有氧化层。
在本发明提供了多层电容器的制造方法,该方法包括以下步骤:形成多层电容器的第一电极、第二电极和介电层,形成多个电容器层;采用刻蚀的方法刻蚀层叠体第一侧的第一电极,使层叠体第一侧的所有第一电极较所有第二电极短,形成第一外部电极,采用刻蚀的方法刻蚀层叠体第二侧的第二电极,使层叠体第二侧的第二极较第一电极短,形成第二外部电极;形成金属线连接,所述金属线连接所述第一外部电极和所述第二外部电极。可以将电极和介电层制成薄膜,制作出体积小、密度高的多层电容器。采用选择性刻蚀的方法刻蚀两端的电极,避免了多层电容器需要刻蚀较多沟槽和较多掩模层的缺点,工艺相对简单。再者,采用本发明提供的多层电容器的制造方法,电容器两个电极的连接结构也非常简单。
附图说明
图1为本发明提供的多层电容器的制造方法的流程图;
图2-图11为使用本发明提供的多层电容器的制造方法形成的电容器结构;
其中,1-层叠体,2-氧化层,3-衬底,11-第一电极,12-第二电极,13-介电层,14-第一沟槽,15-第二沟槽,16-第三沟槽,17-第四沟槽,18-阻挡层,19、20-接触点,4-介质层。
具体实施方式
下面将结合示意图对本发明提供的一种多层电容器的制造方法的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1-图11所示,其是提供的一种多层电容器制造方法及使用其方法制造的电容器结构,如图1-图11所示,所述多层电容器的制造包括,S1:在衬底3上形成层叠体1,所述层叠体1包括多个第一电极11和多个第二电极12,所述第一电极11与第二电极12交替设置,每个所述第一电极11和所述第二电极12之间设置有介电层13;S2:刻蚀所述层叠体1第一侧的所有第一电极11,使所述层叠体1第一侧的所有第一电极11较所有第二电极12短,所有第一电极11形成第一外部电极;S3:刻蚀所述层叠体1第二侧的所有第二电极12,使所述层叠体1第二侧的所有第二电极12较所有第一电极11短,所有第二电极12形成第二外部电极,所述第二侧与所述第一侧相对;S4:形成金属线连接,所述金属线连接所述第一外部电极和所述第二外部电极。
S1:参阅图2,在设置有氧化层2的衬底3的上表面沉积层叠体1,优选的,所述衬底3优选为硅(Si)衬底,也可以是锗、锗化硅、砷化镓和绝缘体上的硅等。所述氧化层2优选为不导电的二氧化硅(SiO2)材料。所述层叠体1包括多个第一电极11和多个第二电极12,所述第一电极11与第二电极12交替设置,每个所述第一电极11和所述第二电极12之间设置有介电层13,形成了电容器结构。优选的,形状规则的层叠体可以简化接下来的刻蚀工艺,将沉积好的层叠体1调整为合适的形状,如正方体、长方体等,调整的方法可以采用切割、刻蚀等方法,不限于此。所述第一电极11的材料为Pt、Al、W、Ta、Cu、Co、Ni及Ti中的至少一种金属,优选的,本实施例中,所述第一电极的材料为Al;所述第二电极12的材料为Pt、Al、W、Ta、Cu、Co、Ni及Ti中的不同于第一电极的金属材料的导电氧化物或者氮化物,优选的,本实施例中,所述第二电极的材料为Ti;所述介电层13的材料可以是TiO2、HfO2、Al2O3、ZrO2、SiN等介电材料,也可以是导电的金属的氧化物或氮化物,优选的,本实施例中,所述介电层13的材料为SiN。当然,所述第一电极11、第二电极12和介电层13还可以是其他材料,本发明不作限制。
参阅图3,采用化学气相沉积或原子层沉积的方式形成所述介质层4,使所述层叠体1被完全包覆住,所述介质层4可以为氧化硅、氮化硅、氮氧化硅等材料中的一种或多种,优选的,本实施例中,所述介质层4的材料为氧化硅。优选的,将介质层4平坦化以利于后续对的刻蚀。
S2:参阅图4-图6,刻蚀层叠体第一侧的介质层4,形成第一沟槽14,在所述第一沟槽14内刻蚀多个所述第一电极11,使所述层叠体1第一侧的所有第一电极11较所有第二电极12短,形成第一外部电极。优选的,刻蚀第一电极11的方法可以是对第一电极11具有高选择比的湿化学刻蚀,例如是CH3COOH/H3PO4等溶液对铝(第一电极11)蚀刻速率高而对钛(第二电极12)、氮化硅(介电层13)和氧化硅(介质层4)蚀刻速率低,即只会腐蚀第一电极11,对介电层13和第二电极12不产生腐蚀效果或者腐蚀效果很小。用与介质层4相同的材料将第一沟槽14填充完全,优选的,可以采用沉积的方法填充第一沟槽14。
S3:参阅图7-图9,刻蚀层叠体第二侧的介质层2,形成第二沟槽15,在所述第二沟槽15内刻蚀多个所述第二电极12,使所述层叠体1第二侧的所有第一电极12较所有第二电极11短,形成第二外部电极。优选的,刻蚀第一电极12的方法也可以是对第二电极12具有高选择比的湿化学刻蚀,例如是NH4OH/H2O2等溶液对钛(第二电极12)蚀刻速率高而对铝(第一电极11)、氮化硅(介电层13)和氧化硅(介质层4)蚀刻速率低,即只会腐蚀第一电极12,对介电层和第二电极11不产生腐蚀效果或者腐蚀效果很小。用与介质层4相同的材料将第二沟槽15填充完全,优选的,可以采用沉积的方法填充第二沟槽15。
S4:参阅图10,刻蚀层叠体1两侧的介质层4,形成第三沟槽16和第四沟槽17,在第三沟槽16内暴露出第一外部电极,在第四沟槽17内暴露出第二外部电极。优选的,如图10所示,为了阻止两个电极的材料扩散而相互混合或任何结尖刺,提高器件的性能,可以在第三沟槽16和第四沟槽17的内表面设置阻挡层18,为了有更好的阻挡效果,所述阻挡层18完全覆盖第三沟槽16和第四沟槽17的内表面,所述阻挡层18优选的有很好的阻挡扩散的特性,并且具有高导电性和低的欧姆接触电阻,能够抗侵蚀和氧化,可以采用Ti、W、Ta、Mo、Pt等难熔金属中的一种或多种,也可以是TiW、TiN及TaN等金属材料,本发明不作限制。往第三沟槽16和第四沟槽17填充导电材料以形成电通路,优选的,可以在两个沟槽内沉积铜,铜具有低的电阻率并且抗迁徙性能良好,当然,也可以采用W、Ag、Au、Ni、Pt、Co及Al等其他导电材料中的一种或多种。
参阅图11,在第三沟槽16和第四沟槽17的槽口设置接触点18和19,优选的,为了方便焊接,所述接触点可以是焊盘。
综上,在本发明提供的一种多层电容器的制造方法具有如下优点:形成多层电容器的第一电极、第二电极和介电层,形成多个电容器层;采用刻蚀的方法刻蚀层叠体第一侧的第一电极,使层叠体第一侧的所有第一电极较所有第二电极短,形成第一外部电极,采用刻蚀的方法刻蚀层叠体第二侧的第二电极,使层叠体第二侧的第二极较第一电极短,形成第二外部电极;形成金属线连接,所述金属线连接所述第一外部电极和所述第二外部电极。可以将电极和介电层制成薄膜,制作出体积小、密度高的多层电容器。采用选择性刻蚀的方法刻蚀两端的电极,避免了多层电容器需要刻蚀较多沟槽和较多掩模层的缺点,工艺相对简单。再者,采用本发明提供的多层电容器的制造方法,电容器两个电极的连接结构也非常简单。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (11)
1.一种多层电容器的制造方法,其特征在于,所述多层电容器的制造方法包括:
在衬底上形成层叠体,所述层叠体包括多个第一电极和多个第二电极,所述第一电极与第二电极交替设置,每个所述第一电极和所述第二电极之间设置有介电层;
刻蚀所述层叠体第一侧的所有第一电极,使所述层叠体第一侧的所有第一电极较所有第二电极短,所有第一电极形成第一外部电极;
刻蚀所述层叠体第二侧的所有第二电极,使所述层叠体第二侧的所有第二电极较所有第一电极短,所有第二电极形成第二外部电极,所述第二侧与所述第一侧相对;
形成金属线,所述金属线连接所述第一外部电极和所述第二外部电极。
2.如权利要求1所述的多层电容器的制造方法,其特征在于,所述第一电极的材料为Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一种金属或其导电氧化物及氮化物;所述第二电极的材料为Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一种金属或其导电氧化物及氮化物,所述第一电极的材料与所述第二电极的材料不同。
3.如权利要求1所述的多层电容器的制造方法,其特征在于,刻蚀所述层叠体第一侧的所有第一电极,使所述层叠体第一侧的所有第一电极较所有第二电极短,所有第一电极形成第一外部电极的步骤包括:
形成介质层以包覆所述层叠体;
刻蚀所述层叠体第一侧的介质层,形成第一沟槽;
刻蚀所述第一沟槽内的所述第一电极,使所述层叠体第一侧的所有第一电极较所有第二电极短,所有第一电极形成第一外部电极;
将所述第一沟槽填充满并且平坦化。
4.如权利要求3所述的多层电容器的制造方法,其特征在于,刻蚀所述层叠体的第二侧的所有第二电极,使所述层叠体第二侧的所有第二电极较所有第一电极短,所有第二电极形成第二外部电极的步骤包括:
刻蚀所述层叠体第二侧的介质层,形成第二沟槽;
刻蚀所述第二沟槽内的所述第二电极,使所述层叠体第二侧的所有第二电极较所有第一电极短,所有第二电极形成第二外部电极;
将所述第二沟槽填充满并且平坦化。
5.如权利要求4所述的多层电容器的制造方法,其特征在于,所述介质层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
6.如权利要求4所述的多层电容器的制造方法,其特征在于,填充所述第一沟槽和所述第二沟槽的材料与所述介质层的材料相同。
7.如权利要求4所述的多层电容器的制造方法,其特征在于,形成金属线,所述金属线连接所述第一外部电极和所述第二外部电极的步骤包括:
刻蚀所述层叠体两侧的介质层以暴露出所有所述第一外部电极和所有所述第二外部电极,形成第三沟槽和第四沟槽;
在所述第三沟槽和所述第四沟槽的内表面上形成阻挡层,所述阻挡层完全覆盖所述第三沟槽和所述第四沟槽的内表面;
形成导电材料层,所述导电材料层将所述第三沟槽和所述第四沟槽填充完全;
在所述导电材料层上形成金属线,所述金属线连接所述第一外部电极和所述第二外部电极。
8.如权利要求7所述的多层电容器的制造方法,其特征在于,所述阻挡层的材料包括TaN、TiN及TiW中的一种或多种。
9.如权利要求7所述的多层电容器的制造方法,其特征在于,所述导电材料层的材料包括Cu、W、Ag、Au、Ni、Pt、Co及Al中的一种或多种。
10.如权利要求4所述的多层电容器的制造方法,其特征在于,采用化学气相沉积或原子层沉积形成所述介质层。
11.如权利要求1所述的多层电容器的制造方法,其特征在于,所述衬底与层叠体之间形成有氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710552554.6A CN107204331B (zh) | 2017-07-07 | 2017-07-07 | 多层电容器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710552554.6A CN107204331B (zh) | 2017-07-07 | 2017-07-07 | 多层电容器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107204331A true CN107204331A (zh) | 2017-09-26 |
CN107204331B CN107204331B (zh) | 2019-08-23 |
Family
ID=59910878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710552554.6A Active CN107204331B (zh) | 2017-07-07 | 2017-07-07 | 多层电容器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107204331B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111863778A (zh) * | 2019-04-30 | 2020-10-30 | 芯恩(青岛)集成电路有限公司 | 量子点阵列电容器及其制备方法 |
WO2021000304A1 (zh) * | 2019-07-03 | 2021-01-07 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
WO2022198884A1 (zh) * | 2021-03-26 | 2022-09-29 | 长鑫存储技术有限公司 | 半导体结构及半导体结构制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1781190A (zh) * | 2003-02-27 | 2006-05-31 | Tdk株式会社 | 高介电常数绝缘膜、薄膜电容元件、薄膜叠层电容器及薄膜电容元件的制造方法 |
CN102148261A (zh) * | 2010-02-10 | 2011-08-10 | 中国科学院微电子研究所 | 电容器结构及其制造方法 |
CN102237364A (zh) * | 2010-04-21 | 2011-11-09 | 中国科学院微电子研究所 | 存储器件及其制造方法 |
CN102412310A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种提高电容密度的多层堆叠结构及其制造方法 |
CN103515092A (zh) * | 2012-06-27 | 2014-01-15 | 太阳诱电株式会社 | 层叠陶瓷电容器及其制造方法 |
CN103839779A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 形成高密度电容器结构的方法以及电容器结构 |
-
2017
- 2017-07-07 CN CN201710552554.6A patent/CN107204331B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1781190A (zh) * | 2003-02-27 | 2006-05-31 | Tdk株式会社 | 高介电常数绝缘膜、薄膜电容元件、薄膜叠层电容器及薄膜电容元件的制造方法 |
CN102148261A (zh) * | 2010-02-10 | 2011-08-10 | 中国科学院微电子研究所 | 电容器结构及其制造方法 |
CN102237364A (zh) * | 2010-04-21 | 2011-11-09 | 中国科学院微电子研究所 | 存储器件及其制造方法 |
CN102412310A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种提高电容密度的多层堆叠结构及其制造方法 |
CN103515092A (zh) * | 2012-06-27 | 2014-01-15 | 太阳诱电株式会社 | 层叠陶瓷电容器及其制造方法 |
CN103839779A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 形成高密度电容器结构的方法以及电容器结构 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111863778A (zh) * | 2019-04-30 | 2020-10-30 | 芯恩(青岛)集成电路有限公司 | 量子点阵列电容器及其制备方法 |
CN111863778B (zh) * | 2019-04-30 | 2022-03-01 | 芯恩(青岛)集成电路有限公司 | 量子点阵列电容器及其制备方法 |
WO2021000304A1 (zh) * | 2019-07-03 | 2021-01-07 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
US11362171B2 (en) | 2019-07-03 | 2022-06-14 | Shenzhen GOODIX Technology Co., Ltd. | Capacitor and manufacturing method therefor |
WO2022198884A1 (zh) * | 2021-03-26 | 2022-09-29 | 长鑫存储技术有限公司 | 半导体结构及半导体结构制作方法 |
CN115132728A (zh) * | 2021-03-26 | 2022-09-30 | 长鑫存储技术有限公司 | 半导体结构及半导体结构制作方法 |
CN115132728B (zh) * | 2021-03-26 | 2024-06-07 | 长鑫存储技术有限公司 | 半导体结构及半导体结构制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107204331B (zh) | 2019-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7306986B2 (en) | Method of making a semiconductor device, and semiconductor device made thereby | |
US7898059B2 (en) | Semiconductor device comprising passive components | |
TWI220318B (en) | Adjustable 3D capacitor | |
TWI292204B (en) | Semiconductor device and method for manufacturing the same | |
TWI287286B (en) | Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same | |
CN107204331A (zh) | 多层电容器的制造方法 | |
CN104377302B (zh) | 具有电阻可变膜的存储单元及其制造方法 | |
JP6704790B2 (ja) | 半導体装置およびその製造方法 | |
CN109196609A (zh) | 电容器 | |
US20080090376A1 (en) | Method of fabricating semiconductor device | |
WO2023087749A1 (zh) | 一种线性阻变元件及制备方法 | |
TWI393216B (zh) | 電阻式記憶體以及其製造方法 | |
TWI431825B (zh) | 交叉點型電阻式記憶體陣列以及其製造方法 | |
TWI807317B (zh) | 電容器組件封裝結構以及電容器素子及其製作方法 | |
CN111199956A (zh) | 一种半导体器件及其形成方法 | |
US11864473B2 (en) | Resistive random-access memory device and method of fabricating the same | |
CN100479162C (zh) | 半导体元件及其制造方法 | |
CN101378054A (zh) | 用于半导体器件的电感器及其制造方法 | |
JP6655469B2 (ja) | 半導体装置およびその製造方法 | |
US20240006404A2 (en) | Contact structures in rc-network components | |
CN110024066A (zh) | 薄膜电容器 | |
JP5394291B2 (ja) | スタック型抵抗素子およびその製造方法 | |
KR101396744B1 (ko) | 홀 구조를 갖는 커패시터 및 그 제조방법 | |
US11315876B2 (en) | Thin film conductive material with conductive etch stop layer | |
US20220216350A1 (en) | 3d capacitors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |