CN113284852B - 存储器的制作方法 - Google Patents

存储器的制作方法 Download PDF

Info

Publication number
CN113284852B
CN113284852B CN202110527256.8A CN202110527256A CN113284852B CN 113284852 B CN113284852 B CN 113284852B CN 202110527256 A CN202110527256 A CN 202110527256A CN 113284852 B CN113284852 B CN 113284852B
Authority
CN
China
Prior art keywords
layer
etching
mask
mask layer
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110527256.8A
Other languages
English (en)
Other versions
CN113284852A (zh
Inventor
刘浩
宛强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110527256.8A priority Critical patent/CN113284852B/zh
Priority to PCT/CN2021/110999 priority patent/WO2022236980A1/zh
Priority to EP21941549.4A priority patent/EP4220700A4/en
Publication of CN113284852A publication Critical patent/CN113284852A/zh
Priority to US17/453,038 priority patent/US11482526B1/en
Application granted granted Critical
Publication of CN113284852B publication Critical patent/CN113284852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Abstract

本发明提供一种存储器的制作方法，涉及半导体技术领域，用于解决位线接触内易出现空洞或缝隙的技术问题。该制作方法包括：提供基底，基底包括核心区和外围区，核心区上设有第一阻挡层；在基底上依次层叠形成第一导电层和第一掩膜层；刻蚀核心区的第一掩膜层、第一导电层和第一阻挡层，形成第一刻蚀孔；沿第一刻蚀孔刻蚀基底，形成位线接触孔；去除核心区且位于位线接触孔周围的第一掩膜层和第一导电层；在位线接触孔内形成位线接触，位线接触背离基底的表面与第一阻挡层背离基底的表面齐平。通过去除部分第一掩膜层和第一导电层，降低了第一刻蚀孔和位线接触孔的总深度，从而降低了位线接触的形成高度，减少甚至避免位线接触内出现空洞或缝隙。

Description

存储器的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种存储器的制作方法。
背景技术
随着存储设备技术的逐渐发展，动态随机存储器(Dynamic RandomAccessMemory，DRAM)以其较高的密度、较快的读写速度逐渐应用在各种电子设备中。动态随机存储器通常由多个存储单元构成，每个存储单元包括晶体管和电容器。晶体管的栅极与字线电连接，晶体管的源极与位线电连接，晶体管的漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
相关技术中，制作存储器时，通常先提供基底，然后在基底上依次形成第一阻挡层、第一导电层和第一掩膜层，且第一阻挡层、第一导电层层和第一掩膜层具有暴露基底的第一刻蚀孔；之后，沿第一刻蚀孔刻蚀基底，形成位线接触孔，位线接触孔暴露基底的有源区；之后，在位线接触孔内、第一刻蚀孔内以及第一掩膜层上沉积第二导电层，位于位线接触孔内的第二导电层形成位线接触。然而，上述制作存储器的过程中，位线接触内易形成空洞或者缝隙，导致存储器的性能降低。
发明内容
鉴于上述问题，本发明实施例提供一种存储器的制作方法，用于减少位线接触内的空洞或者缝隙，提高存储器的性能。
为了实现上述目的，本发明实施例提供如下技术方案：
本发明实施例提供一种存储器的制作方法，其包括：提供基底，所述基底包括核心区和位于所述核心区外的外围区，所述核心区内设有多个间隔设置的有源区，所述核心区上还设有第一阻挡层；在所述基底上依次层叠形成第一导电层和第一掩膜层；刻蚀所述核心区的所述第一掩膜层、所述第一导电层和所述第一阻挡层，形成贯穿所述第一掩膜层、所述第一导电层和所述第一阻挡层的第一刻蚀孔，所述第一刻蚀孔与所述有源区相对；沿所述第一刻蚀孔刻蚀所述基底，形成位线接触孔，所述位线接触孔暴露所述有源区；去除所述核心区且位于所述位线接触孔周围的所述第一掩膜层和所述第一导电层，保留位于所述位线接触孔周围的所述第一阻挡层；在所述位线接触孔内形成位线接触，所述位线接触电连接所述有源区，且所述位线接触背离所述基底的表面并与所述第一阻挡层背离所述基底的表面齐平。
本发明实施例提供的存储器的制作方法具有如下优点：
本发明实施例中的存储器的制作方法包括：提供基底，基底包括核心区和位于核心区外的外围区，核心区内设有多个间隔设置的有源区，核心区上还设有第一阻挡层；在基底上依次层叠形成第一导电层和第一掩膜层；刻蚀核心区的第一掩膜层、第一导电层和第一阻挡层，形成第一刻蚀孔，第一刻蚀孔与有源区相对；沿第一刻蚀孔刻蚀基底，形成位线接触孔，位线接触孔暴露有源区；去除核心区且位于位线接触孔周围的第一掩膜层和第一导电层，保留位于位线接触孔周围的第一阻挡层；在位线接触孔内形成位线接触，位线接触电连接有源区，且位线接触背离基底的表面并与第一阻挡层背离基底的表面齐平。通过去除核心区的位线接触孔周围的第一掩膜层和第一导电层，保留的第一刻蚀孔和位线接触孔的总深度降低，后续形成位线接触时，位线接触背离基底的表面与第一阻挡层背离基底的表面齐平。相较于相关技术中位线接触与第一导电层齐平，本发明实施例中的存储器的制作方法降低了位线接触的形成高度，减少甚至避免位线接触内形成空洞或者缝隙，提高了位线接触传输电荷的能力，从而提高了存储器的性能。
如上所述的存储器的制作方法，在所述基底上依次层叠形成第一导电层和第一掩膜层的步骤之后，还包括：在所述第一掩膜层上依次层叠形成第二掩膜层、第三掩膜层和中间层；其中，所述核心区的所述第三掩膜层内具有贯穿所述第三掩膜层的填充孔，部分所述中间层位于所述填充孔内；去除所述核心区的部分所述中间层以及所述核心区的所述第三掩膜层，保留位于所述填充孔内的所述中间层；以保留的所述中间层为掩膜，刻蚀去除所述核心区暴露的所述第二掩膜层。
如上所述的存储器的制作方法，去除所述核心区的所述第三掩膜层以及所述核心区的部分所述中间层，保留位于所述填充孔内的所述中间层的步骤包括：在所述外围区的所述中间层上沉积光刻胶层，所述光刻胶层覆盖所述中间层；以所述光刻胶层为掩膜，刻蚀去除所述核心区的所述第三掩膜层上的所述中间层；刻蚀去除所述核心区的所述第三掩膜层和所述外围区的所述光刻胶层，所述核心区暴露所述第二掩膜层，所述外围区暴露所述中间层。
如上所述的存储器的制作方法，所述第三掩膜层包括位于所述第二掩膜层上的第一基础层，以及位于所述第一基础层上的第一防反射层；刻蚀去除所述核心区的所述第三掩膜层和所述外围区的所述光刻胶层，所述核心区暴露所述第二掩膜层，所述外围区暴露所述中间层的步骤包括：刻蚀去除所述核心区的所述第一防反射层，所述核心区暴露所述第一基础层；同时刻蚀去除所述核心区的所述第一基础层和所述外围区的所述光刻胶层。
如上所述的存储器的制作方法，所述第一基础层与所述中间层的刻蚀速率选择比大于或者等于50；同时刻蚀去除所述核心区的所述第一基础层和所述外围区的所述光刻胶层时，第一刻蚀剂为氧气，第一刻蚀频率为60MHz，第一刻蚀功率为1000W-1200W。
如上所述的存储器的制作方法，在所述第一掩膜层上依次层叠形成第二掩膜层、第三掩膜层和中间层的步骤包括：在所述第一掩膜层上依次沉积所述第二掩膜层和所述第三掩膜层；刻蚀去除所述核心区的部分所述第三掩膜层，形成所述填充孔；在所述填充孔内以及所述第三掩膜层上沉积所述中间层。
如上所述的存储器的制作方法，所述第二掩膜层包括位于所述第一掩膜层上的第二基础层，以及位于所述第二基础层上的第二防反射层；以保留的所述中间层为掩膜，刻蚀去除所述核心区暴露的所述第二掩膜层的步骤包括：刻蚀去除所述核心区暴露的所述第二防反射层，同时刻蚀去除所述核心区的部分所述中间层和所述外围区的全部所述中间层；以剩余的所述中间层为掩膜，刻蚀所述第二基础层，以去除暴露的所述第二基础层。
如上所述的存储器的制作方法，所述中间层与所述第二防反射层的刻蚀速率选择比为1，所述中间层的厚度小于所述第二防反射层的厚度的1.2-1.3倍，以在刻蚀所述第二防反射层的同时刻蚀所述中间层。
如上所述的存储器的制作方法，刻蚀去除所述核心区暴露的所述第二防反射层，同时刻蚀去除所述核心区的部分所述中间层和所述外围区的全部所述中间层时，第二刻蚀剂包括六氟化硫和二氟甲烷，稀释剂为氮气或者氦气。
如上所述的存储器的制作方法，所述第三掩膜层包括位于所述第二掩膜层上的第一基础层，以及位于所述第一基础层上的第一防反射层；所述第二基础层的厚度大于或者等于所述第一基础层的厚度的1.3-1.5倍；所述第二基础层与所述第一防反射层的刻蚀速率选择比大于或者等于20，以在刻蚀所述第二基础层的同时保留所述外围区的至少部分所述第一防反射层。
如上所述的存储器的制作方法，所述第三掩膜层包括位于所述第二掩膜层上的第一基础层，以及位于所述第一基础层上的第一防反射层；以剩余的所述中间层为掩膜，刻蚀所述第二基础层，去除暴露的所述第二基础层的步骤之后，还包括：去除剩余的所述中间层、所述核心区剩余的所述第二防反射层，以及所述外围区的所述第一防反射层；同时去除所述核心区剩余的所述第二基础层和所述外围区的所述第一基础层。
如上所述的存储器的制作方法，所述第一基础层与所述第一掩膜层的刻蚀速率选择比大于或者等于50，且所述第一基础层与所述第二防反射层的刻蚀速率选择比大于或者等于50；同时去除所述核心区剩余的所述第二基础层和所述外围区的所述第一基础层时，第三刻蚀剂为氧气，第二刻蚀频率为60MHz，第二刻蚀功率为1000W-1200W。
如上所述的存储器的制作方法，刻蚀所述核心区的所述第一掩膜层、所述第一导电层和所述第一阻挡层，形成贯穿所述第一掩膜层、所述第一导电层和所述第一阻挡层的第一刻蚀孔，所述第一刻蚀孔与所述有源区相对的步骤包括：以剩余的所述中间层为掩膜，刻蚀所述第一掩膜层、所述第一导电层和所述第一阻挡层，以形成所述第一刻蚀孔。
如上所述的存储器的制作方法，去除所述核心区且位于所述位线接触孔周围的所述第一掩膜层和所述第一导电层，保留位于所述位线接触孔周围的所述第一阻挡层的步骤还包括：去除所述核心区剩余的所述第一掩膜层和所述第一导电层，并去除所述外围区的所述第二防反射层；去除所述外围区的所述第二基础层，所述外围区暴露所述第一掩膜层。
如上所述的存储器的制作方法，在所述位线接触孔内形成位线接触的步骤包括：在所述位线接触孔内、所述核心区的所述第一阻挡层上以及所述外围区的所述第一掩膜层上沉积第二导电层；刻蚀去除所述核心区的所述第一阻挡层上的所述第二导电层和所述外围区的所述第二导电层；刻蚀去除所述外围区的所述第一掩膜层，以暴露所述外围区的所述第一导电层。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中的形成位线接触后的结构示意图；
图2为本发明实施例中的存储器的制作方法的流程图；
图3为本发明实施例中的基底的结构示意图；
图4为本发明实施例中的形成第一掩膜层后核心区的结构示意图；
图5为本发明实施例中的形成第一刻蚀孔后核心区的结构示意图；
图6为本发明实施例中的形成位线接触孔后核心区的结构示意图；
图7为本发明实施例中的去除部分第一导电层和第一掩膜层后核心区的结构示意图；
图8为本发明实施例中的形成位线接触后核心区的结构示意图；
图9为本发明实施例中的去除部分第一导电层和第一掩膜层后的结构示意图；
图10为本发明实施例中的形成第二导电层后的结构示意图；
图11为本发明实施例中的去除部分第二导电层后的结构示意图；
图12为本发明实施例中的去除剩余的第一掩膜层后的结构示意图；
图13为本发明实施例中的形成第一掩膜层后的流程图；
图14为本发明实施例中的形成第一光刻胶层后的结构示意图；
图15为本发明实施例中的去除核心区的部分中间层后的结构示意图；
图16为本发明实施例中的刻蚀核心区的第一防反射层后的结构示意图；
图17为本发明实施例中的刻蚀核心区的第一基础层后的结构示意图；
图18为本发明实施例中的刻蚀核心区的第二防反射层后的结构示意图；
图19为本发明实施例中的刻蚀核心区的第二基础层后的结构示意图；
图20为本发明实施例中的形成第一刻蚀孔后的结构示意图；
图21为本发明实施例中的去除核心区剩余的中间层后的结构示意图；
图22为本发明实施例中的去除核心区剩余的第二基础层后的结构示意图；
图23为本发明实施例中的去除外围区的第二防反射层后的结构示意图。
附图标记说明：
110-有源区；120-浅槽隔离结构；
130-字线；140-第一阻挡层；
150-位线接触孔；200-第一导电层；
300-第一掩膜层；310-第一刻蚀孔；
400-第二导电层；410-位线接触；
500-第二掩膜层；510-第二基础层；
520-第二防反射层；600-第三掩膜层；
610-第一基础层；620-第一防反射层；
700-中间层；800-光刻胶层。
具体实施方式
本申请的发明人在实际的工作中发现，参照图1，沉积第二导电层400时，位于位线接触孔内的第二导电层400形成位线接触410，位线接触410内易出现空洞或者缝隙，如图1中虚线所示，空洞或者缝隙影响位线接触410的性能，降低存储器的性能。
针对上述的技术问题，本发明实施例提供了一种存储器的制作方法，通过去除核心区的位线接触孔周围的第一掩膜层和第一导电层，降低了第一刻蚀孔和位线接触孔的总深度降低，从而降低了位线接触的形成高度，减少甚至避免位线接触内形成空洞或者缝隙，提高了位线接触传输电荷的能力，从而提高了存储器的性能。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
参照图2，图2为本发明实施例中的存储器的制作方法的流程，该制作方法包括以下步骤：
步骤S101、提供基底，基底包括核心区和位于核心区外的外围区，核心区内设有多个间隔设置的有源区，核心区上还设有第一阻挡层。
参照图3，基底包括核心区和外围区，核心区上形成存储单元(例如电容器)阵列，以存储数据信息；外围区上形成外围逻辑电路，以控制数据信息的写入或者读出。
外围区设置在核心区外，示例性的，外围区设置在核心区的周向边缘，即外围区环绕核心区设置。核心区如图3中A处所示，外围区如图3中B处所示，外围区与核心区可以相邻接。
如图3所示，核心区内设有多个间隔设置的有源区110，有源区110之间设置浅槽隔离结构(Shallow Trench Isolation，简称STI)120。浅槽隔离结构120中填充绝缘材料，例如氧化硅或者氮氧化硅，以将各有源区110之间隔离。核心区内还可以设置有埋入式字线(Buried Word Line，简称BWL)130。
外围区也可以设置有源区110，如图3所示，位于核心区的有源区110之间的间隔较小，位于外围区的有源区110之间的间隔较大，即核心区的有源区110较为密集，位于外围区的有源区110较为稀疏。
继续参照图3，核心区上还设置有第一阻挡层140，第一阻挡层140对核心区进一步绝缘和保护。第一阻挡层140的材质可以为氮化硅。示例性的，第一阻挡层140沉积形成在核心区上，如图3所示，外围区上未设置第一阻挡层140。
步骤S102、在基底上依次层叠形成第一导电层和第一掩膜层。
参照图4，在基底上形成第一导电层200，第一导电层200覆盖核心区和外围区，再在第一导电层200上形成第一掩膜层300，第一掩膜层300覆盖第一导电层200。如图4所示，第一导电层200和第一掩膜层300层叠设置。第一导电层200的材质可以为多晶硅，第一掩膜层300的材质可以为氧化物，例如氧化硅。第一掩膜层300的厚度大于或者等于10nm，相较于相关技术中第一掩膜层300的厚度通常为50nm，本发明实施例中第一掩膜层300的厚度可以降低，第一掩膜层300在保护第一导电层200的同时也便于后续去除。
第一导电层200和第一掩膜层300可以通过沉积工艺形成，例如，第一导电层200和第一掩膜层300通过化学气相沉积(Chemical Vapor Deposition，简称CVD)、物理气相沉积(Physical Vapor Deposition，简称PVD)或者原子层沉积(Atomic Layer Deposition，简称ALD)形成。
步骤S103、刻蚀核心区的第一掩膜层、第一导电层和第一阻挡层，形成贯穿第一掩膜层、第一导电层和第一阻挡层的第一刻蚀孔，第一刻蚀孔与有源区相对。
参照图5，去除核心区的部分第一掩膜层300、第一导电层200和第一阻挡层140，以形成第一刻蚀孔310，第一刻蚀孔310贯穿第一掩膜层300、第一导电层200和第一阻挡层140。
如图5所示，第一刻蚀孔310与有源区110相对，示例性的，第一刻蚀孔310在有源区110的正投影覆盖有源区110的部分表面，例如，覆盖有源区110的上表面的中心区域。
步骤S104、沿第一刻蚀孔刻蚀基底，形成位线接触孔，位线接触孔暴露有源区。
参照图6，沿第一刻蚀孔310刻蚀基底，以在核心区形成位线接触孔150。位线接触孔150中暴露出有源区110，即位线接触孔150的至少部分孔底为有源区110。
步骤S105、去除核心区且位于位线接触孔周围的第一掩膜层和第一导电层，保留位于位线接触孔周围的第一阻挡层。
参照图7，去除核心区的第一掩膜层300和第一导电层200，保留核心区的第一阻挡层140。如图7所示，核心区暴露出第一阻挡层140，去除核心区的第一掩膜层300和第一导电层200后，基底上的膜层厚度降低，即第一刻蚀孔310的深度减小，从而使得第一刻蚀孔310与位线接触孔150的总深度降低，便于后续形成质量较好的位线接触410。
步骤S106、在位线接触孔内形成位线接触，位线接触电连接有源区，且位线接触背离基底的表面并与第一阻挡层背离基底的表面齐平。
参照图8，在位线接触孔150内形成位线接触410，且位线接触410与有源区110相接触，使得位线接触410电连接有源区110。位线接触410背离基底的表面与第一阻挡层140背离基底的表面齐平，如图8所示，位线接触410的上表面与第一阻挡层140的上表面齐平，以便于在位线接触410上和第一阻挡层140上形成较为平整的其他膜层。
形成位线接触410前，去除核心区位于位线接触孔150周围的第一掩膜层300和第一导电层200，使得位线接触410的形成高度降低，位线接触410的形成质量较好，减少了位线接触410因填充不均匀而产生空洞(void)和/或缝隙(seam)，提高了位线接触410传输电荷的能力，进而提高了存储器的性能。
在一种可能的实施例中，参照图9至图11，在位线接触孔150内形成位线接触410的步骤包括：
参照图9和图10，在位线接触孔150内、核心区的第一阻挡层140上以及外围区的第一掩膜层300上沉积第二导电层400。如图9和图10所示，第二导电层400填充满位线接触孔150，并覆盖核心区的第一阻挡层140和外围区的第一掩膜层300。
可以理解的是，第二导电层400也填充满剩余的第一刻蚀孔310，即第二导电层400填充满第一阻挡层140之间的第一刻蚀孔310。第二导电层400的材质可以为多晶硅，例如掺杂多晶硅或非掺杂多晶硅。当然，第二导电层400的材质不是限定的，示例性的，第二导电层400的材质也可以为金属导电材料。
参照图11，沉积第二导电层400后，刻蚀去除核心区的第一阻挡层140上的第二导电层400和外围区的第二导电层400。示例性的，以核心区的第一阻挡层140为刻蚀停止层，刻蚀去除部分第二导电层400，保留位于位线接触孔150内的第二导电层400，且保留的第二导电层400与第一阻挡层140齐平。
通过沉积第二导电层400后对第二导电层400进行回刻，形成位线接触410，如图11所示，核心区暴露出第一阻挡层140，外围区暴露出第一导电层200。
沉积第二导电层400时，基底上的膜层厚度减小，第二导电层400所需填充的孔深降低，从而使得第二导电层400在位线接触孔150内的沉积难度降低，沉积质量较好，减少甚至避免位线接触孔150内的第二导电层400形成空洞或缝隙，即减少甚至避免了位线接触410内的空洞或缝隙，提高了位线接触410的形成质量。
参照图12，刻蚀去除核心区的第一阻挡层140上的第二导电层400和外围区的第二导电层400后，刻蚀去除外围区的第一掩膜层300，以暴露外围区的第一导电层200。示例性的，湿法刻蚀去除外围区的第一掩膜层300。如图11所示，核心区形成位线接触410，外围区暴露第一导电层200。
本发明实施例中的存储器的制作方法包括：提供基底，基底包括核心区和位于核心区外的外围区，核心区内设有多个间隔设置的有源区110，核心区上还设有第一阻挡层140；在基底上依次层叠形成第一导电层200和第一掩膜层300；刻蚀核心区的第一掩膜层300、第一导电层200和第一阻挡层140，形成第一刻蚀孔310，第一刻蚀孔310与有源区110相对；沿第一刻蚀孔310刻蚀基底，形成位线接触孔150，位线接触孔150暴露有源区110；去除核心区且位于位线接触孔150周围的第一掩膜层300和第一导电层200，保留位于位线接触孔150周围的第一阻挡层140；在位线接触孔150内形成位线接触410，位线接触410电连接有源区110，且位线接触410背离基底的表面并与第一阻挡层140背离基底的表面齐平。通过去除核心区的位线接触孔150周围的第一掩膜层300和第一导电层200，降低了第一刻蚀孔310和位线接触孔150的总深度，使得在后续形成位线接触410时，位线接触410背离基底的表面并与第一阻挡层140背离基底的表面齐平。相较于相关技术中位线接触410与第一导电层200齐平，本发明实施例中的存储器的制作方法降低了位线接触410的形成高度，减少甚至避免了位线接触410内形成空洞或者缝隙，即提高了位线接触410的形成质量，提高了位线接触410传输电荷的能力，从而提高了存储器的性能。
参照图13，在一些可能的实施例中，在基底上依次层叠形成第一导电层200和第一掩膜层300的步骤之后，存储器的制作方法还包括：
步骤S201、在第一掩膜层上依次层叠形成第二掩膜层、第三掩膜层和中间层；其中，核心区的第三掩膜层内具有贯穿第三掩膜层的填充孔，部分中间层位于填充孔内。
参照图14，在第一掩膜层300上形成第二掩膜层500，在第二掩膜层500上形成第三掩膜层600，并在第三掩膜层600上形成中间层700。如图14所示，第一掩膜层300、第二掩膜层500、第三掩膜层600和中间层700形成堆叠结构，且上述四个膜层均位于核心区和外围区之上。
如图14所示，核心区的第三掩膜层600内具有填充孔，填充孔贯穿第三掩膜层600，即填充孔的孔底为第二掩膜层500。填充孔与有源区110相对，示例性的，填充孔在有源区110的正投影覆盖部分有源区110背离基底的表面。
部分中间层700位于填充孔内，部分中间层700位于第三掩膜层600之上，即部分中间层700位于第三掩膜层600内部，部分中间层700位于第三掩膜层600外，位于填充孔内的中间层700后续作为位线接触孔150的掩膜。中间层700的材质可以为氧化物。
示例性的，在第一掩膜层300上依次层叠形成第二掩膜层500、第三掩膜层600和中间层700的步骤可以包括：在第一掩膜层300上依次沉积第二掩膜层500和第三掩膜层600，即在第一掩膜层300上沉积第二掩膜层500，在第二掩膜层500上沉积第三掩膜层600；刻蚀去除核心区的部分第三掩膜层600，形成填充孔；在填充孔内以及第三掩膜层600上沉积中间层700。
需要说明的是，中间层700的沉积厚度大于第三掩膜层600的厚度，且可以小于预设值，即中间层700沿背离基底的方向的总高度小于预设值，中间层700在作为掩膜时，随刻蚀中间层700下方的膜层时可以同时去除中间层700。
步骤S202、去除核心区的部分中间层以及核心区的第三掩膜层，保留位于填充孔内的中间层。
参照图14至图17，保留位于填充孔内的中间层700，刻蚀去除核心区其余的中间层700，并刻蚀去除核心区的第三掩膜层600。如图17所示，核心区保留的中间层700之间暴露第二掩膜层500，外围区暴露中间层700。
在一些可能的实施例中，去除核心区的第三掩膜层600以及核心区的部分中间层700，保留位于填充孔内的中间层700可以包括：
参照图14，在外围区的中间层700上沉积光刻胶层800，光刻胶层800覆盖中间层700。如图14所示，光刻胶层800覆盖外围区的中间层700，光刻胶层800未覆盖核心区的中间层700，即核心区的中间层700暴露。
参照图15，沉积光刻胶层800后，以光刻胶层800为掩膜，刻蚀去除核心区的第三掩膜层600上的中间层700。如图15所示，以第三掩膜层600为刻蚀停止层，刻蚀中间层700，被光刻胶层800覆盖的中间层700保留下来，未被光刻胶层800覆盖且位于第三掩膜层600上的中间层700被去除。
参照图16和图17，刻蚀去除核心区的第三掩膜层600上的中间层700后，刻蚀去除核心区的第三掩膜层600和外围区的光刻胶层800，核心区暴露第二掩膜层500，外围区暴露中间层700。
示例性的，如图15所示，第三掩膜层600包括位于第二掩膜层500上的第一基础层610，以及位于第一基础层610上的第一防反射层620，第一防反射层620的材质可以为氮氧化硅，第一基础层610的材质可以为SOC(Spin OnCarbon，旋涂有机碳)。刻蚀去除核心区的第三掩膜层600和外围区的光刻胶层800，核心区暴露第二掩膜层500，外围区暴露中间层700的步骤包括：
刻蚀去除核心区的第一防反射层620，核心区暴露第一基础层610。如图16所示，以第一基础层610为刻蚀停止层，刻蚀第一防反射层620，以去除核心区的第一防反射层620，外围区的中间层700及第一防反射层620均未被刻蚀。刻蚀去除核心区的第一防反射层620时，核心区的第一基础层610上的中间层700也会被去除，即核心区的第一基础层610与核心区的中间层700齐平。
同时刻蚀去除核心区的第一基础层610和外围区的光刻胶层800。如图17所示，核心区的第一基础层610和外围区的光刻胶层800在同一刻蚀过程去除。
示例性的，第一基础层610与中间层700的刻蚀速率选择比大于或者等于50，第一刻蚀剂为氧气(O2)，第一刻蚀频率为60MHz，第一刻蚀功率为1000W-1200W。如此设置，在刻蚀去除第一基础层610的同时，还刻蚀去除外围区的光刻胶层800，并且核心区的中间层700和外围区的中间层700不会被去除。
继续参照图17，核心区保留中间层700，外围区保留中间层700，在后续刻蚀过程中，核心区的中间层700与外围区的中间层700可以同时去除。此外，核心区与外围区的膜层的对应性较好，以使核心区和外围区可以同时进行刻蚀，提高了存储器的制作效率。示例性的，核心区的第二掩膜层500与外围区的第三掩膜层600可以同时进行制程。
步骤S203、以保留的中间层为掩膜，刻蚀去除核心区暴露的第二掩膜层。
核心区的中间层700的图案传递至第二掩膜层500，刻蚀后的第二掩膜层500可以继续将图案传递至第一掩膜层300、第一导电层200和第一阻挡层140，以便于后续在第一掩膜层300、第一导电层200和第一阻挡层140中形成第一刻蚀孔310。
在上述步骤中，通过调整第二掩膜层500和中间层700的刻蚀速率选择比，在去除核心区暴露的第二掩膜层500的同时，去除外围区的中间层700。可以理解的是，核心区的中间层700也被去除部分。
在一些可能的实施例中，参照图18至图21，第二掩膜层500包括位于第一掩膜层300上的第二基础层510，以及位于第二基础层510上的第二防反射层520。
示例性的，第二基础层510的材质为SOC，第二防反射层520的材质为氮氧化硅。相应的，以保留的中间层700为掩膜，刻蚀去除核心区暴露的第二掩膜层500具体可以包括：
参照图18，刻蚀去除核心区暴露的第二防反射层520，同时刻蚀去除核心区的部分中间层700和外围区的全部中间层700。如图18所示，核心区暴露出第二基础层510，外围区暴露出第三掩膜层600。
中间层700与第二防反射层520的刻蚀速率选择比为1，外围区的中间层700的厚度大于第二防反射层520的厚度且小于第二防反射层520的厚度的1.2-1.3倍，即位于第三掩膜层600之上的部分中间层700的厚度大于第二防反射层520的厚度且小于第二防反射层520的厚度的1.2-1.3倍，以在刻蚀第二防反射层520的同时刻蚀中间层700。
刻蚀时，第二刻蚀剂包括六氟化硫(SF6)和二氟甲烷(CH2F2)，稀释剂为氮气(N2)或者氦气(He)。当然，第二刻蚀剂并不是限定的，第二刻蚀剂还可以为其他含碳氟的有机化合物或者混合物。
参照图19，以剩余的中间层700为掩膜，刻蚀第二基础层510，以去除暴露的第二基础层510。如图19所示，核心区暴露出第一掩膜层300，外围区暴露第三掩膜层600。
示例性的，如图19所示，第三掩膜层600包括第一基础层610和第一防反射层620，其中，第一基础层610位于第二掩膜层500上，第一防反射层620位于第一基础层610上。本实施例及以下各实施例以第二掩膜层500包括第二基础层510和第二防反射层520，第三掩膜层600包括第一基础层610和第一防反射层620为例进行详述。
第二基础层510的厚度大于或者等于第一基础层610的厚度的1.3-1.5倍；第二基础层510与第一防反射层620的刻蚀速率选择比大于或者等于20，第四刻蚀剂可以为二氧化硫(SO2)和氧气的混合物，以在刻蚀第二基础层510的同时保留外围区的至少部分第一防反射层620。
可以理解的是，刻蚀去除核心区暴露的第二防反射层520的同时，也可以去除全部的中间层700，即刻蚀去除核心区的全部中间层700和外围区的全部中间层700。对应的，在后续刻蚀时，以核心区的中间层700下方的膜层为掩膜进行图案的传递。例如，刻蚀第二基础层510时，以第二防反射层520为掩膜。
需要说明的是，参照图19和图20，去除核心区且位于位线接触孔150周围的第一掩膜层300和第一导电层200，保留位于位线接触孔150周围的第一阻挡层140的步骤包括：以剩余的中间层700为掩膜，刻蚀第一掩膜层300、第一导电层200和第一阻挡层140，以形成第一刻蚀孔310。
如图19和图20所示，以剩余的中间层700为掩膜，刻蚀第二基础层510，以去除暴露的第二基础层510之后，以剩余的中间层700为掩膜，继续刻蚀第一掩膜层300、第一导电层200和第一阻挡层140，以在核心区形成第一刻蚀孔310。
需要说明的是，参照图21至图23，以剩余的中间层700为掩膜，刻蚀第二基础层510，去除暴露的第二基础层510的步骤之后，存储器的制作方法还包括：
参照图21，去除剩余的中间层700、核心区剩余的第二防反射层520，以及外围区的第一防反射层620。如图21所示，核心区暴露第二基础层510，外围区暴露第一基础层610，以使第一基础层610和第二基础层510后续可以同时去除。
参照图22，同时去除核心区剩余的第二基础层510和外围区的第一基础层610。示例性的，第一基础层610与第一掩膜层300的刻蚀速率选择比大于或者等于50，且第一基础层610与第二防反射层520的刻蚀速率选择比大于或者等于50，第三刻蚀剂为氧气，第二刻蚀频率为60MHz，第二刻蚀功率为1000W-1200W。如图22所示，核心区暴露第一掩膜层300，外围区暴露第二防反射层520。
需要说明的是，参照图23，去除核心区且位于位线接触孔150周围的第一掩膜层300和第一导电层200，保留位于位线接触孔150周围的第一阻挡层140的步骤还包括：去除核心区剩余的第一掩膜层300和第一导电层200，并去除外围区的第二防反射层520；去除外围区的第二基础层510，外围区暴露第一掩膜层300。
如图23所示，核心区剩余的第一掩膜层300和核心区剩余的第一导电层200均被去除，核心区暴露第一阻挡层140。外围区的第二防反射层520也被去除，外围区暴露第二基础层510。
核心区的第一掩膜层300、核心区的第一导电层200与外围区的第二防反射层520可以在同一步骤中去除，例如，在沿第一刻蚀孔310刻蚀基底，形成位线接触孔150的同时，刻蚀去除核心区的第一掩膜层300、核心区的第一导电层200以及外围区的第二防反射层520。之后，湿法刻蚀去除外围区的第二基础层510。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种存储器的制作方法，其特征在于，包括：
提供基底，所述基底包括核心区和位于所述核心区外的外围区，所述核心区内设有多个间隔设置的有源区；
先在所述基底的核心区上形成第一阻挡层，然后在所述基底上依次层叠形成第一导电层和第一掩膜层；
刻蚀所述核心区的所述第一掩膜层、所述第一导电层和所述第一阻挡层，形成贯穿所述第一掩膜层、所述第一导电层和所述第一阻挡层的第一刻蚀孔，所述第一刻蚀孔与所述有源区相对；
沿所述第一刻蚀孔刻蚀所述基底，形成位线接触孔，所述位线接触孔暴露所述有源区；
去除所述核心区且位于所述位线接触孔周围的所述第一掩膜层和所述第一导电层，保留位于所述位线接触孔周围的所述第一阻挡层；
在所述位线接触孔内形成位线接触，所述位线接触电连接所述有源区，且所述位线接触背离所述基底的表面并与所述第一阻挡层背离所述基底的表面齐平；
在所述位线接触孔内形成位线接触的步骤包括：
在所述位线接触孔内、所述核心区的所述第一阻挡层上以及所述外围区的所述第一掩膜层上沉积第二导电层；
刻蚀去除所述核心区的所述第一阻挡层上的所述第二导电层和所述外围区的所述第二导电层；
刻蚀去除所述外围区的所述第一掩膜层，以暴露所述外围区的所述第一导电层。
2.根据权利要求1所述的存储器的制作方法，其特征在于，在所述基底上依次层叠形成第一导电层和第一掩膜层的步骤之后，还包括：
在所述第一掩膜层上依次层叠形成第二掩膜层、第三掩膜层和中间层；其中，所述核心区的所述第三掩膜层内具有贯穿所述第三掩膜层的填充孔，部分所述中间层位于所述填充孔内；
去除所述核心区的部分所述中间层以及所述核心区的所述第三掩膜层，保留位于所述填充孔内的所述中间层；
以保留的所述中间层为掩膜，刻蚀去除所述核心区暴露的所述第二掩膜层。
3.根据权利要求2所述的存储器的制作方法，其特征在于，去除所述核心区的所述第三掩膜层以及所述核心区的部分所述中间层，保留位于所述填充孔内的所述中间层的步骤包括：
在所述外围区的所述中间层上沉积光刻胶层，所述光刻胶层覆盖所述中间层；
以所述光刻胶层为掩膜，刻蚀去除所述核心区的所述第三掩膜层上的所述中间层；
刻蚀去除所述核心区的所述第三掩膜层和所述外围区的所述光刻胶层，所述核心区暴露所述第二掩膜层，所述外围区暴露所述中间层。
4.根据权利要求3所述的存储器的制作方法，其特征在于，所述第三掩膜层包括位于所述第二掩膜层上的第一基础层，以及位于所述第一基础层上的第一防反射层；
刻蚀去除所述核心区的所述第三掩膜层和所述外围区的所述光刻胶层，所述核心区暴露所述第二掩膜层，所述外围区暴露所述中间层的步骤包括：
刻蚀去除所述核心区的所述第一防反射层，所述核心区暴露所述第一基础层；
同时刻蚀去除所述核心区的所述第一基础层和所述外围区的所述光刻胶层。
5.根据权利要求4所述的存储器的制作方法，其特征在于，所述第一基础层与所述中间层的刻蚀速率选择比大于或者等于50；
同时刻蚀去除所述核心区的所述第一基础层和所述外围区的所述光刻胶层时，第一刻蚀剂为氧气，第一刻蚀频率为60MHz，第一刻蚀功率为1000W-1200W。
6.根据权利要求2所述的存储器的制作方法，其特征在于，在所述第一掩膜层上依次层叠形成第二掩膜层、第三掩膜层和中间层的步骤包括：
在所述第一掩膜层上依次沉积所述第二掩膜层和所述第三掩膜层；
刻蚀去除所述核心区的部分所述第三掩膜层，形成所述填充孔；
在所述填充孔内以及所述第三掩膜层上沉积所述中间层。
7.根据权利要求2所述的存储器的制作方法，其特征在于，所述第二掩膜层包括位于所述第一掩膜层上的第二基础层，以及位于所述第二基础层上的第二防反射层；
以保留的所述中间层为掩膜，刻蚀去除所述核心区暴露的所述第二掩膜层的步骤包括：
刻蚀去除所述核心区暴露的所述第二防反射层，同时刻蚀去除所述核心区的部分所述中间层和所述外围区的全部所述中间层；
以剩余的所述中间层为掩膜，刻蚀所述第二基础层，以去除暴露的所述第二基础层。
8.根据权利要求7所述的存储器的制作方法，其特征在于，所述中间层与所述第二防反射层的刻蚀速率选择比为1，所述中间层的厚度小于所述第二防反射层的厚度的1.2-1.3倍，以在刻蚀所述第二防反射层的同时刻蚀所述中间层。
9.根据权利要求7所述的存储器的制作方法，其特征在于，刻蚀去除所述核心区暴露的所述第二防反射层，同时刻蚀去除所述核心区的部分所述中间层和所述外围区的全部所述中间层时，第二刻蚀剂包括六氟化硫和二氟甲烷，稀释剂为氮气或者氦气。
10.根据权利要求7-9任一项所述的存储器的制作方法，其特征在于，所述第三掩膜层包括位于所述第二掩膜层上的第一基础层，以及位于所述第一基础层上的第一防反射层；
所述第二基础层的厚度大于或者等于所述第一基础层的厚度的1.3-1.5倍；
所述第二基础层与所述第一防反射层的刻蚀速率选择比大于或者等于20，以在刻蚀所述第二基础层的同时保留所述外围区的至少部分所述第一防反射层。
11.根据权利要求7-9任一项所述的存储器的制作方法，其特征在于，所述第三掩膜层包括位于所述第二掩膜层上的第一基础层，以及位于所述第一基础层上的第一防反射层；
以剩余的所述中间层为掩膜，刻蚀所述第二基础层，去除暴露的所述第二基础层的步骤之后，还包括：
去除剩余的所述中间层、所述核心区剩余的所述第二防反射层，以及所述外围区的所述第一防反射层；
同时去除所述核心区剩余的所述第二基础层和所述外围区的所述第一基础层。
12.根据权利要求11所述的存储器的制作方法，其特征在于，所述第一基础层与所述第一掩膜层的刻蚀速率选择比大于或者等于50，且所述第一基础层与所述第二防反射层的刻蚀速率选择比大于或者等于50；
同时去除所述核心区剩余的所述第二基础层和所述外围区的所述第一基础层时，第三刻蚀剂为氧气，第二刻蚀频率为60MHz，第二刻蚀功率为1000W-1200W。
13.根据权利要求7-9任一项所述的存储器的制作方法，其特征在于，刻蚀所述核心区的所述第一掩膜层、所述第一导电层和所述第一阻挡层，形成贯穿所述第一掩膜层、所述第一导电层和所述第一阻挡层的第一刻蚀孔，所述第一刻蚀孔与所述有源区相对的步骤包括：
以剩余的所述中间层为掩膜，刻蚀所述第一掩膜层、所述第一导电层和所述第一阻挡层，以形成所述第一刻蚀孔。
14.根据权利要求13所述的存储器的制作方法，其特征在于，去除所述核心区且位于所述位线接触孔周围的所述第一掩膜层和所述第一导电层，保留位于所述位线接触孔周围的所述第一阻挡层的步骤还包括：
去除所述核心区剩余的所述第一掩膜层和所述第一导电层，并去除所述外围区的所述第二防反射层；
去除所述外围区的所述第二基础层，所述外围区暴露所述第一掩膜层。
CN202110527256.8A 2021-05-14 2021-05-14 存储器的制作方法 Active CN113284852B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110527256.8A CN113284852B (zh) 2021-05-14 2021-05-14 存储器的制作方法
PCT/CN2021/110999 WO2022236980A1 (zh) 2021-05-14 2021-08-05 存储器的制作方法
EP21941549.4A EP4220700A4 (en) 2021-05-14 2021-08-05 METHOD FOR PRODUCING A MEMORY
US17/453,038 US11482526B1 (en) 2021-05-14 2021-11-01 Manufacturing method of memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110527256.8A CN113284852B (zh) 2021-05-14 2021-05-14 存储器的制作方法

Publications (2)

Publication Number Publication Date
CN113284852A CN113284852A (zh) 2021-08-20
CN113284852B true CN113284852B (zh) 2022-03-15

Family

ID=77279092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110527256.8A Active CN113284852B (zh) 2021-05-14 2021-05-14 存储器的制作方法

Country Status (2)

Country Link
CN (1) CN113284852B (zh)
WO (1) WO2022236980A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937103A (zh) * 2021-08-27 2022-01-14 长鑫存储技术有限公司 一种接触孔图案的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027393A (ko) * 1999-09-13 2001-04-06 윤종용 신뢰성 있는 비트라인 콘택 구조 및 이를 형성하는 방법
KR20050052177A (ko) * 2003-11-29 2005-06-02 주식회사 하이닉스반도체 반도체소자 제조 방법
CN101770977A (zh) * 2008-12-26 2010-07-07 海力士半导体有限公司 半导体器件导线的绝缘方法
CN104752434A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
KR101979901B1 (ko) * 2012-12-05 2019-08-28 삼성전자주식회사 반도체 소자의 제조 방법
KR20150101074A (ko) * 2014-02-26 2015-09-03 삼성전자주식회사 포토레지스트 조성물, 이를 이용한 패턴 형성 방법 및 반도체 소자의 제조 방법
KR20180129387A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN112530946B (zh) * 2019-09-18 2022-12-16 长鑫存储技术有限公司 半导体结构及其制作方法
CN112563208A (zh) * 2019-09-26 2021-03-26 长鑫存储技术有限公司 半导体存储器及其制备方法
CN111640749A (zh) * 2019-11-14 2020-09-08 福建省晋华集成电路有限公司 存储器及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027393A (ko) * 1999-09-13 2001-04-06 윤종용 신뢰성 있는 비트라인 콘택 구조 및 이를 형성하는 방법
KR20050052177A (ko) * 2003-11-29 2005-06-02 주식회사 하이닉스반도체 반도체소자 제조 방법
CN101770977A (zh) * 2008-12-26 2010-07-07 海力士半导体有限公司 半导体器件导线的绝缘方法
CN104752434A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法

Also Published As

Publication number Publication date
WO2022236980A1 (zh) 2022-11-17
CN113284852A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
KR960005251B1 (ko) 반도체 메모리장치의 제조방법
US10910384B2 (en) Memory devices and methods of fabricating the same
CN114420642A (zh) 半导体结构的形成方法以及半导体结构
US5539230A (en) Chimney capacitor
CN113097147B (zh) 半导体结构制作方法及半导体结构
CN113284852B (zh) 存储器的制作方法
CN116113231A (zh) 半导体结构及其制作方法
CN113097145A (zh) 半导体结构的制备方法及半导体结构
US20230171947A1 (en) Semiconductor structure and manufacturing method thereof
CN112750783A (zh) 半导体结构及其形成方法
US6001682A (en) Method of fabricating cylinder capacitors
CN112420722B (zh) 埋入式栅极结构及半导体存储器的形成方法
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
CN110246841B (zh) 半导体元件及其制作方法
US11482526B1 (en) Manufacturing method of memory
CN113972208A (zh) 一种半导体器件及其制造方法和电子设备
KR100653983B1 (ko) 스토리지 노드 콘택 형성방법
CN117529096B (zh) 半导体器件的制备方法
CN117529105B (zh) 半导体结构及其形成方法
CN217361582U (zh) 半导体装置
US11956944B2 (en) DRAM semiconductor structure formation method and DRAM semiconductor structure
US20240098982A1 (en) A Semiconductor Structure and Method of Forming the Same
US20230027860A1 (en) Semiconductor structure and manufacturing method thereof
US20230162981A1 (en) Semiconductor structure and method for fabricating same
US20220320298A1 (en) Method for manufacturing semiconductor structure and semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant