CN113937103A - 一种接触孔图案的制备方法 - Google Patents
一种接触孔图案的制备方法 Download PDFInfo
- Publication number
- CN113937103A CN113937103A CN202110996065.6A CN202110996065A CN113937103A CN 113937103 A CN113937103 A CN 113937103A CN 202110996065 A CN202110996065 A CN 202110996065A CN 113937103 A CN113937103 A CN 113937103A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- target
- target area
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 114
- 238000005530 etching Methods 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一种接触孔图案的制备方法，包括：提供衬底，在衬底中定义目标区域和非目标区域；在衬底上形成图形层，对目标区域上的图形层执行图形化工艺，以在目标区域上形成目标图形；形成覆盖目标区域和非目标区域的牺牲介质层；执行掩膜工艺，暴露出目标区域的牺牲介质层；执行蚀刻工艺，去除目标图形和非目标区域的牺牲介质层。本发明的制备方法在简化接触孔制程工艺、提高产能的同时降低了制程机台使用成本。
Description
技术领域
本发明涉及集成电路以及电子元器件的制造技术领域，特别涉及一种接触孔图案的制备方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，在半导体储存器结构中，位线之下具有位线接触部，现有位线接触部的制作方法非常繁琐。
发明内容
本公开的目的是提供一种接触孔图案的制备方法，简化位线接触孔的制程工艺、提高产能的同时降低制程机台使用成本。
为解决上述问题，根据本公开的一个实施例中提供了一种接触孔图案的制备方法，包括：
提供衬底，在所述衬底中定义目标区域和非目标区域；在所述衬底上形成图形层，对所述目标区域上的所述图形层执行图形化工艺，以在所述目标区域上形成目标图形；形成覆盖所述目标区域和所述非目标区域的牺牲介质层；执行掩膜工艺，暴露出所述目标区域的所述牺牲介质层；执行蚀刻工艺，去除所述目标图形和所述非目标区域的所述牺牲介质层。
在本公开的一种示例性实施例中，执行所述掩膜工艺的步骤包括：在所述牺牲介质层上形成光刻胶层；对所述光刻胶层进行曝光处理，去除所述目标区域的所述光刻胶层，保留所述非目标区域的所述光刻胶层，暴露出所述目标区域的所述牺牲介质层。
在本公开的一种示例性实施例中，所述蚀刻工艺包括第一蚀刻工艺和第二蚀刻工艺，执行所述第一蚀刻工艺去除所述目标区域的部分所述牺牲介质层和所述非目标区域的所述光刻胶层，使得所述目标图形暴露；执行所述第二蚀刻工艺去除所述目标图形和所述非目标区域的所述牺牲介质层。
在本公开的一种示例性实施例中，所述第一蚀刻工艺和所述第二蚀刻工艺为同一道蚀刻工艺。
在本公开的一种示例性实施例中，所述图形层包括堆叠的第一介质层和第二介质层，所述目标图形包括间隔排布的第一图形。
在本公开的一种示例性实施例中，执行所述第一蚀刻工艺使所述第一图形的所述第二介质层暴露，执行所述第二蚀刻工艺去除所述第一图形的所述第二介质层和所述第一图形的所述第一介质层以及去除所述非目标区域的所述牺牲介质层。
在本公开的一种示例性实施例中，所述第二蚀刻工艺包括第一子蚀刻工艺、第二子蚀刻工艺和第三子蚀刻工艺，通过执行所述第一子蚀刻工艺去除所述第一图形的所述第二介质层和所述非目标区域的部分所述牺牲介质层；通过执行所述第二子蚀刻工艺去除所述非目标区域的剩余所述牺牲介质层；通过执行所述第三子蚀刻工艺去除所述第一图形的所述第一介质层。
在本公开的一种示例性实施例中，所述制备方法还包括：执行图案转移工艺，以所述牺牲介质层为掩膜图形，将所述目标图形转移到所述衬底中的所述目标区域中。
在本公开的一种示例性实施例中，所述图形层包括堆叠设置的第一图形层和第二图形层，对所述第一图形层执行所述图形化工艺形成所述目标图形，在所述图案转移工艺中，所述目标图形经由所述第二图形层转移至所述衬底中。
在本公开的一种示例性实施例中，所述目标区域中包括多个间隔排布的埋入式字线结构，所述目标图形转移到所述埋入式字线结构之间的区域。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的制备接触孔图案的步骤流程图；
图2-图10是本发明实施例提供的制备接触孔图案的示意图。
附图标记：
1-目标区域；2-非目标区域；3-牺牲介质层；4-第一介质层；5-第一隔离介质层；6-第二介质层；7-光刻胶层；8-接触孔；9-多晶硅层；10-第二隔离介质层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
制备位线接触孔时，需要单独占用一步蚀刻工艺去除氧化硅层，之后再利用光刻工艺定位出位线接触孔的目标区域，最后通过蚀刻工艺将位线接触孔图案转移到目标区域。本发明的实施例是将光刻工艺的步骤提前，再进行蚀刻工艺，只利用一道蚀刻制程即可完成后续多层的蚀刻步骤，简化工艺步骤。
下面结合附图和实施例对本发明进行详细说明。
动态随机存储器包括：目标区域1和非目标区域2，本发明实施例提供的接触孔图案的制备方法制备得到的接触孔形成于目标区域1上。
图1是本发明一个实施例提供的制备接触孔图案的步骤流程图，如图1所示，接触孔图案的制备方法主要包括以下步骤：
步骤S1：提供衬底，在衬底中定义出目标区域1和非目标区域2。
具体的，在该步骤中，目标区域1为阵列区有源区，非目标区域2为外围电路区，阵列区有源区用于形成目标图形，外围电路区用于形成外围电路结构图形。
步骤S2：在衬底上形成图形层，对目标区域1上的图形层执行图形化工艺，以在目标区域1上形成目标图形。
其中，图形层包括：堆叠设置的第一介质层4和第二介质层6，且第一介质层4堆叠于第二介质层6之上。第一介质层4可以为SOC，第二介质层6可以为SiON、SIN。
在一实施例中，图形层包括：第一图形层和第二图形层，第一图形层堆叠于第二图形层之上。第一图形层包括堆叠设置的第一介质层4和第二介质层6，且第一介质层4堆叠于第二介质层6之上；第二图形层包括堆叠设置的第一介质层4和第二介质层6，且第一介质层4堆叠于第二介质层6之上。
衬底上设置有第一图形层，衬底上也可以堆叠设置有第一图形层和第二图形层。
作为示例，目标区域1上设置有第一图形层，非目标区域2上堆叠设置有第一图形层和第二图形层，且第一图形层堆叠于第二图形层之上。
作为示例，目标区域1和非目标区域2上均堆叠设置有第一图形层和第二图形层，且第一图形层堆叠于第二图形层之上。
在一实施例中，目标图形包括间隔排布的第一图形。
其中，第一图形包括堆叠设置的第一介质层4和第二介质层6，且第一介质层4堆叠于第二介质层6之上。第一介质层4可以为SOC，第二介质层6可以为SiON、SIN。
具体的，在该步骤中，当目标区域1上的图形层包括堆叠设置的第一图形层和第二图形层时，对目标区域1上的图形层执行图形化工艺，在目标区域1上形成目标图形的步骤包括：第一图形层堆叠于第二图形层之上，此时对第二图形层不进行处理，对第一图形层进行刻蚀，使得第一图形层形成为多个间隔排布的第一图形。
作为示例，如图2所示，目标区域1和非目标区域2上均堆叠设置有第一图形层和第二图形层，第一图形层堆叠于第二图形层之上，对目标区域1的第一图形层进行刻蚀，包括：对第一图形层的第一介质层4和第二介质层6依次进行刻蚀，得到多个间隔排布的第一图形；同时暴露出第二图形层中的第一介质层4。
在该步骤中，当目标区域1上的图形层仅包括第一图形层时，对目标区域1上的图形层执行图形化工艺，在目标区域1上形成目标图形的步骤包括：在第一图形层的第一介质层4上表面沉积多个第一图形，多个第一图形间隔排布；每相邻两个第一图形之间的区域用于暴露目标区域1的第一图形层中的第一介质层4。
具体的，先在第一图形层的第一介质层4上表面沉积多个第二介质层6，得到多个间隔排布的第二介质层6，接着在每个第二介质层6上表面沉积第一介质层4；每相邻两个第二介质层6之间的区域用于暴露目标区域1的第一图形层中的第一介质层4。
步骤S3：形成覆盖目标区域1和非目标区域2的牺牲介质层3。
如图3所示，非目标区域2堆叠设置有第一图形层和第二图形层，第一图形层堆叠于第二图形层之上。在非目标区域2的第一图形层表面，即第一图形层的第一介质层4的表面沉积牺牲介质层3，完全覆盖第一图形层的第一介质层4的表面，即完全覆盖非目标区域2的表面。
目标区域1设有第一图形层，第一图形层上设有目标图形，目标图形包括间隔排布的第一图形，第一图形包括堆叠设置的第一介质层4和第二介质层6，第一介质层4位于第二介质层6之上。当沉积牺牲介质层3时，牺牲介质层3设于相邻两个第二介质层6之间的区域中，覆盖第一图形层的第一介质层4；同时牺牲介质层3也完全覆盖第一图形的第一介质层4的表面，即完全覆盖目标图形的表面。
本实施例中，牺牲介质层3可以包括：氮化硅、氧化硅、碳化硅、氮氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种的组合。
步骤S4：执行掩膜工艺，暴露出目标区域1的牺牲介质层3。
在进行光刻处理时，需要先涂一层光刻胶，如图4所示，执行掩膜工艺的步骤包括：在牺牲介质层3上形成光刻胶层7；对光刻胶层7进行曝光处理，去除目标区域1的光刻胶层7，保留非目标区域2的光刻胶层7，暴露出目标区域1的牺牲介质层3。
在一实施例中，光刻胶层7下方还设置有抗反射层，在进行光刻处理时，以起到抗反射的作用。抗反射层可以包括非晶碳层或类金刚石膜。
步骤S5：执行蚀刻工艺，去除目标图形1和非目标区域2的牺牲介质层3。
其中，蚀刻工艺包括第一蚀刻工艺和第二蚀刻工艺，第二蚀刻工艺包括第一子蚀刻工艺、第二子蚀刻工艺和第三子蚀刻工艺。
具体地，执行第一蚀刻工艺，去除目标区域1的部分牺牲介质层3和非目标区域2的光刻胶层7，使得目标图形暴露。
如图5所示，目标图形位于第一图形层之上，包括多个间隔排布的第一图形，第一图形包括堆叠设置的第一介质层4和第二介质层6，第一介质层4位于第二介质层6之上，牺牲介质层3沉积于相邻两个第二介质层6之间的区域中，同时覆盖第一图形层的第一介质层4。由于此时牺牲介质层3也完全覆盖第一图形的第一介质层4，因此，第一蚀刻工艺去除的部分牺牲介质层3是指覆盖了第一图形的第一介质层4的部分，去除部分牺牲介质层3后，将暴露出第一图形的第一介质层4的表面。此时第一介质层4的表面与剩余牺牲介质层3的表面平齐。
同时，非目标区域2的光刻胶层7被刻蚀，光刻胶层7下方的牺牲介质层3被暴露。
在该步骤中，执行第二蚀刻工艺，去除目标图形和非目标区域2的牺牲介质层3。其中，第二蚀刻工艺包括：通过执行第一子蚀刻工艺去除第一图形的第一介质层4和非目标区域的部分牺牲介质层3；通过执行第二子蚀刻工艺去除非目标区域2的剩余牺牲介质层3；通过执行第三子蚀刻工艺去除第一图形的第二介质层6。
如图6所示，目标图形位于第一图形层之上，包括间隔排布的第一图形，第一图形包括堆叠设置的第一介质层4和第二介质层6，第一介质层4位于第二介质层6之上，执行第一子蚀刻工艺，对第一图形上表面暴露的第一介质层4进行刻蚀，使得第一介质层4下方的第一图形的第二介质层6暴露。非目标区域2包括第一图形层和第二图形层，第一图形层堆叠于第二图形层之上，对于非目标区域2的牺牲介质层3，只刻蚀掉部分牺牲介质层3，保留剩余牺牲介质层3，用于覆盖第一图形层的第一介质层4。
如图7所示，通过执行第二子蚀刻工艺去除非目标区域的剩余牺牲介质层3，将剩余牺牲介质层3下方的第一图形层的第一介质层4暴露。
如图8所示，此时目标图形的第一图形仅包括第二介质层6，通过执行第三子蚀刻工艺对目标图形的第一图形的第二介质层6进行刻蚀，使得第二介质层6下方的第一图形层的第一介质层4暴露。同时，对非目标区域2的第一图形层的部分第一介质层4进行刻蚀。
在一实施例中，第一蚀刻工艺和第二蚀刻工艺为同一道蚀刻工艺。
在一实施例中，本发明实施例的接触孔图案的制备方法还包括：执行图案转移工艺，以牺牲介质层3为掩膜图形，将目标图形转移到衬底中的目标区域1中。
具体地，如图9所示，执行完第二蚀刻工艺的第三子蚀刻工艺之后，目标区域1上的牺牲介质层3间隔排布，每两个相邻牺牲介质层3之间间隔一定距离，以牺牲介质层3为掩膜图形，从两个相邻牺牲介质层3之间的区域进行刻蚀，直至刻蚀到衬底中的目标区域1中，以此，将目标图形转移到衬底中的目标区域1中。
如图10所示，同时也对非目标区域2上的第一图形层和第二图形层进行刻蚀。
在一实施例中，目标区域1中包括多个间隔排布的埋入式字线结构，目标图形转移到埋入式字线结构之间的区域。
如图9和图10所示，目标区域1的有源区域中包括多条字线11，字线11上依次堆叠沉积有第一隔离介质层5、多晶硅层9和第二隔离介质层10。第二隔离介质层10上沉积有第一图形层，第一图形层包括上下堆叠的第一介质层4和第二介质层6，第一介质层4位于第二介质层6之上，第一图形层的第一介质层4上间隔排布有牺牲介质层3。以牺牲介质层3为掩膜图形，从两个相邻牺牲介质层3之间的区域进行刻蚀，先刻蚀第一图形层的第一介质层4和第二介质层6，再依次刻蚀第二介质层6下方的第二隔离介质层10、多晶硅层9和第一隔离介质层5。最后对第一隔离介质层5下方的有源区域进行刻蚀，得到埋入式字线结构之间的区域，该区域为接触孔8。
在一实施例中，图形层包括堆叠设置的第一图形层和第二图形层，对第一图形层执行图形化工艺形成目标图形，在图案转移工艺中，目标图形经由第二图形层转移至衬底中。
如图9和图10所示，目标区域1的有源区域中包括多条字线11，字线11上依次堆叠沉积有第一隔离介质层5、多晶硅层9和第二隔离介质层10。第二隔离介质层10上堆叠沉积有第一图形层和第二图形层，第一图形层位于第二图形层之上，对第一图形层执行图形化工艺，使得第一图形层形成为目标图形。图案转移工艺中，目标图形经由第二图形层转移至衬底中是指：以目标图形为基准，牺牲介质层3为掩膜，对第二图形层进行刻蚀，接着对第二图形层下方的部分进行刻蚀，最后将目标图形的图案转移至衬底的有源区域。
在一实施例中，接触孔图案为位线接触孔。
本发明旨在保护一种接触孔图案的制备方法，包括：提供衬底，在衬底中定义目标区域和非目标区域；在衬底上形成图形层，对目标区域上的图形层执行图形化工艺，以在目标区域上形成目标图形；形成覆盖目标区域和非目标区域的牺牲介质层；执行掩膜工艺，暴露出目标区域的牺牲介质层；执行蚀刻工艺，去除目标图形和非目标区域的牺牲介质层。以简化接触孔制程工艺、提高产能的同时降低制程机台使用成本。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种接触孔图案的制备方法，其特征在于，
提供衬底，在所述衬底中定义目标区域和非目标区域；
在所述衬底上形成图形层，对所述目标区域上的所述图形层执行图形化工艺，以在所述目标区域上形成目标图形；
形成覆盖所述目标区域和所述非目标区域的牺牲介质层；
执行掩膜工艺，暴露出所述目标区域的所述牺牲介质层；
执行蚀刻工艺，去除所述目标图形和所述非目标区域的所述牺牲介质层。
2.根据权利要求1所述的接触孔图案的制备方法，其特征在于，执行所述掩膜工艺的步骤包括：
在所述牺牲介质层上形成光刻胶层；
对所述光刻胶层进行曝光处理，去除所述目标区域的所述光刻胶层，保留所述非目标区域的所述光刻胶层，暴露出所述目标区域的所述牺牲介质层。
3.根据权利要求2所述的接触孔图案的制备方法，其特征在于，所述蚀刻工艺包括第一蚀刻工艺和第二蚀刻工艺，执行所述第一蚀刻工艺去除所述目标区域的部分所述牺牲介质层和所述非目标区域的所述光刻胶层，使得所述目标图形暴露；执行所述第二蚀刻工艺去除所述目标图形和所述非目标区域的所述牺牲介质层。
4.根据权利要求3所述的接触孔图案的制备方法，其特征在于，所述第一蚀刻工艺和所述第二蚀刻工艺为同一道蚀刻工艺。
5.根据权利要求3所述的接触孔图案的制备方法，其特征在于，所述图形层包括堆叠的第一介质层和第二介质层，所述目标图形包括间隔排布的第一图形。
6.根据权利要求5所述的接触孔图案的制备方法，其特征在于，执行所述第一蚀刻工艺使所述第一图形的所述第二介质层暴露，执行所述第二蚀刻工艺去除所述第一图形的所述第二介质层和所述第一图形的所述第一介质层以及去除所述非目标区域的所述牺牲介质层。
7.根据权利要求6所述的接触孔图案的制备方法，其特征在于，所述第二蚀刻工艺包括第一子蚀刻工艺、第二子蚀刻工艺和第三子蚀刻工艺，通过执行所述第一子蚀刻工艺去除所述第一图形的所述第二介质层和所述非目标区域的部分所述牺牲介质层；通过执行所述第二子蚀刻工艺去除所述非目标区域的剩余所述牺牲介质层；通过执行所述第三子蚀刻工艺去除所述第一图形的所述第一介质层。
8.根据权利要求1所述的接触孔图案的制备方法，其特征在于，所述制备方法还包括：执行图案转移工艺，以所述牺牲介质层为掩膜图形，将所述目标图形转移到所述衬底中的所述目标区域中。
9.根据权利要求8所述的接触孔图案的制备方法，其特征在于，所述图形层包括堆叠设置的第一图形层和第二图形层，对所述第一图形层执行所述图形化工艺形成所述目标图形，在所述图案转移工艺中，所述目标图形经由所述第二图形层转移至所述衬底中。
10.根据权利要求8所述的接触孔图案的制备方法，其特征在于，所述目标区域中包括多个间隔排布的埋入式字线结构，所述目标图形转移到所述埋入式字线结构之间的区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110996065.6A CN113937103A (zh) | 2021-08-27 | 2021-08-27 | 一种接触孔图案的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110996065.6A CN113937103A (zh) | 2021-08-27 | 2021-08-27 | 一种接触孔图案的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113937103A true CN113937103A (zh) | 2022-01-14 |
Family
ID=79274573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110996065.6A Pending CN113937103A (zh) | 2021-08-27 | 2021-08-27 | 一种接触孔图案的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113937103A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160087533A (ko) * | 2015-01-14 | 2016-07-22 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US20170256628A1 (en) * | 2016-03-03 | 2017-09-07 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns |
| CN109524400A (zh) * | 2017-09-18 | 2019-03-26 | 三星电子株式会社 | 包括电容器结构的半导体器件及制造其的方法 |
| US20190198339A1 (en) * | 2017-12-26 | 2019-06-27 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices |
| CN112542383A (zh) * | 2019-09-20 | 2021-03-23 | 长鑫存储技术有限公司 | 半导体制作方法 |
| CN113284852A (zh) * | 2021-05-14 | 2021-08-20 | 长鑫存储技术有限公司 | 存储器的制作方法 |
-
2021
- 2021-08-27 CN CN202110996065.6A patent/CN113937103A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160087533A (ko) * | 2015-01-14 | 2016-07-22 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US20170256628A1 (en) * | 2016-03-03 | 2017-09-07 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns |
| CN109524400A (zh) * | 2017-09-18 | 2019-03-26 | 三星电子株式会社 | 包括电容器结构的半导体器件及制造其的方法 |
| US20190198339A1 (en) * | 2017-12-26 | 2019-06-27 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices |
| CN110021520A (zh) * | 2017-12-26 | 2019-07-16 | 三星电子株式会社 | 制造集成电路器件的方法 |
| CN112542383A (zh) * | 2019-09-20 | 2021-03-23 | 长鑫存储技术有限公司 | 半导体制作方法 |
| CN113284852A (zh) * | 2021-05-14 | 2021-08-20 | 长鑫存储技术有限公司 | 存储器的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020061616A1 (en) | Method for fabricating semiconductor device | |
| JPH09199688A (ja) | 拡張トランジスタをもたらす埋込みストラップ・トレンチ・メモリ・セル | |
| US5438010A (en) | Method of reliably and readily manufacturing a semiconductor device having a cylindrical electrode | |
| US11889676B2 (en) | Method for manufacturing capacitor, capacitor array structure and semiconductor memory | |
| US20210327706A1 (en) | Semiconductor device | |
| US8053370B2 (en) | Semiconductor device and fabrications thereof | |
| US20090170336A1 (en) | Method for forming pattern of semiconductor device | |
| CN111668093B (zh) | 半导体器件及其形成方法 | |
| CN113937103A (zh) | 一种接触孔图案的制备方法 | |
| JP2003500829A (ja) | 特異なディープトレンチを形成する過程 | |
| WO2022205730A1 (zh) | 半导体结构的制造方法 | |
| CN110707044A (zh) | 形成半导体装置布局的方法 | |
| KR101095078B1 (ko) | 반도체 소자의 형성 방법 | |
| US6204117B1 (en) | Removal of silicon oxynitride on a capacitor electrode for selective hemispherical grain growth | |
| CN111341725B (zh) | 半导体图案的制作方法 | |
| CN113130308A (zh) | 离子注入区的形成方法 | |
| US20220044940A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN113964089B (zh) | 半导体结构的形成方法及半导体结构 | |
| US11997845B2 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| TWI798920B (zh) | 接墊的製造方法 | |
| CN111403269B (zh) | 图案化结构的制作方法 | |
| KR100252882B1 (ko) | 반도체 장치의 제조방법 | |
| WO2022160629A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| CN117156843A (zh) | 半导体结构及其形成方法 | |
| KR100308640B1 (ko) | 코어형트랜치캐패시터및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |