KR100252882B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100252882B1
KR100252882B1 KR1019970060057A KR19970060057A KR100252882B1 KR 100252882 B1 KR100252882 B1 KR 100252882B1 KR 1019970060057 A KR1019970060057 A KR 1019970060057A KR 19970060057 A KR19970060057 A KR 19970060057A KR 100252882 B1 KR100252882 B1 KR 100252882B1
Authority
KR
South Korea
Prior art keywords
layer
film
hld
region
amorphous silicon
Prior art date
Application number
KR1019970060057A
Other languages
English (en)
Other versions
KR19990039832A (ko
Inventor
전성배
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970060057A priority Critical patent/KR100252882B1/ko
Publication of KR19990039832A publication Critical patent/KR19990039832A/ko
Application granted granted Critical
Publication of KR100252882B1 publication Critical patent/KR100252882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type

Abstract

본 발명은 셀부와 주변회로부의 단차를 제거하도록 한 반도체 장치의 제조방법에 관한 것으로서, 제 1 영역과 제 2 영역으로 나누어진 기판의 일정영역에 소자격리막으로 격리되어 게이트 전극 및 소오스/드레인영역으로 이루어진 복수개의 트랜지스터를 형성하는 단계와, 상기 기판의 전면에 제 1 HLD막, 질화막, 제 2 HLD막을 형성한 후 선택적으로 제거하여 제 1 영역의 기판 표면을 노출시키는 단계와, 상기 기판의 전면에 제 1 도전층 및 제 3 HLD막을 형성하고 제 1 영역의 제 3 HLD막을 선택적으로 제거하여 제 1 도전층의 표면을 노출시키는 단계와, 상기 기판의 전면에 제 2 도전층을 형성하고 제 1 영역의 질화막 표면이 노출되도록 제 2 도전층, 제 3 HLD막, 제 1 도전층, 제 2HLD막을 선택적으로 제거하는 단계와, 상기 제 1 영역의 제 3 HLD막 및 제 2 HLD막을 제거하는 단계와, 상기 기판의 전면에 유전체막 및 플레이트층을 형성하고 제 1 영역의 플레이트층 및 유전체막을 선택적으로 제거하는 단계와, 상기 제 2 영역의 기판의 표면이 노출되도록 제 2 영역의 플레이트층, 유전체막, 제 2 도전층, 제 3 HLD막, 제 1 도전층, 제 2 HLD막, 질화막, 제 1 HLD막을 선택적으로 제거하는 단계와, 그리고 상기 기판의 전면에 제 4 HLD막 및 BPSG층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 장치의 제조방법
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 셀부와 주변회로부의 단차를 제거하는데 적당한 반도체 장치의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 발전에 따라 하나의 반도체 칩상에 높은 집적도로서 많은 소자들을 집적시키는 작업이 활발하게 진행되어 오고 있다.
특히, DRAM(Dynamic Random Access Memory)의 메모리셀에 있어서는 소자의 크기를 최소로 하기 위해 여러 가지 다양한 셀구조가 제안되어 왔다.
고집적화를 위해 칩상에서 차지하는 면적을 최소화시킨다는 관점에서 메모리셀은 하나의 트랜지스터와 하나의 커패시터로 구성하는 것이 바람직하다.
이와 같이 하나의 커패시터로 구성된 메모리셀에 있어서, 신호전하는 트랜지스터(스위칭트랜지스터)에 연결되는 커패시터의 스토리지노드(Storage Node)에 저장된다.
따라서 반도체 메모리 장치의 고집적화로 인해 메모리셀 크기가 작아지게 되면 이에 따라 커패시터 크기도 작아지게 되므로 스토리지노드에 저장할 수 있는 신호전하의 수도 감소하게 된다.
그러므로 원하는 신호를 오동작하는 일없이 전달하기 위해서는 신호전달에 필요한 커패시터 용량 확보를 위해 메모리셀의 커패시터 스토리지노드가 어떤 정해진 값 이상의 표면적을 가져야 한다.
따라서 메모리셀 크기의 축소화를 위해서는 커패시터의 스토리지노드가 반도체 기판상의 제한된 영역내에서 상대적으로 큰 면적을 가져야만 한다.
이와 같이 커패시터 스토리지노드의 표면적을 증대시키기 위해 여러 가지 방법들이 제안되어 왔다.
즉, 커패시터 스토리지노드 표면적을 증대시켜 커패시터 용량을 최대화시킬 수 있는 방법으로, 현재까지 핀(Pin)구조, 실린더(Cylinder)구조, 박스(Box)구조 등과 같은 다양한 3차원 구조의 커패시터가 제안되었다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 장치의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1h는 종래 기술에 의한 반도체 장치의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와같이 셀부와 주변회로부의 두 영역으로 나누어진 반도체 기판(11)이 필드 산화막(13)에 의해 활성(Active)영역과 소자격리 영역으로 구분된 반도체 기판(11)의 웰 영역(12)상에 게이트 절연막(14)을 형성한다.
이어, 상기 반도체 기판(11)의 전면에 게이트 형성을 위한 폴리 실리콘층을 증착한다.
그리고 포토리소그래피 공정으로 상기 폴리 실리콘층을 패터닝하여 게이트 전극(15)을 형성한다.
이어, 상기 게이트 전극(15)의 양측면에 절연막 측벽(16)을 형성하여 게이트 전극(15)을 절연시킨다.
그리고 상기 게이트 전극(15) 및 절연막 측벽(16)을 마스크로 이용하여 상기 반도체 기판(11)의 노출된 활성영역에 소오스/드레인 영역을 형성하기 위한 n+불순물(또는 p+)을 도핑하여 불순물 확산영역(17)을 형성한다.
도 1b에 도시한 바와같이 전면에 제 1 HLD막(18)을 형성하고, 상기 제 1 HLD막(18)상에 질화막(19)을 형성한다.
이어, 상기 질화막(19)상에 제 2 HLD막(20)을 형성하고, 상기 제 2 HLD막(20)상에 제 1 감광막(21)을 도포한 후, 노광 및 현상공정으로 패터닝한다.
도 1c에 도시한 바와같이 상기 패터닝된 제 1 감광막(21)을 마스크로 이용하여 셀부의 상기 제 2 HLD막(20), 질화막(19), 제 1 HLD막(18)을 선택적으로 제거하여 불순물 확산영역(17)이 형성된 반도체 기판(11)의 표면을 노출시킨다.
도 1d에 도시한 바와같이 상기 제 1 감광막(21)을 제거하고, 상기 반도체 기판(11)의 전면에 제 1 비정질 실리콘층(22)을 형성한다.
이어, 상기 제 1 비정질 실리콘층(22)상에 제 3 HLD막(23)을 형성한다.
그리고 상기 제 3 HLD막(23)상에 제 2 감광막(24)을 도포한 후, 노광 및 현상공정으로 커패시터가 형성될 셀부의 일정영역 및 주변회로부상에만 남도록 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(24)을 마스크로 이용하여 상기 제 3 HLD막(23)을 선택적으로 제거하여 상기 제 1 비정질 실리콘층(22)의 표면을 일부분 노출시킨다.
도 1e에 도시한 바와같이 상기 제 2 감광막(24)을 제거하고, 상기 반도체 기판(11)의 전면에 제 2 비정질 실리콘층(25)을 형성한다.
이어, 상기 제 2 비정질 실리콘층(25)상에 제 3 감광막(26)을 도포한 후, 노광 및 현상공정으로 셀부의 일정영역상에만 남도록 패터닝한다.
도 1f에 도시한 바와같이 상기 패터닝된 제 3 감광막(26)을 마스크로 이용하여 상기 질화막(19)의 표면이 노출되도록 상기 제 2 비정질 실리콘층(25), 제 3 HLD막(23), 제 1 비정질 실리콘층(22), 제 2 HLD막(20)을 선택적으로 건식식각한다.
이어, 상기 잔존하는 제 3 HLD막(23), 제 2 HLD막(20)을 습식식각(Wet Etch)으로 제거하여 스택(Stack)구조의 핀(Pin) 커패시터의 스토리지노드를 형성한다.
도 1g에 도시한 바와같이 상기 제 3 감광막(26)을 제거하고, 전면에 유전체막(27)과 비정질 실리콘층을 증착하여 플레이트층(28)을 형성한다.
이어, 상기 플레이트층(28)상에 제 4 감광막(29)을 도포한 후, 노광 및 현상공정으로 패터닝한다.
그리고 상기 패터닝된 제 4 감광막(29)을 마스크로 이용하여 상기 플레이트층(28) 및 유전체막(27)을 선택적으로 제거하고, 계속해서 상기 질화막(19) 및 제 1 HLD막(18)을 선택적으로 제거하여 상기 불순물 확산영역(17)이 형성된 반도체 기판(11) 표면의 일부를 노출시킨다.
도 1h에 도시한 바와같이 상기 제 4 감광막(29)을 제거하고, 상기 반도체 기판(11)의 전면에 제 4 HLD막(30) 및 BPSG(BoronPhosphorusSilicate Glass)층(31)을 차례로 형성한다.
이후 공정은 도시하지 않았지만, 계속해서 배선공정을 실시한다.
그러나 이와같은 종래 기술의 반도체 장치의 제조방법에 있어서 셀부의 커패시터 제조에 필요한 커패시터의 증착두께 만큼 셀부와 주변회로부의 단차가 발생하여 배선공정시 평탄도에 기인된 배선의 불량이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 셀부와 주변회로부의 단차를 없앨 수 있도록 한 반도체 장치의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1h는 종래의 반도체 장치의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2i는 본 발명에 의한 반도체 장치의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
51 : 반도체 기판 52 : 웰 53 : 필드 산화막
54 : 게이트 절연막 55 : 게이트 전극 56 : 절연막 측벽
57 : 불순물 확산영역 58 : 제 1 HLD막 59 : 질화막
60 : 제 2 HLD막 62 : 제 1 비정질 실리콘층 63 : 제 3 HLD막
65 : 제 2 비정질 실리콘층 67 : 유전체막 68 : 플레이트층
71 : 제 4 HLD막 72 : BPSG층
61,64,66,69,70 : 감광막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 장치의 제조방법은 제 1 영역과 제 2 영역으로 나누어진 기판의 일정영역에 소자격리막으로 격리되어 게이트 전극 및 소오스/드레인영역으로 이루어진 복수개의 트랜지스터를 형성하는 단계와, 상기 기판의 전면에 제 1 HLD막, 질화막, 제 2 HLD막을 형성한 후 선택적으로 제거하여 제 1 영역의 기판 표면을 노출시키는 단계와, 상기 기판의 전면에 제 1 도전층 및 제 3 HLD막을 형성하고 제 1 영역의 제 3 HLD막을 선택적으로 제거하여 제 1 도전층의 표면을 노출시키는 단계와, 상기 기판의 전면에 제 2 도전층을 형성하고 제 1 영역의 질화막 표면이 노출되도록 제 2 도전층, 제 3 HLD막, 제 1 도전층, 제 2HLD막을 선택적으로 제거하는 단계와, 상기 제 1 영역의 제 3 HLD막 및 제 2 HLD막을 제거하는 단계와, 상기 기판의 전면에 유전체막 및 플레이트층을 형성하고 제 1 영역의 플레이트층 및 유전체막을 선택적으로 제거하는 단계와, 상기 제 2 영역의 기판의 표면이 노출되도록 제 2 영역의 플레이트층, 유전체막, 제 2 도전층, 제 3 HLD막, 제 1 도전층, 제 2 HLD막, 질화막, 제 1 HLD막을 선택적으로 제거하는 단계와, 그리고 상기 기판의 전면에 제 4 HLD막 및 BPSG층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 장치의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2i는 본 발명에 의한 반도체 장치의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와같이 셀부와 주변회로부의 두 영역으로 나누어진 반도체 기판(51)이 필드 산화막(53)에 의해 활성(Active)영역과 소자격리 영역으로 구분된 반도체 기판(51)의 웰 영역(52)상에 게이트 절연막(54)을 형성한다.
이어, 상기 반도체 기판(51)의 전면에 게이트 형성을 위한 폴리 실리콘층을 증착한다.
그리고 포토리소그래피 공정으로 상기 폴리 실리콘층을 패터닝하여 게이트 전극(55)을 형성한다.
이어, 상기 게이트 전극(55)의 양측면에 절연막 측벽(56)을 형성하여 게이트 전극(55)을 절연시킨다.
그리고 상기 게이트 전극(55) 및 절연막 측벽(56)을 마스크로 이용하여 상기 반도체 기판(51)의 노출된 활성영역에 소오스/드레인 영역을 형성하기 위한 n+불순물(또는 p+)을 도핑하여 불순물 확산영역(57)을 형성한다.
도 2b에 도시한 바와같이 상기 반도체 기판(51)의 전면에 제 1 HLD막(58)을 형성하고, 상기 제 1 HLD막(58)상에 질화막(59)을 형성한다.
이어, 상기 질화막(59)상에 제 2 HLD막(60)을 형성하고, 상기 제 2 HLD막(60)상에 제 1 감광막(61)을 도포한 후, 노광 및 현상공정으로 패터닝한다.
도 2c에 도시한 바와같이 상기 패터닝된 제 1 감광막(61)을 마스크로 이용하여 셀부의 상기 제 2 HLD막(60), 질화막(59), 제 1 HLD막(58)을 선택적으로 제거하여 불순물 확산영역(57)이 형성된 반도체 기판(51)의 표면을 노출시킨다.
도 2d에 도시한 바와같이 상기 제 1 감광막(61)을 제거하고, 상기 반도체 기판(51)의 전면에 제 1 비정질 실리콘층(62)을 형성한다.
이어, 상기 제 1 비정질 실리콘층(62)상에 제 3 HLD막(63)을 형성한다.
그리고 상기 제 3 HLD막(63)상에 제 2 감광막(64)을 도포한 후, 노광 및 현상공정으로 커패시터가 형성될 셀부의 일정영역 및 주변회로부에만 남도록 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(64)을 마스크로 이용하여 상기 제 3 HLD막(63)을 선택적으로 제거하여 상기 제 1 비정질 실리콘층(62)의 표면을 일부분 노출시킨다.
도 2e에 도시한 바와같이 상기 제 2 감광막(64)을 제거하고, 상기 반도체 기판(51)의 전면에 제 2 비정질 실리콘층(65)을 형성한다.
이어, 상기 제 2 비정질 실리콘층(65)상에 제 3 감광막(66)을 도포한 후, 노광 및 현상공정으로 셀부의 일정영역 및 주변회로부에만 남도록 패터닝한다.
도 2f에 도시한 바와같이 상기 패터닝된 제 3 감광막(66)을 마스크로 이용하여 셀부의 상기 질화막(59)의 표면이 노출되도록 상기 제 2 비정질 실리콘층(65), 제 3 HLD막(63), 제 1 비정질 실리콘층(62), 제 2 HLD막(60)을 선택적으로 건식식각한다.
이어, 상기 잔존하는 제 3 HLD막(63), 제 2 HLD막(60)을 습식식각으로 제거하여 스택(Stack)구조의 핀(Pin) 커패시터의 스토리지노드를 형성한다.
도 2g에 도시한 바와같이 상기 제 3 감광막(66)을 제거하고, 상기 반도체 기판(51)의 전면에 유전체막(67)과 비정질 실리콘층을 증착하여 플레이트층(68)을 형성한다.
이어, 상기 플레이트층(68)상에 제 4 감광막(69)을 도포한 후, 노광 및 현상공정으로 셀부의 커패시터가 형성될 영역과 주변회로부에만 남도록 패터닝한다.
그리고 상기 패터닝된 제 4 감광막(69)을 마스크로 이용하여 상기 플레이트층(68) 및 유전체막(67)을 선택적으로 제거하고, 계속해서 상기 질화막(59) 및 제 1 HLD막(58)을 선택적으로 제거하여 상기 불순물 확산영역(57)이 형성된 반도체 기판(51)의 표면을 노출시킨다.
도 2h에 도시한 바와같이 상기 제 4 감광막(69)을 제거하고, 상기 반도체 기판(51)의 전면에 제 5 감광막(70)을 도포한 후, 노광 및 현상공정으로 셀부와 주변회로부의 일정영역에 남도록 패터닝한다.
이어, 상기 패터닝된 제 5 감광막(70)을 마스크로 이용하여 주변회로부의 플레이트층(68), 유전체막(67), 제 2 비정질 실리콘층(65), 제 3 HLD막(63), 제 1 비정질 실리콘층(62), 제 2 HLD막(60), 질화막(59), 제 1 HLD막(58)을 선택적으로 제거하여 반도체 기판(51)의 표면을 노출시킨다.
도 2i에 도시한 바와같이 상기 제 5 감광막(70)을 제거하고, 상기 반도체 기판(51)의 전면에 제 4 HLD막(71) 및 BPSG(BoronPhosphorusSilicate Glass)층(72)을 차례로 형성한다.
이후 공정은 도시하지 않았지만, 계속해서 배선공정을 실시한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 장치의 제조방법에 있어서 셀부와 주변회로부의 단차를 제거함으로써 배선공정시 평탄도에 기인하여 배선의 불량을 방지할 수 있기 때문에 반도체 장치의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 제 1 영역과 제 2 영역으로 나누어진 기판의 일정영역에 소자격리막으로 격리되어 게이트 전극 및 소오스/드레인영역으로 이루어진 복수개의 트랜지스터를 형성하는 단계;
    상기 기판의 전면에 제 1 HLD막, 질화막, 제 2 HLD막을 형성한 후 선택적으로 제거하여 제 1 영역의 기판 표면을 노출시키는 단계;
    상기 기판의 전면에 제 1 도전층 및 제 3 HLD막을 형성하고 제 1 영역의 제 3 HLD막을 선택적으로 제거하여 제 1 도전층의 표면을 노출시키는 단계;
    상기 기판의 전면에 제 2 도전층을 형성하고 제 1 영역의 질화막 표면이 노출되도록 제 2 도전층, 제 3 HLD막, 제 1 도전층, 제 2HLD막을 선택적으로 제거하는 단계;
    상기 제 1 영역의 제 3 HLD막 및 제 2 HLD막을 제거하는 단계;
    상기 기판의 전면에 유전체막 및 플레이트층을 형성하고 제 1 영역의 플레이트층 및 유전체막을 선택적으로 제거하는 단계;
    상기 제 2 영역의 기판의 표면이 노출되도록 제 2 영역의 플레이트층, 유전체막, 제 2 도전층, 제 3 HLD막, 제 1 도전층, 제 2 HLD막, 질화막, 제 1 HLD막을 선택적으로 제거하는 단계;
    상기 기판의 전면에 제 4 HLD막 및 BPSG층을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 장치의 제조방법.
KR1019970060057A 1997-11-14 1997-11-14 반도체 장치의 제조방법 KR100252882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060057A KR100252882B1 (ko) 1997-11-14 1997-11-14 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060057A KR100252882B1 (ko) 1997-11-14 1997-11-14 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19990039832A KR19990039832A (ko) 1999-06-05
KR100252882B1 true KR100252882B1 (ko) 2000-06-01

Family

ID=19524747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060057A KR100252882B1 (ko) 1997-11-14 1997-11-14 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100252882B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327430B1 (ko) * 1999-08-27 2002-03-13 박종섭 고체 촬상 소자의 제조방법
KR100649817B1 (ko) * 2000-07-31 2006-11-24 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR19990039832A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
KR100252882B1 (ko) 반도체 장치의 제조방법
KR100277907B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100249177B1 (ko) 반도체 소자의 제조방법
KR100268939B1 (ko) 반도체 장치의 제조방법
KR100266027B1 (ko) 반도체장치의 제조방법
KR100244305B1 (ko) 반도체 메모리장치의 제조방법
KR100359764B1 (ko) 반도체 메모리 소자의 제조방법
KR100295656B1 (ko) 반도체메모리제조방법
KR100239450B1 (ko) 반도체 메모리소자의 제조방법
KR0147683B1 (ko) 반도체 메모리 소자의 구조 및 제조방법
KR100252909B1 (ko) 반도체소자의커패시터제조방법
KR100232208B1 (ko) 반도체 소자의 커패시터 제조방법
KR100268938B1 (ko) 반도체 메모리 장치의 제조방법
KR100252853B1 (ko) 커패시터의 제조방법
KR100232205B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR100252542B1 (ko) 디램셀저장전극제조방법
KR100226754B1 (ko) 커패시터의 제조방법
KR20020002172A (ko) 반도체 소자의 캐패시터 제조방법
KR0156142B1 (ko) 반도체 메모리 장치의 제조방법
KR960013644B1 (ko) 캐패시터 제조방법
KR19990048683A (ko) 반도체 소자의 커패시터 제조방법
KR19990075146A (ko) 스토리지 전극의 콘택홀 형성방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR19990080205A (ko) 반도체 소자의 커패시터 제조방법
KR20020081798A (ko) 엠엠엘 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee