CN113130308A - 离子注入区的形成方法 - Google Patents

离子注入区的形成方法 Download PDF

Info

Publication number
CN113130308A
CN113130308A CN202110226460.6A CN202110226460A CN113130308A CN 113130308 A CN113130308 A CN 113130308A CN 202110226460 A CN202110226460 A CN 202110226460A CN 113130308 A CN113130308 A CN 113130308A
Authority
CN
China
Prior art keywords
layer
ion implantation
shb
odl
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110226460.6A
Other languages
English (en)
Inventor
陶骞
乔夫龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110226460.6A priority Critical patent/CN113130308A/zh
Publication of CN113130308A publication Critical patent/CN113130308A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种离子注入区的形成方法，包括：步骤一、进行离子注入区的形成区域的定义，包括如下分步骤：步骤11、依次形成ODL层、SHB层和PR层；步骤12、采用光刻工艺对PR层进行图形化；步骤13、以图形化后的所述PR层为掩膜对SHB层进行刻蚀从而将图形转移到SHB层上；步骤14、去除PR层，以SHB层为掩膜对ODL层进行刻蚀将图形转移到ODL层上，离子注入区的形成区域的ODL层全部被去除；步骤二、以图形化后的ODL层和SHB层的叠加层为掩膜进行离子注入形成离子注入区；步骤三、去除SHB层和ODL层。本发明能精确控制离子注入区的CD和结深。

Description

离子注入区的形成方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种离子注入(IMP)区的形成方法。
背景技术
离子注入区通过离子注入工艺形成于半导体衬底上的掺杂区域，随着工艺节点的缩小，离子注入区的关键尺寸(CD)和结形貌的控制要求越来越高。现有方法中，离子注入区是通过依次形成底部抗反射涂层(Bottom Anti Reflection Coating,BARC)和光刻胶，光刻胶打开离子注入区域后，穿过BARC层进行离子注入形成所述离子注入区。在一些离子注入工艺中，为了减少离子注入能量，还需要对离子注入区域的BARC层进行减薄，但是减薄会是离子注入区的CD扩大。
例如在NAND闪存(flash)中在存储阵列的外围还包括输入输出器件，相对于存储阵列中的存储单元，输入输出器件为高压(HV)器件，通常为高压N型器件即HVN器件；HVN器件的N型源漏(IOSDN)的离子注入时需要采用
Figure BDA0002956558410000011
的BARC层，因此需要采用高注入能量而高注入能量则会导致更深的离子注入区的结(junction)形貌，同时高能IMP作业会是离子注入区的宽度不易控制，最后会使离子注入区的CD撑大约50％。
为了提升NAND flash的HVN器件性能，故需要降低IMP注入能量，能将BARC层厚度减薄到
Figure BDA0002956558410000012
减薄BARC层时采用干法刻蚀(dry etch)进行，减薄是单独对离子注入区的形成区域的BARC层进行打开并进行干法刻蚀减薄，BARC层的减薄本身会使打开区域的开口扩大，从而依然存在离子注入区的CD撑大约50％的问题。
发明内容
本发明所要解决的技术问题是提供一种离子注入区的形成方法，能精确控制离子注入区的CD和结深。
为解决上述技术问题，本发明提供的离子注入区的形成方法包括步骤：
步骤一、进行离子注入区的形成区域的定义，包括如下分步骤：
步骤11、在需要形成离子注入区的下层结构表面依次形成有机底层结构(OrganicUnder Layer，ODL)层、硅氧基硬掩模中间层结构(Si-O-based Hard Mask，SHB)层和光刻胶(PR)层。
步骤12、采用光刻工艺对所述PR层进行图形化，图形化后的所述PR层将所述离子注入区的形成区域打开以及将所述离子注入区的形成区域外覆盖。
步骤13、以图形化后的所述PR层为掩膜对所述SHB层进行刻蚀从而将所述PR层的图形转移到所述SHB层上。
步骤14、去除所述PR层，以所述SHB层为掩膜对所述ODL层进行刻蚀将所述SHB层的图形转移到所述ODL层上，所述离子注入区的形成区域的所述ODL层全部被去除。
步骤二、以图形化后的所述ODL层和所述SHB层的叠加层为掩膜进行离子注入在所述下层结构中形成所述离子注入区。
步骤三、去除所述SHB层和所述ODL层。
进一步的改进是，步骤11中所述ODL层采用第一碳涂层(Spin-On-Carbon，SOC)，SOC是高碳含量的聚合物。
进一步的改进是，所述SHB层采用硅底部抗反射涂层(Si-BARC)。
进一步的改进是，所述ODL层、所述SHB层和所述PR层都采用涂布工艺形成。
进一步的改进是，所述离子注入区包括NAND闪存的输入输出器件的源漏注入区。
进一步的改进是，所述下层结构包括半导体衬底，在所述半导体衬底表面形成有所述输入输出器件的栅介质层。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，步骤二中，所述离子注入穿过所述栅介质层使所述离子注入区形成于所述半导体衬底中。
进一步的改进是，所述栅介质层包括栅氧化层。
进一步的改进是，所述输入输出器件的源漏注入区的关键尺寸的最小值达88nm以下。
进一步的改进是，步骤12中，图形化后所述PR层的打开区域的开口的关键尺寸等于所述输入输出器件的源漏注入区的关键尺寸。
步骤14完成后，图形化后的所述ODL层和所述SHB层的叠加层的打开区域的开口的关键尺寸保持为图形化后所述PR层的打开区域的开口的关键尺寸。
进一步的改进是，步骤13中采用干法刻蚀对所述SHB层进行刻蚀。
步骤14中采用干法刻蚀对所述ODL层进行刻蚀。
进一步的改进是，步骤三包括如下分步骤：
步骤31、进行第二碳涂层的涂布将图形化后的所述ODL层和所述SHB层的叠加层的打开区域的开口完全填充并延伸到开口外的所述SHB层的表面。
步骤32、进行所述第二碳涂层的回刻将开口外的所述SHB层表面的所述第二碳涂层完全去除以及将开口区域内的所述第二碳涂层减薄到顶部表面低于所述SHB层的底部表面。
步骤33、去除所述SHB层，同时以所述第二碳涂层保护所述离子注入区不受影响。
步骤34、去除所述第二碳涂层和所述ODL层。
进一步的改进是，所述输入输出器件位于所述NAND闪存的存储阵列的外围。
进一步的改进是，所述输入输出器件的源漏注入区的掺杂类型为N型。
和现有技术中直接采用一层BARC层来定义离子注入区以及需要穿过BARC层来进行离子注入不同，本发明中采用由ODL层、SHB层和PR层叠加而成的三层膜层结构来进行离子注入区的形成区域定义，三层膜层结构能实现图形的依次传递，从而能对图形的关键尺寸的精确控制，这样就能对离子注入区的关键尺寸进行精确控制；通常，三层膜层还能使ODL层在离子注入区的形成区域全部打开，从而能将离子注入的注入能量降低到最小，这样能防止离子注入能量过大对离子注入区的关键尺寸的扩大以及结深形貌改变的不利影响，最后本发明能精确控制离子注入区的CD和结深。
另外，本发明中引入的SHB层和ODL层会作为牺牲层在离子注入完成后被去除；且通过在去除SHB层的过程中，引入第二碳涂层能实现对离子注入区的保护，在SHB层去除之后再同时去除ODL层和第二碳涂层，所以能通过二次刻蚀完全去除过程中的牺牲层即SHB层和ODL层。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例离子注入区的形成方法的流程图；
图2A-图2F是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例离子注入区103的形成方法的流程图；如图2A至图2F所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例离子注入区103的形成方法包括步骤：
步骤一、进行离子注入区103的形成区域的定义，包括如下分步骤：
步骤11、如图2A所示，在需要形成离子注入区103的下层结构表面依次形成ODL层201、SHB层202和PR层203。
本发明实施例中，所述ODL层201采用第一碳涂层。
所述SHB层202采用硅底部抗反射涂层。
所述ODL层201、所述SHB层202和所述PR层203都采用涂布工艺形成。
所述离子注入区103包括NAND闪存的输入输出器件的源漏注入区。所述输入输出器件的源漏注入区的关键尺寸的最小值达88nm以下。
所述输入输出器件位于所述NAND闪存的存储阵列的外围。
所述输入输出器件的源漏注入区的掺杂类型为N型。
所述下层结构包括半导体衬底101，在所述半导体衬底101表面形成有所述输入输出器件的栅介质层102。较佳选择为，所述半导体衬底101包括硅衬底。所述栅介质层102包括栅氧化层。
步骤12、如图2A所示，采用光刻工艺对所述PR层203进行图形化，图形化后的所述PR层203将所述离子注入区103的形成区域打开以及将所述离子注入区103的形成区域外覆盖。
步骤13、如图2B所示，以图形化后的所述PR层203为掩膜对所述SHB层202进行刻蚀从而将所述PR层203的图形转移到所述SHB层202上。
本发明实施例中，采用干法刻蚀对所述SHB层202进行刻蚀。
步骤14、如图2B所示，去除所述PR层203，以所述SHB层202为掩膜对所述ODL层201进行刻蚀将所述SHB层202的图形转移到所述ODL层201上，所述离子注入区103的形成区域的所述ODL层201全部被去除。
本发明实施例中，采用干法刻蚀对所述ODL层201进行刻蚀。
步骤12中，图形化后所述PR层203的打开区域的开口的关键尺寸等于所述输入输出器件的源漏注入区的关键尺寸。由于，步骤13和14能实现图形的依次转移，故步骤14完成后，图形化后的所述ODL层201和所述SHB层202的叠加层的打开区域的开口的关键尺寸保持为图形化后所述PR层203的打开区域的开口的关键尺寸。
步骤二、如图2C所示，以图形化后的所述ODL层201和所述SHB层202的叠加层为掩膜进行离子注入在所述下层结构中形成所述离子注入区103，离子注入如箭头线204所示。
所述离子注入穿过所述栅介质层102使所述离子注入区103形成于所述半导体衬底101中。
步骤三、去除所述SHB层202和所述ODL层201。
步骤三包括如下分步骤：
步骤31、如图2D所示，进行第二碳涂层205的涂布将图形化后的所述ODL层201和所述SHB层202的叠加层的打开区域的开口完全填充并延伸到开口外的所述SHB层202的表面。
步骤32、如图2E所示，进行所述第二碳涂层205的回刻将开口外的所述SHB层202表面的所述第二碳涂层205完全去除以及将开口区域内的所述第二碳涂层205减薄到顶部表面低于所述SHB层202的底部表面。
步骤33、如图2F所示，去除所述SHB层202。在去除所述SHB层202中，由于在所述开口中填充有所述第二碳涂层205，故能所述第二碳涂层205能保护底部的所述离子注入区103不受影响。
步骤34、如图2F所示，去除所述第二碳涂层205和所述ODL层201。
和现有技术中直接采用一层BARC层来定义离子注入区103以及需要穿过BARC层来进行离子注入不同，本发明实施例中采用由ODL层201、SHB层202和PR层203叠加而成的三层膜层结构来进行离子注入区103的形成区域定义，三层膜层结构能实现图形的依次传递，从而能对图形的关键尺寸的精确控制，这样就能对离子注入区103的关键尺寸进行精确控制；通常，三层膜层还能使ODL层201在离子注入区103的形成区域全部打开，从而能将离子注入的注入能量降低到最小，这样能防止离子注入能量过大对离子注入区103的关键尺寸的扩大以及结深形貌改变的不利影响，最后本发明实施例能精确控制离子注入区103的CD和结深。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种离子注入区的形成方法，其特征在于，包括步骤：
步骤一、进行离子注入区的形成区域的定义，包括如下分步骤：
步骤11、在需要形成离子注入区的下层结构表面依次形成ODL层、SHB层和PR层；
步骤12、采用光刻工艺对所述PR层进行图形化，图形化后的所述PR层将所述离子注入区的形成区域打开以及将所述离子注入区的形成区域外覆盖；
步骤13、以图形化后的所述PR层为掩膜对所述SHB层进行刻蚀从而将所述PR层的图形转移到所述SHB层上；
步骤14、去除所述PR层，以所述SHB层为掩膜对所述ODL层进行刻蚀将所述SHB层的图形转移到所述ODL层上，所述离子注入区的形成区域的所述ODL层全部被去除；
步骤二、以图形化后的所述ODL层和所述SHB层的叠加层为掩膜进行离子注入在所述下层结构中形成所述离子注入区；
步骤三、去除所述SHB层和所述ODL层。
2.如权利要求1所述的离子注入区的形成方法，其特征在于：步骤11中所述ODL层采用第一碳涂层。
3.如权利要求2所述的离子注入区的形成方法，其特征在于：所述SHB层采用硅底部抗反射涂层。
4.如权利要求3所述的离子注入区的形成方法，其特征在于：所述ODL层、所述SHB层和所述PR层都采用涂布工艺形成。
5.如权利要求1所述的离子注入区的形成方法，其特征在于：所述离子注入区包括NAND闪存的输入输出器件的源漏注入区。
6.如权利要求5所述的离子注入区的形成方法，其特征在于：所述下层结构包括半导体衬底，在所述半导体衬底表面形成有所述输入输出器件的栅介质层。
7.如权利要求6所述的离子注入区的形成方法，其特征在于：所述半导体衬底包括硅衬底。
8.如权利要求6所述的离子注入区的形成方法，其特征在于：步骤二中，所述离子注入穿过所述栅介质层使所述离子注入区形成于所述半导体衬底中。
9.如权利要求6所述的离子注入区的形成方法，其特征在于：所述栅介质层包括栅氧化层。
10.如权利要求6所述的离子注入区的形成方法，其特征在于：所述输入输出器件的源漏注入区的关键尺寸的最小值达88nm以下。
11.如权利要求10所述的离子注入区的形成方法，其特征在于：步骤12中，图形化后所述PR层的打开区域的开口的关键尺寸等于所述输入输出器件的源漏注入区的关键尺寸；
步骤14完成后，图形化后的所述ODL层和所述SHB层的叠加层的打开区域的开口的关键尺寸保持为图形化后所述PR层的打开区域的开口的关键尺寸。
12.如权利要求1或11所述的离子注入区的形成方法，其特征在于：步骤13中采用干法刻蚀对所述SHB层进行刻蚀；
步骤14中采用干法刻蚀对所述ODL层进行刻蚀。
13.如权利要求1所述的离子注入区的形成方法，其特征在于：步骤三包括如下分步骤：
步骤31、进行第二碳涂层的涂布将图形化后的所述ODL层和所述SHB层的叠加层的打开区域的开口完全填充并延伸到开口外的所述SHB层的表面；
步骤32、进行所述第二碳涂层的回刻将开口外的所述SHB层表面的所述第二碳涂层完全去除以及将开口区域内的所述第二碳涂层减薄到顶部表面低于所述SHB层的底部表面；
步骤33、去除所述SHB层，同时以所述第二碳涂层保护所述离子注入区不受影响；
步骤34、去除所述第二碳涂层和所述ODL层。
14.如权利要求6所述的离子注入区的形成方法，其特征在于：所述输入输出器件位于所述NAND闪存的存储阵列的外围。
15.如权利要求6所述的离子注入区的形成方法，其特征在于：所述输入输出器件的源漏注入区的掺杂类型为N型。
CN202110226460.6A 2021-03-01 2021-03-01 离子注入区的形成方法 Pending CN113130308A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110226460.6A CN113130308A (zh) 2021-03-01 2021-03-01 离子注入区的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110226460.6A CN113130308A (zh) 2021-03-01 2021-03-01 离子注入区的形成方法

Publications (1)

Publication Number Publication Date
CN113130308A true CN113130308A (zh) 2021-07-16

Family

ID=76772388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110226460.6A Pending CN113130308A (zh) 2021-03-01 2021-03-01 离子注入区的形成方法

Country Status (1)

Country Link
CN (1) CN113130308A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005749A (zh) * 2021-11-01 2022-02-01 武汉新芯集成电路制造有限公司 沟槽的制作方法、存储器件的制作方法
CN114695360A (zh) * 2022-05-31 2022-07-01 合肥晶合集成电路股份有限公司 Sram及其制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060094230A1 (en) * 2004-11-04 2006-05-04 International Business Machines Corporation Multiple Layer Resist Scheme Implementing Etch Recipe Particular to Each Layer
US20120270159A1 (en) * 2011-04-22 2012-10-25 Shin-Etsu Chemical Co., Ltd. Patterning process
TW201423907A (zh) * 2012-12-05 2014-06-16 United Microelectronics Corp 具有接觸插栓的半導體結構與其形成方法
US20140295650A1 (en) * 2013-03-27 2014-10-02 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104752205A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20160276465A1 (en) * 2015-03-16 2016-09-22 United Microelectronics Corp. Method of using an ion implantation process to prevent a shorting issue of a semiconductor device
CN106611708A (zh) * 2015-10-15 2017-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108257919A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 随机动态处理存储器元件的形成方法
CN108565216A (zh) * 2018-05-31 2018-09-21 上海华力集成电路制造有限公司 双大马士革通孔工艺的返工方法
CN108807266A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN110707004A (zh) * 2018-10-11 2020-01-17 联华电子股份有限公司 半导体装置及其形成方法
CN111128692A (zh) * 2019-12-05 2020-05-08 上海华力集成电路制造有限公司 光刻站点三层薄膜堆叠结构片返工工艺方法
CN111584348A (zh) * 2020-05-28 2020-08-25 上海华力集成电路制造有限公司 三层光刻材料的返工方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060094230A1 (en) * 2004-11-04 2006-05-04 International Business Machines Corporation Multiple Layer Resist Scheme Implementing Etch Recipe Particular to Each Layer
US20120270159A1 (en) * 2011-04-22 2012-10-25 Shin-Etsu Chemical Co., Ltd. Patterning process
TW201423907A (zh) * 2012-12-05 2014-06-16 United Microelectronics Corp 具有接觸插栓的半導體結構與其形成方法
US20140295650A1 (en) * 2013-03-27 2014-10-02 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104752205A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20160276465A1 (en) * 2015-03-16 2016-09-22 United Microelectronics Corp. Method of using an ion implantation process to prevent a shorting issue of a semiconductor device
CN106611708A (zh) * 2015-10-15 2017-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108257919A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 随机动态处理存储器元件的形成方法
CN108807266A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN108565216A (zh) * 2018-05-31 2018-09-21 上海华力集成电路制造有限公司 双大马士革通孔工艺的返工方法
CN110707004A (zh) * 2018-10-11 2020-01-17 联华电子股份有限公司 半导体装置及其形成方法
CN111128692A (zh) * 2019-12-05 2020-05-08 上海华力集成电路制造有限公司 光刻站点三层薄膜堆叠结构片返工工艺方法
CN111584348A (zh) * 2020-05-28 2020-08-25 上海华力集成电路制造有限公司 三层光刻材料的返工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005749A (zh) * 2021-11-01 2022-02-01 武汉新芯集成电路制造有限公司 沟槽的制作方法、存储器件的制作方法
CN114695360A (zh) * 2022-05-31 2022-07-01 合肥晶合集成电路股份有限公司 Sram及其制作方法

Similar Documents

Publication Publication Date Title
KR100359780B1 (ko) 반도체 소자의 제조방법
KR100822621B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN108172581B (zh) 一种带sonos结构的晶体管及其制造方法
CN113130308A (zh) 离子注入区的形成方法
US7229928B2 (en) Method for processing a layered stack in the production of a semiconductor device
CN111430364A (zh) 半导体器件结构及其制备方法
KR20060076499A (ko) 반도체 소자의 금속배선 형성방법
JP2003511875A (ja) 反射防止膜を備える半導体メモリ装置を製造するための方法
CN114823296A (zh) 一种半导体结构的制备方法
CN111554687B (zh) 半导体结构的制备方法
CN114220734A (zh) 沟槽栅的制造方法
JP2010161361A (ja) 同一ウェハ上に様々なトランジスタを集積するための方法および装置
TWI449085B (zh) 半導體元件的製程方法
TW201322376A (zh) 嵌入式快閃記憶體之字元線的製造方法
CN107946308B (zh) 一种存储器件中形成控制栅的工艺流程方法
KR20080029638A (ko) 반도체 소자의 제조방법
KR100568424B1 (ko) 반도체 소자의 선택적 실리사이드 형성 방법
KR101060703B1 (ko) 반도체 소자의 제조 방법
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
TWI552313B (zh) 同時製作晶胞區與周邊區之半導體元件的方法
KR101030298B1 (ko) 스택 게이트형 플래쉬 메모리 소자의 제조 방법
KR100436066B1 (ko) 반도체소자의제조방법
KR100246784B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100531551B1 (ko) 반도체소자 및 그의 제조방법
KR20080030289A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination