KR20080029638A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20080029638A KR20080029638A KR1020060096491A KR20060096491A KR20080029638A KR 20080029638 A KR20080029638 A KR 20080029638A KR 1020060096491 A KR1020060096491 A KR 1020060096491A KR 20060096491 A KR20060096491 A KR 20060096491A KR 20080029638 A KR20080029638 A KR 20080029638A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- hard mask
- amorphous carbon
- carbon hard
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 54
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 51
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 229920000642 polymer Polymers 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 11
- 239000006117 anti-reflective coating Substances 0.000 claims 1
- 230000003667 anti-reflective effect Effects 0.000 abstract description 9
- 230000002265 prevention Effects 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- IUHFWCGCSVTMPG-UHFFFAOYSA-N [C].[C] Chemical compound [C].[C] IUHFWCGCSVTMPG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 비정질카본하드마스크의 스트라이래이션 또는 탑어택을 방지하기 위한 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 식각대상층 상에 비정질카본하드마스크층을 형성하는 단계, 상기 비정질카본하드마스크상에 SiON막과 유기반사방지막을 순차로 적층하는 단계, 상기 유기반사방지막 상에 식각예정지역을 오픈시키는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 유기반사방지막과 SiON막을 식각하되 서로 다른 두단계의 식각공정을 실시하는 단계, 상기 유기반사방지막 및 SiON막을 식각마스크로 상기 비정질카본하드마스크를 식각하는 단계, 상기 비정질카본하드마스크를 식각마스크로 상기 식각대상층을 식각하는 단계를 포함하고, 상기한 본 발명은 비정질카본하드마스크의 스트라이래이션 및 탑어택을 방지하여 수직프로파일을 갖는 비정질카본하드마스크를 형성함으로써 기술적으로는 0.066㎛이하 게이트라인 패터닝(Gate Line Patterning)기술을 확보할 수 있는 효과가 있다.
비정질카본하드마스크, 폴리머, 스트라이래이션, 유기반사방지막, SiON
Description
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 2a 및 도 2b는 종래 기술에 따른 하드마스크패턴을 나타내는 SEM사진,
도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 4는 본 발명의 바람직한 실시예에 따른 하드마스크패턴을 나타내는 SEM사진.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 희생산화막
33 : 비정질카본하드마스크 34 : SiON막
35 : 유기반사방지막 36 : 감광막패턴
37 : 리세스패턴
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 하드마스크패턴 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 기존의 플라나 게이트(Planar Gate) 배선형성 방법은 게이트 채널길이(Gate Channel Length)가 점점 작아지고, 이온주입 도핑(Implant Dopping) 농도가 증가함에 따라 전계(Electric Filed) 증가에 기인한 접합누설전류(Junction Leakage)에 의해 소자의 리프레시(Refresh) 특성을 확보하기가 어렵다.
이를 개선하기 위해, 반도체 기판을 선택적으로 일부식각하여 리세스패턴을 형성하고 있다. 리세스패턴을 형성함으로써 채널길이증가 및 이온주입 도핑농도의 감소가 가능하여 소자의 리프레시 특성이 크게 개선된다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 희생산화막(12)과 비정질카본하드마스크(13)를 순차로 형성하고, 비정질카본하드마스크(13) 상에 SiON막(14)과 유기반사방지막(OBARC;Organic Bottom Anti Reflection Coating)(15)을 순차로 형성한 후, 유기반사방지막(15)에 감광막을 형성하고 노광 및 현상으로 리세스예정지역을 오픈시키는 감광막패턴(16)을 형성한다. 유기반사방지막(15)은 카본성질로 이루어진 반사방지막이다. 여기서, 비정질카본하드마스크(13)는 반도체 기판(11)을 식각하기위한 하드마스크역할을 하고, SiON막(14)은 비정질카본하드마스크(13)를 식각하기위한 하드마스크역할을 하며, 유기반사방지막(15)은 감광막의 노광시 반사방지역할을 하기 위한 것이다.
이어서, 감광막패턴(16)을 식각마스크로 유기반사방지막(15)과 SiON막(14)을 식각한다. 여기서, 식각가스는 CF4/CHF3의 혼합가스를 사용한다.
그러나, CF4/CHF3의 혼합가스를 사용하여 유기반사방지막(15)과 SiON막(14)을 동시에 식각할 경우 폴리머(Polymer)가 많이 발생하여 스트라이래이션(Striation, 100)이 발생하는 문제점이 있다. 특히, 스트라이래이션(100)은 카본(Carbon)성질로 이루어진 유기반사방지막(15)에서 심하게 나타난다.
위와 같은, 스트라이래이션(100) 문제를 해결하기 위해 도 1b에 도시된 바와 같이, 유기반사방지막(15)과 SiON막(14)을 식각하기 위한 식각가스로 CF4/CHF3의 혼합가스 대신에 CF4가스만 단독으로 사용한다.
그러나, CF4가스만 단독으로 사용하여 유기반사방지막(15)과 SiON막(14)을 식각할 경우, 유기반사방지막(15)과 SiON막(14)이 과도하게 식각되어 언더컷(200)이 발생되는 문제점이 있다. 특히, 언더컷(200)은 식각선택비가 부족한 SiON막(14)에서 심하게 나타난다.
위와 같이, 유기반사방지막(15)과 SiON막(14)의 식각시 폴리머의 발생으로 스트라이래이션(100) 또는 식각선택비의 부족으로 언더컷(200)이 발생하면, 후속 비정질카본하드마스크(13)의 식각시에도 상기와 같은 문제점들이 그대로 전사되어 나타난다.
도 2a 및 도 2b는 종래 기술에 따른 하드마스크패턴을 나타내는 SEM(Scanning Electron Microscope)사진이다.
도 2a에 도시된 바와 같이, 도 1a에 도시된 스트라이래이션(100)을 갖는 유기반사방지막과 SiON막을 식각마스크로 식각된 비정질카본하드마스크의 모습을 알 수 있다. 도시된 바와 같이, 비정질카본하드마스크에도 스트라이래이션(100A)이 그대로 전사되어 나타나는 것을 알 수 있다.
도 2b에 도시된 바와 같이, 도 1b에 도시된 언더컷(200)을 갖는 유기반사방지막과 SiON막을 식각마스크로 식각된 비정질카본하드마스크의 모습을 알 수 있다. 도시된 바와 같이, 비정질카본하드마스크의 탑부분이 먼저식각되어 탑어택(Top Attack, 200A)이 발생한 것을 알 수 있다.
위와 같이, 비정질카본하드마스크에 나타난 스트라이래이션(100A) 또는 탑어택(200A)은 후속 리세스패턴 형성시 그대로 전사되어 리세스패턴을 잘 형성할 수 없는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 비정질카본하드마스크의 스트라이래이션 또는 탑어택을 방지하기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 반도체 소자의 제조방법은 식각대상층 상에 비정질카본하드마스크층을 형성하는 단계, 상기 비정질카본하드마스크상에 SiON막과 유기반사방지막을 순차로 적층하는 단계, 상기 유기반사방지막 상에 식각예정지역을 오픈시키는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 유기반사방지막과 SiON막을 식각하되 서로 다른 두단계의 식각공정을 실시하는 단계, 상기 유기반사방지막 및 SiON막을 식각마스크로 상기 비정질카본하드마스크를 식각하는 단계, 상기 비정질카본하드마스크를 식각마스크로 상기 식각대상층을 식각하는 단계를 포함하는 것을 특징으로 한다.
특히, 서로 다른 두단계의 식각공정은 유기반사방지막을 식각하기 위한 제1단계, SiON막을 식각하기 위한 제2단계를 포함하되, 제1단계는 CF4가스를 단독으로 사용하여 실시하고, 제2단계는 CF4/CHF3의 혼합가스로 실시하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(31) 상에 희생산화막(32)을 형성한다. 여기서, 반도체 기판(31)은 소자분리막과 웰(Well) 등 소정 공정이 수행된 상태이다. 또한, 희생산화막(32)은 소자분리막을 형성하기 위해 사용된 패드산화막을 그대로 사용할 수 있다.
이어서, 희생산화막(32) 상에 비정질카본하드마스크(33)를 형성한다. 여기서, 비정질카본하드마스크(33)는 후속 리세스패턴을 형성하기 위해 반도체 기판(31)을 식각하는 하드마스크역할을 하기 위한 것으로, 1000Å∼5000Å의 두께로 형성한다. 특히, 비정질카본하드마스크(33)는 기존에 하드마스크로 많이 사용된 폴리실리콘(Poly Silicon)과 달리 리세스패턴을 형성하기 위한 식각공정이 완료되는 시점에서 손실되지 않고 그대로 남아있기 때문에 비정질카본하드마스크(33) 하부의 희생산화막(32)의 손실방지 및 리세스패턴의 탑어택을 방지할 수 있다.
이어서, 비정질카본하드마스크(33) 상에 SiON막(34)을 형성한다. 여기서, SiON막(34)은 비정질카본하드마스크(33)를 식각하기 위한 하드마스크역할과 동시에 후속 감광막의 노광시에 유기반사방지막과 함께 반사방지막 역할을 하기 위한 것이다.
이어서, SiON막(34) 상에 유기반사방지막(Organic Bottom Anti Reflection Coating;OBARC)(35)을 형성한다. 여기서, 유기반사방지막(35)은 후속 감광막패턴 형성을 형성하기 위한 감광막의 노광시에 반사방지역할을 하기 위한 것으로, 카본(Carbon)성질로 이루어져있다.
이어서, 유기반사방지막(35) 상에 리세스예정지역이 오픈된 감광막패턴(36) 을 형성한다. 여기서, 감광막패턴(36)은 유기반사방지막(35) 상에 감광막을 코팅(Coating)하고 노광 및 현상으로 리세스예정지역이 오픈되도록 패터닝하여 형성한다.
이어서, 감광막패턴(36)을 식각마스크로 유기반사방지막(35)과 SiON막(34)을 식각하여 패터닝하는데, 이때 종래 기술에서 발생한 비정질카본하드마스크(33)의 스트라이래이션(100A)과 탑어택(200A) 문제를 해결하기 위해, 비정질카본하드마스크(33)의 하드마스크역할을 하는 유기반사방지막(35) 및 SiON막(34)을 서로 다른 두단계의 식각공정을 실시한다. 설명의 편의를 위해 서로 다른 두단계의 식각공정을 도 3b와 도 3c로 나누어 설명하기로 한다.
도 3b에 도시된 바와 같이, 감광막패턴(36)을 식각마스크로 유기반사방지막(35)을 식각한다. 여기서, 유기반사방지막(35)은 스트라이래이션의 발생에 영향을 많이 미치는 층이므로, 폴리머를 많이 발생시키는 CHF3가스를 사용하지 않고 CF4가스를 단독으로 사용하여 패터닝한다.
따라서, 스트라이래이션을 최소화시켜 유기반사방지막(35)을 수직프로파일(Vertical Profile)로 식각할 수 있다. 이하, 패터닝된 유기반사방지막(35)을 '유기반사방지막(35A)'이라고 한다.
이어서 도 3c에 도시된 바와 같이, 감광막패턴(36)을 식각마스크로 SiON막(34)을 식각한다. 여기서, SiON막(34)은 식각선택비의 부족으로 언더컷이 발생하여 비정질카본하드마스크의 탑어택에 영향을 많이 미치는 층이므로, 충분한 식각선 택비를 확보하기 위해 폴리머가 적절히 발생되도록 CF4/CHF3의 혼합가스를 사용하여 패터닝한다.
따라서, SiON막(34)의 언더컷을 방지하여 수직프로파일로 식각할 수 있다. 이하, 패터닝된 SiON막(34)을 'SiON막(34A)'이라고 한다.
도 3d에 도시된 바와 같이, 감광막패턴(36)을 제거한다. 여기서, 감광막패턴(36)은 산소 스트립으로 제거한다.
이어서, 유기반사방지막(35A) 및 SiON막(34A)을 식각마스크로 비정질카본하드마스크(33)를 식각한다. 여기서, 비정질카본하드마스크(33)는 O2, N2 및 H2의 혼합가스를 사용하여 식각한다.
감광막패턴(36)의 스트립을 생략한 채 비정질카본하드마스크(33)의 식각시 감광막패턴(36)이 제거되도록 할 수도 있다.
위와 같이, 스트라이래이션 및 언더컷이 발생하지 않고 수직프로파일로 패터닝된 유기반사방지막(35A) 및 SiON막(34A)을 식각마스크로 비정질카본하드마스크(33)를 식각함으로써 비정질카본하드마스크(33)도 유기반사방지막(35A) 및 SiON막(34A)와 같이 수직프로파일로 식각된다. 이하, 패터닝된 비정질카본하드마스크(33)를 '비정질카본하드마스크(33A)'라고 한다.
비정질카본하드마스크(33A)의 식각이 완료되는 시점에서 유기반사방지막(35A)과 SiON막(34A)은 모두 소실된다.
도 3e에 도시된 바와 같이, 비정질카본하드마스크(33A)를 식각마스크로 희생 산화막(32) 및 반도체 기판(31)을 식각하여 리세스패턴(37)을 형성한다. 여기서, 반도체 기판(31)은 HBr/Cl2의 혼합가스로 식각한다.
위와 같이, 수직프로파일로 패터닝된 비정질카본하드마스크(33A)를 식각마스크로 반도체 기판(31)을 식각함으로써 스트라이래이션이나 탑어택 없는 리세스패턴(37)을 형성할 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 하드마스크패턴을 나타내는 SEM(Scanning Electron Microscope)사진이다.
도 4에 도시된 바와 같이, 서로 다른 두단계의 식각공정으로 패터닝된 유기반사방지막과 SiON막을 식각마스크로 하여 식각된 비정질카본하드마스크가 스트라이래이션이나 탑어택없이 수직프로파일을 갖고 형성된 것을 알 수 있다.
상기한 본 발명은, 비정질카본하드마스크(33A)의 스트라이래이션 또는 탑어택을 유발하는 유기반사방지막(35A) 및 SiON막(34A)을 서로 다른 두단계의 식각공정을 실시하여 수직프로파일을 갖도록 식각함으로써, 유기반사방지막(35A) 및 SiON막(34A)을 식각마스크로 패터닝되는 비정질카본하드마스크(33A)의 스트라이래이션 또는 탑어택을 방지할 수 있는 장점이 있다.
또한, 본 발명의 바람직한 실시예는 수직프로파일을 갖는 리세스패턴 형성을 위한 공정을 설명하였지만, 수직프로파일을 갖는 리세스패턴 외에 상부는 수직프로파일 하부는 상부보다 폭이 넓고 라운드진 프로파일을 갖는 벌브형 리세스패턴 형 성시에도 적용할 수 있다.
또한, 리세스패턴 또는 벌브형 리세스패턴 외에 비정질카본하드마스크(33A)를 하드마스크로 사용하는 모든 식각공정에 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 비정질카본하드마스크의 스트라이래이션 및 탑어택을 방지하여 수직프로파일을 갖는 비정질카본하드마스크를 형성함으로써 기술적으로는 0.066㎛이하 게이트라인 패터닝(Gate Line Patterning)기술을 확보할 수 있는 효과가 있다.
또한, 경제적으로는 추가적인 차세대 장비에 대한 투자를 최소화함으로써 생산원가를 줄일 수 있고, 향후 양산적용시 수율을 향상시킴으로써 매출 및 순익확대에 기여할 수 있는 효과가 있다.
Claims (4)
- 피식각층 상에 비정질카본하드마스크층을 형성하는 단계;상기 비정질카본하드마스크상에 SiON막과 유기반사방지막을 순차로 적층하는 단계;상기 유기반사방지막 상에 식각예정지역을 오픈시키는 감광막패턴을 형성하는 단계;스트라이래이션 방지를 위해 폴리머 발생이 적은 조건으로 상기 유기반사방지막을 식각하는 단계;언더컷 방지를 위해 폴리머 발생이 많은 조건으로 상기 SiON막을 식각하는 단계;상기 SiON막 식각에 의해 노출된 상기 비정질카본하드마스크를 식각하는 단계; 및상기 비정질카본하드마스크를 식각마스크로 상기 식각대상층을 식각하는 단계를 포함하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 유기반사방지막의 식각은 CF4가스를 단독으로 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 SiON막의 식각은 CF4/CHF3의 혼합가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 식각대상층은 반도체 기판이고, 식각대상층 식각하여 리세스패턴을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096491A KR20080029638A (ko) | 2006-09-29 | 2006-09-29 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096491A KR20080029638A (ko) | 2006-09-29 | 2006-09-29 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080029638A true KR20080029638A (ko) | 2008-04-03 |
Family
ID=39532176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060096491A KR20080029638A (ko) | 2006-09-29 | 2006-09-29 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080029638A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851779A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN116207039A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
-
2006
- 2006-09-29 KR KR1020060096491A patent/KR20080029638A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851779A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN116207039A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20090070474A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP2007300125A (ja) | 半導体素子の微細パターンの形成方法 | |
| CN102099915A (zh) | 采用双硬掩模涂层制造cmos图像传感器的方法 | |
| KR20080029638A (ko) | 반도체 소자의 제조방법 | |
| KR100876806B1 (ko) | 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법 | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20130023146A (ko) | 기판 상에 반도체 컴포넌트들을 생성하기 위한 방법, 및 반도체 컴포넌트들을 포함하는 기판 | |
| KR20060104397A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20100004705A (ko) | 반도체 장치 제조 방법 | |
| KR100612947B1 (ko) | 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법 | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| US7994065B2 (en) | Method for fabricating semiconductor device | |
| KR100909162B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101016334B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| TWI449085B (zh) | 半導體元件的製程方法 | |
| KR100799031B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN107946308B (zh) | 一种存储器件中形成控制栅的工艺流程方法 | |
| KR20100079576A (ko) | 반도체 소자의 제조방법 | |
| KR20040076982A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060113297A (ko) | 에스티에이알 공정을 이용한 반도체장치의 제조방법 | |
| KR20110076661A (ko) | 반도체 소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |