KR20060113297A - 에스티에이알 공정을 이용한 반도체장치의 제조방법 - Google Patents

에스티에이알 공정을 이용한 반도체장치의 제조방법 Download PDF

Info

Publication number
KR20060113297A
KR20060113297A KR1020050036589A KR20050036589A KR20060113297A KR 20060113297 A KR20060113297 A KR 20060113297A KR 1020050036589 A KR1020050036589 A KR 1020050036589A KR 20050036589 A KR20050036589 A KR 20050036589A KR 20060113297 A KR20060113297 A KR 20060113297A
Authority
KR
South Korea
Prior art keywords
gate
etching
hard mask
nitride layer
mask nitride
Prior art date
Application number
KR1020050036589A
Other languages
English (en)
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050036589A priority Critical patent/KR20060113297A/ko
Publication of KR20060113297A publication Critical patent/KR20060113297A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

본 발명은 STAR 공정에 의해 게이트스택 증착후 발생하는 골 부분에 위치할 수 있는 감광막 레시듀 및 스트링어 형태의 하드마스크질화막을 제거하여 실리사이드/폴리실리콘의 식각저하 현상을 방지할 수 있는 반도체장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치의 제조 방법은 실리콘기판을 소정 깊이로 식각하여 서로 다른 단차를 갖는 BLC 노드와 SNC 노드를 제공하는 STAR 패턴을 형성하는 단계, 상기 STAR 패턴 상에 게이트산화막을 형성하는 단계, 상기 게이트산화막 상에 폴리실리콘, 실리사이드 및 하드마스크질화막을 적층하여 게이트스택을 형성하는 단계, 상기 하드마스크질화막 상에 게이트마스크를 형성하는 단계, 상기 게이트마스크를 식각장벽으로 상기 하드마스크질화막을 식각하는 1차 식각 단계, 상기 게이트마스크를 스트립하는 단계, 상기 게이트스택 형성후 발생하는 골에 위치하는 상기 1차 식각 및 스트립후의 하드마스크잔류물 및 감광막 레시듀를 제거하기 위한 2차 식각 단계, 및 상기 실리사이드와 폴리실리콘을 식각하여 상기 BLC 노드와 상기 SNC 노드에 걸치는 스텝구조의 게이트를 형성하는 3차 식각 단계를 포함한다.
스텝구조, 게이트라인, 레시듀, 마이크로웨이브파워, RF파워

Description

에스티에이알 공정을 이용한 반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING STAR PROCESS}
도 1a 내지 도 1c는 종래기술에 따른 반도체장치의 제조 방법을 간략히 도시한 공정 단면도,
도 2a 및 도 2b는 하드마스크질화막을 식각한 후의 탑뷰(Top view)와 단면 사진,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 실리콘기판 32 : 소자분리막
33 : 반사방지막 34 : STAR 마스크
35 : STAR 패턴 36 : 게이트산화막
37 : 폴리실리콘 38 : 실리사이드
39 : 하드마스크질화막 40 : 게이트마스크
본 발명은 반도체 제조 기술에 관한 것으로, 특히 STAR 공정을 이용한 반도체장치의 제조 방법에 관한 것이다.
DRAM과 같은 반도체장치의 집적도가 높아짐에 따라 셀전하의 증가와 리프레시 특성 향상은 반도체장치의 신뢰성과 직접적인 관계를 가지고, 장치의 한계성을 극복하기 위해서는 리프레시 개선이 필수적이다.
일반적인 반도체장치 공정에서 리프레시 특성을 향상시키기 위해 게이트의 크기가 증가되어야 하지만, 디자인룰에 제약을 가지고, 채널영역의 보론의 농도 조절도 제한적이다.
따라서, 보론의 농도를 유지하고, 리프레시를 향상시키기 위해서 게이트 길이를 증가시키는 방법이 제안되었다.
위와 같이 게이트 길이를 증가시키기 위한 하나의 방법으로 게이트 아래의 활성영역이 스텝을 갖도록 한 STAR(STep gated Asymmetry Recess) 공정을 이용한 반도체장치가 제안되었다.
도 1a 내지 도 1c는 종래기술에 따른 반도체장치의 제조 방법을 간략히 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 실리콘기판(11)의 소정 영역에 소자분리막(12)을 형성한 후, 실리콘기판(11) 상에 BARC(Bottom Anti-Reflective Coating layer, 13) 과 감광막(14)을 차례로 형성한다.
이어서, 감광막(14)을 STAR 마스크 형상으로 패터닝한 후, STAR 마스크 형상의 감광막(14)을 식각장벽으로 BARC(13), 실리콘기판(11)을 순차적으로 식각하여 리세스 형상의 STAR 패턴(15)을 형성한다.
이상과 같이 STAR 마스크 형상의 감광막(14)을 식각장벽으로 이용한 BARC(13) 및 실리콘기판(11)의 식각공정을 STAR 식각 공정이라고 일컬으며, STAR 패턴(15)이 제공하는 리세스 형상은 스토리지노드콘택이 연결될 'SNC 노드'이고, 감광막(14) 아래는 비트라인콘택이 연결될 'BLC 노드'이다.
위와 같이 종래기술은 STAR 식각 공정을 통해 단차가 서로 다른 BLC 노드와 SNC 노드를 형성한다. 즉, BLC 노드가 SNC 노드에 비해 단차가 높아져 활성영역간 단차가 발생하고, 더불어 활성영역과 소자분리막간에도 단차가 발생한다.
도 1b에 도시된 바와 같이, 감광막(14)과 BARC(13)를 스트립한 후, 전면에 게이트산화막(16)을 형성하고, 게이트산화막(16) 상에 폴리실리콘(17), 실리사이드(18) 및 하드마스크질화막(19)의 순서로 적층하여 게이트스택을 형성한다.
이어서, 감광막을 도포한 후 노광 및 현상으로 패터닝하여 게이트마스크(20)를 형성한다.
도 1c에 도시된 바와 같이, 게이트스택에 대해 게이트패터닝 공정을 진행하여 게이트(SG)를 형성한다. 예컨대, 게이트마스크(20)를 식각장벽으로 하드마스크질화막(19)을 식각하고, 게이트마스크(20) 제거후 하드마스크질화막(19)을 식각장벽으로 실리사이드(18) 및 폴리실리콘(17)을 식각하여 SNC 노드와 BLC 노드에 걸쳐 서 스텝구조를 갖는 게이트(SG)를 형성한다.
그러나, 전술한 종래기술은 게이트(SG) 형성을 위해 폴리실리콘(17), 실리사이드(18) 및 하드마스크질화막(19)의 순서로 적층한 후 골(21a)과 마루(21b)로 이루어지는 굴곡이 형성되는 것을 피할 수 없고(도 1b 참조), 이 굴곡에 의해 게이트패터닝 공정시 게이트마스크(20)로 사용된 감광막의 레시듀(PR Residue) 또는 하드마스크질화막의 식각불량(Unetch)이 발생하는 문제가 있다. 도면부호 '22'는 하드마스크질화막의 식각불량을 도시하고 있다.
도 2a 및 도 2b는 하드마스크질화막을 식각한 후의 탑뷰(Top view)와 단면 사진으로서, 활성영역의 일부를 식각하여 STAR 패턴을 형성하므로써 이후 게이트(SG)를 위한 스택을 형성하였을 때 굴곡(골과 마루)이 형성되고, 그 정도는 STAR 식각두께 정도에 따라 심해지게 된다.
통상적인 RF 플라즈마 장비에서의 하드마스크질화막(19) 식각은 측면식각이 아닌 수직식각이 이루어지고 이러한 식각 방식에서 골부분의 경우 하드마스크질화막(19)이 미세하게 스트링어(STARinger) 형태로 잔류할 수 있고, 또한 감광막 현상(PR Develop)에 의한 게이트마스크(20) 제거시 감광막 찌꺼기가 남을 수 있다.
이러한 잔류 하드마스크질화막 및 감광막찌꺼기는 이후 실리사이드/폴리실리콘 식각시 식각가스에 의한 고선택비로 특정부분(잔류 하드마스크질화막 및 잔류 감광막찌꺼기)에서 실리사이드 및 폴리실리콘의 식각 저하 현상을 유발한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, STAR 공정에 의해 게이트스택 증착후 발생하는 골 부분에 위치할 수 있는 감광막 레시듀 및 스트링어 형태의 하드마스크질화막을 제거하여 실리사이드/폴리실리콘의 식각저하 현상을 방지할 수 있는 반도체장치의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 제조 방법은 실리콘기판을 소정 깊이로 식각하여 서로 다른 단차를 갖는 BLC 노드와 SNC 노드를 제공하는 STAR 패턴을 형성하는 단계, 상기 STAR 패턴 상에 게이트산화막을 형성하는 단계, 상기 게이트산화막 상에 폴리실리콘, 실리사이드 및 하드마스크질화막을 적층하여 게이트스택을 형성하는 단계, 상기 하드마스크질화막 상에 게이트마스크를 형성하는 단계, 상기 게이트마스크를 식각장벽으로 상기 하드마스크질화막을 식각하는 1차 식각 단계, 상기 게이트마스크를 스트립하는 단계, 상기 게이트스택 형성후 발생하는 골에 위치하는 상기 1차 식각 및 스트립후의 하드마스크잔류물 및 감광막 레시듀를 제거하기 위한 2차 식각 단계, 및 상기 실리사이드와 폴리실리콘을 식각하여 상기 BLC 노드와 상기 SNC 노드에 걸치는 스텝구조의 게이트를 형성하는 3차 식각 단계를 포함하는 것을 특징으로 하고, 상기 게이트마스크를 스트립하는 단계는 마이크로웨이브파워와 산소를 이용하여 진행하고, 상기 2차 식각 단계는 마이크로웨이브파워와 RF 파워를 동시에 인가하면서 불소기의 가스와 산소의 혼합가스로 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 실리콘기판(31)의 소정영역에 STI(Shallow Trench Isolation) 공정을 이용하여 소자분리막(32)을 형성한다. 이때, 소자분리막(32)은 HDP 산화막으로 형성한다.
다음으로, 실리콘기판(21) 상에 반사방지막인 BARC(Bottom Anti-Reflective Coating layer, 33)를 형성하고, BARC(33) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 STAR 마스크(34)를 형성한다.
다음으로, STAR 마스크(34)을 식각장벽으로 하여 BARC(33)을 식각하고, 연속해서 BARC(33) 식각후 드러난 실리콘기판(31)을 소정 깊이로 식각하여 STAR 패턴(35)을 형성한다. 이상의 공정을 'STAR 식각 공정'이라고 일컬으며, STAR 패턴(35)은 리세스(Recess) 구조로서, STAR 패턴(35)이 형성되는 부분은 스토리지노드콘택이 연결될 'SNC 노드'이고, STAR 마스크(34) 아래는 비트라인콘택이 연결될 'BLC 노드'이다.
위와 같이 STAR 식각 공정을 통해 단차가 서로 다른 BLC 노드와 SNC 노드를 형성한다. 즉, BLC 노드가 SNC 노드에 비해 단차가 높아져 활성영역간 단차가 발생하고, 더불어 활성영역과 소자분리막간에도 단차가 발생한다.
도 3b에 도시된 바와 같이, STAR 마스크(34)와 BARC(33)를 스트립한 후, 전면에 게이트산화막(36)을 형성하고, 게이트산화막(36) 상에 폴리실리콘(37), 실리사이드(38) 및 하드마스크질화막(39)의 순서로 적층하여 게이트스택을 형성한다.
이어서, 감광막을 도포한 후 노광 및 현상으로 패터닝하여 게이트마스크(40)를 형성한다.
후속 공정으로, 게이트마스크(40)를 이용한 게이트패터닝 공정을 진행하는데, 게이트패터닝 공정은 하드마스크질화막(39)을 식각하는 1차 식각 공정, 게이트마스크(40)를 스트립하는 스트립 공정, 하드마스크질화막(39)의 식각불량 및 감광막 레시듀를 제거하기 위한 2차 식각 공정, 실리사이드(38)와 폴리실리콘(37)을 식각하는 3차 식각 공정의 순서로 진행한다.
게이트패터닝 공정에 대해 자세히 살펴보면, 먼저 도 3c에 도시된 바와 같이, 게이트마스크(40)를 식각장벽으로 RF 플라즈마 방식을 이용하여 하드마스크질화막(39)을 식각하는 1차 식각을 진행한다.
위와 같은 1차 식각 및 게이트마스크(40) 스트립후에 게이트스택 형성후에 발생하는 골과 마루로 이루어진 굴곡에 의해 하드마스크질화막(39)의 식각불량 및 감광막 레시듀가 발생할 수 있다. 즉, 골과 골 사이에 감광막 레시듀 및 하드마스크질화막 잔류물(41)이 존재한다.
본 발명은 하드마스크질화막(39)의 식각불량 및 감광막 레시듀(41)를 제거하기 위해 게이트마스크 스트립후에 인시튜(In-situ)로 다음과 같은 2차 식각을 진행한다.
도 3d에 도시된 바와 같이, 게이트마스크(40)를 스트립하면서 식각부산물인 폴리머를 제거하는 스트립공정을 진행한다. 여기서, 게이트마스크(40)의 스트립은 마이크로웨이브 파워(Microwave power)와 산소(Oxygen)를 이용하여 감광막과 폴리머를 제거한다.
다음으로, 게이트마스크 스트립후 인시튜로 하드마스크질화막(39)의 식각불량 및 감광막 레시듀(41)를 제거하기 위한 2차 식각을 진행하는데, 2차 식각은 RF 파워를 마이크로웨이브파워와 동시에 인가하면서 더불어 산소가스에 불소기의 CF4 가스를 첨가하여 진행한다.
즉, 하드마스크질화막의 식각불량 및 감광막 레시듀(41)를 제거하기 위한 2차 식각은 RF 파워와 마이크로웨이브 파워를 동시에 사용하면서 식각가스로 산소와 CF4의 혼합가스(CF4/O2)를 사용하여 진행한다.
위와 같이 RF 파워와 마이크로웨이브 파워를 동시에 사용하면서 식각가스로 산소와 CF4의 혼합가스(CF4/O2)를 사용하면, 챔버 내부의 해리된 이온의 등방성 식각이 이루어져 측면식각 형태를 가진다.
상기 등방성 식각은 감광막/폴리머 제거뿐만 아니라 질화막계열의 하드마스크질화막(39)에 대해서도 일정 부분의 식각률을 가진다. 즉, 마이크로웨이브파워에 의한 등방성 식각 경향과 RF 파워에 의한 이온들의 하드마스크질화막 식각으로 골에 위치할 수 있는 이물들이 등방성 식각 경향을 갖는 측면식각(Lateral etch)에서는 완벽하게 제거된다. 참고로, RIE 형태의 식각장비에서는 직진성 식각 경향으로 골에 위치하는 이물을 완전히 제거하지 못한다.
상기한 바와 같은 2차 식각을 위해 챔버 내부의 압력은 400mTorr∼1000mTorr 범위의 고압을 유지하므로써 등방성 식각을 유지하도록 하고, 마이크로웨이브파워는 300W∼1500W, RF 파워는 100W∼500W로 인가한다. 여기서, RF 파워를 마이크로웨이브 파워보다 낮게 유지하는 이유는, 해리된 이온들의 등방성 경향은 증가시키고 해리된 이온에 의한 하드마스크질화막 식각이 과도해지는 것을 방지하기 위함이다.
그리고, CF4/O2의 경우 CF4:O2의 비율을 1:1.2∼1:3의 범위를 유지하도록 하여 산소를 다량 플로우시킨다. 여기서, 산소를 다량 플로우시키는 이유는 전술한 바와 같이 불소기 이온의 과도한 하드마스크질화막 식각을 방지하고 이로 인한 게이트스택의 패터닝시 패턴 어택을 방지하기 위함이다.
상기한 레시피로 진행하는 2차 식각시 하드마스크질화막 잔류물을 제거하기 위해 타겟은 10Å∼50Å 사이의 소프트식각을 진행한다.
도 3e에 도시된 바와 같이, 2차 식각을 통해 감광막 레시듀 및 하드마스크질화막 잔류물(41)을 제거한 후, 하드마스크질화막(39)을 식각장벽으로 실리사이드(38) 및 폴리실리콘(37)을 식각하여 SNC 노드와 BLC 노드에 걸쳐서 스텝구조를 갖는 게이트(SG)를 형성한다.
상기 실리사이드(38) 및 폴리실리콘(37)의 식각전에 미리 2차 식각을 통해 감광막 레시듀 및 하드마스크질화막 잔류물을 제거해준 상태이므로, 실리사이드(38)와 폴리실리콘(37)의 식각저하 현상이 없다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 하드마스크질화막 식각후 게이트마스크 스트립 공정에서 인시튜로 마이크로웨이브파워 및 RF 파워를 이용하여 감광막제거와 동시에 하드마스크질화막 잔류물을 측면식각으로 제거하므로써 골에 위치할 수 있는 하드마스크질화막 잔류물을 완전히 제거할 수 있어 후속 실리사이드/폴리실리콘 식각시 발생할 수 있는 식각저하 현상을 방지할 수 있는 효과가 있다.

Claims (9)

  1. 실리콘기판을 소정 깊이로 식각하여 서로 다른 단차를 갖는 BLC 노드와 SNC 노드를 제공하는 STAR 패턴을 형성하는 단계;
    상기 STAR 패턴 상에 게이트산화막을 형성하는 단계;
    상기 게이트산화막 상에 폴리실리콘, 실리사이드 및 하드마스크질화막을 적층하여 게이트스택을 형성하는 단계;
    상기 하드마스크질화막 상에 게이트마스크를 형성하는 단계;
    상기 게이트마스크를 식각장벽으로 상기 하드마스크질화막을 식각하는 1차 식각 단계;
    상기 게이트마스크를 스트립하는 단계;
    상기 게이트스택 형성후 발생하는 골에 위치하는 상기 1차 식각 및 스트립후의 하드마스크잔류물 및 감광막 레시듀를 제거하기 위한 2차 식각 단계; 및
    상기 실리사이드와 폴리실리콘을 식각하여 상기 BLC 노드와 상기 SNC 노드에 걸치는 스텝구조의 게이트를 형성하는 3차 식각 단계
    를 포함하는 반도체장치의 제조 방법.
  2. 제1항에 있어서,
    상기 2차 식각 단계는,
    상기 게이트마스크를 스트립하는 단계후 인시튜로 진행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서,
    상기 게이트마스크를 스트립하는 단계는 마이크로웨이브파워와 산소를 이용하여 진행하고, 상기 2차 식각 단계는 마이크로웨이브파워와 RF 파워를 동시에 인가하면서 불소기의 가스와 산소의 혼합가스로 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
  4. 제3항에 있어서,
    상기 2차 식각 단계에서,
    상기 RF 파워를 상기 마이크로웨이브파워보다 낮게 인가하는 것을 특징으로 하는 반도체장치의 제조 방법.
  5. 제4항에 있어서,
    상기 마이크로웨이브파워는 300W∼1500W로 인가하고, 상기 RF 파워는 100W∼500W로 인가하는 것을 특징으로 하는 반도체장치의 제조 방법.
  6. 제3항에 있어서,
    상기 2차 식각 단계에서,
    상기 불소기의 가스에 비해 상기 산소의 유량을 더 크게 하는 것을 특징으로 하는 반도체장치의 제조 방법.
  7. 제6항에 있어서,
    상기 불소기의 가스는 CF4로 사용하고, 상기 CF4와 산소의 비율을 1:1.2∼1:3의 범위로 하는 것을 특지으로 하는 반도체장치의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 2차 식각 단계는,
    챔버 내부의 압력을 400mTorr∼1000mTorr 범위의 고압으로 유지하여 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 2차 식각 단계에서,
    상기 하드마스크질화막 잔류물을 제거하기 위해 타겟은 10Å∼50Å 사이로 하여 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
KR1020050036589A 2005-04-30 2005-04-30 에스티에이알 공정을 이용한 반도체장치의 제조방법 KR20060113297A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036589A KR20060113297A (ko) 2005-04-30 2005-04-30 에스티에이알 공정을 이용한 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036589A KR20060113297A (ko) 2005-04-30 2005-04-30 에스티에이알 공정을 이용한 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20060113297A true KR20060113297A (ko) 2006-11-02

Family

ID=37651684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036589A KR20060113297A (ko) 2005-04-30 2005-04-30 에스티에이알 공정을 이용한 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20060113297A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792375B1 (ko) * 2005-04-30 2008-01-09 주식회사 하이닉스반도체 반도체장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792375B1 (ko) * 2005-04-30 2008-01-09 주식회사 하이닉스반도체 반도체장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
KR20090022667A (ko) 반도체 소자의 미세패턴 형성방법
JP2009071306A (ja) 半導体素子の微細パターン形成方法
KR100812603B1 (ko) 후처리에 의한 반도체소자의 콘택 형성 방법
KR100647001B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR100611776B1 (ko) 반도체 소자 제조 방법
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
KR100668509B1 (ko) 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법
KR20060113297A (ko) 에스티에이알 공정을 이용한 반도체장치의 제조방법
KR100612947B1 (ko) 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR100910865B1 (ko) 반도체소자 제조방법
US7125775B1 (en) Method for forming hybrid device gates
KR100643484B1 (ko) 반도체소자의 제조방법
KR100626743B1 (ko) 반도체 소자의 패턴 형성 방법
KR20070040596A (ko) 반도체 소자의 콘택홀 형성 방법
KR100624947B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20050001104A (ko) 반도체소자 제조 방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
KR20080064309A (ko) 반도체 소자의 제조방법
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
KR20050002086A (ko) 플래쉬 메모리 소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid