KR100668831B1 - 반도체 소자의 랜딩 플러그 폴리 형성방법 - Google Patents

반도체 소자의 랜딩 플러그 폴리 형성방법 Download PDF

Info

Publication number
KR100668831B1
KR100668831B1 KR1020040094952A KR20040094952A KR100668831B1 KR 100668831 B1 KR100668831 B1 KR 100668831B1 KR 1020040094952 A KR1020040094952 A KR 1020040094952A KR 20040094952 A KR20040094952 A KR 20040094952A KR 100668831 B1 KR100668831 B1 KR 100668831B1
Authority
KR
South Korea
Prior art keywords
hard mask
film
landing plug
gate
nitride
Prior art date
Application number
KR1020040094952A
Other languages
English (en)
Other versions
KR20060055795A (ko
Inventor
이정석
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040094952A priority Critical patent/KR100668831B1/ko
Priority to US11/123,557 priority patent/US20060110910A1/en
Publication of KR20060055795A publication Critical patent/KR20060055795A/ko
Application granted granted Critical
Publication of KR100668831B1 publication Critical patent/KR100668831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Abstract

본 발명은 반도체 소자의 랜딩 플러그 폴리 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 랜딩 플러그 폴리 형성방법은, 최상부에 질화막 하드마스크를 구비하고, 측벽에 질화막 스페이서를 구비한 게이트들이 형성된 실리콘 기판을 제공하는 단계; 상기 게이트들이 형성된 실리콘 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 게이트의 질화막 하드마스크가 노출되도록 CMP하는 단계; 상기 CMP된 층간절연막 및 노출된 게이트의 질화막 하드마스크 상에 상기 게이트의 질화막 하드마스크에 대해 식각선택성을 갖는 물질막을 증착하는 단계; 상기 물질막을 랜딩 플러그 콘택 형성을 위한 하드마스크가 형성되도록 식각하는 단계; 상기 식각된 물질막을 하드마스크로 이용해서 층간절연막을 식각하여 수개의 게이트 및 이들 사이의 기판 영역을 노출시키는 랜딩 플러그 콘택을 형성하는 단계; 상기 식각된 물질막을 제거하는 단계; 상기 랜딩 플러그 콘택을 매립하도록 기판 결과물 상에 폴리실리콘막을 증착하는 단계; 및 상기 게이트가 노출될 때까지 폴리실리콘막을 CMP하는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 랜딩 플러그 폴리 형성방법{Method of forming landing plug poly of semiconductor device}
도 1a 내지 도 1h는 종래기술에 따른 반도체 소자의 랜딩 플러그 폴리 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 랜딩 플러그 폴리 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
30: 반도체 기판 31: 폴리실리콘막
32: 텅스텐막 33: 게이트의 질화막 하드마스크
34: 게이트 35: 게이트 스페이서
36: 층간절연막 40a: 랜딩 플러그 폴리
본 발명은 반도체 소자의 랜딩 플러그 폴리 형성방법에 관한 것으로, 보다 상세하게는, 랜딩 플러그 콘택을 형성하기 위한 하드마스크의 식각시 게이트의 질화막 하드마스크에 대한 어택을 방지하여 게이트와 비트라인간 절연마진을 증가시키는 반도체 소자의 랜딩 플러그 폴리 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라, 반도체 소자의 제조시 한정된 공간에 더 많은 단위 셀들을 구비시키기 위하여, 단위 셀의 실질적인 면적의 감소와 더불어, 콘택 사이즈의 크기도 함께 감소되고 있다. 이에 따라, 실리콘 기판과 비트라인 및 상기 실리콘 기판과 캐패시터 사이를 전기적으로 연결하기 위한 콘택홀의 형성에 큰 어려움을 겪고 있으며, 이러한 문제를 해결하기 위한 하나의 기술로서 자기정렬콘택(Self Aligned Contact:SAC) 기술이 제안되었다.
상기 SAC 기술은 비트라인 및 캐패시터가 형성될 셀 영역 부분을 노출시키는 콘택홀(Landing Plug Contact:LPC)을 형성한 후, 상기 콘택홀을 비트라인용 및 캐패시터용 랜딩 플러그 폴리(Landing Plug Poly:LPP)로 매립함으로써, 후속에서 형성될 비트라인 및 캐패시터와 실리콘 기판간의 전기적 연결이 용이하게 되도록 한다.
도 1a 내지 도 1h는 종래기술에 의한 반도체 소자의 랜딩 플러그 폴리 형성 공정을 나타낸 단면도이다.
도 1a를 참조하면, 소자분리막이 형성된 실리콘 기판(10) 상에 게이트 산화막(도시안됨)과 폴리실리콘막(11) 및 텅스텐막(12)을 차례로 형성하고, 상기 텅스텐막(12) 상에 게이트 하드마스크용 질화막(13)을 형성한다. 이어서, 상기 질화막(13) 상에 공지의 공정에 따라 마스크를 형성하고, 이를 이용해서 상기 질화막(13)을 식각한 후, 식각된 질화막(13)을 하드마스크로 이용해서 텅스텐막(12) 및 폴리실리콘막(11)을 식각하여 게이트(14)를 형성한다.
도 1b를 참조하면, 게이트(14)의 측벽에 공지의 공정에 따라 질화막으로 이루어진 게이트 스페이서(15)를 형성한다.
도 1c를 참조하면, 상기 기판 전면 상에 층간절연막(16)을 형성한 후, 이를 게이트의 질화막 하드마스크(13)가 노출될 때까지 CMP한다.
도 1d를 참조하면, 기판 결과물 상에 랜딩 플러그 콘택을 형성하기 위한 하드마스크로서 질화막(17)을 증착한다. 그런다음, 상기 질화막(17) 상에 감광막을 증착한 후, 이를 노광 및 현상하여 랜딩 플러그 콘택이 형성될 영역 상부의 질화막 부분을 노출시키는 마스크(18)를 형성한다.
도 1e를 참조하면, 상기 마스크(18)를 이용해서 상기 랜딩 플러그 콘택을 형성하기 위한 질화막(17)를 식각한다.
도 1f를 참조하면, 상기 식각된 질화막(17)을 하드마스크로 이용해서 노출된 층간절연막 부분을 식각하여 수 개의 게이트 및 이들 사이의 기판 영역을 동시에 노출시키는 랜딩 플러그 콘택(19)을 형성한다.
도 1g를 참조하면, 마스크를 제거한 상태에서 상기 랜딩 플러그 콘택을 매립하도록 기판 결과물 상에 폴리실리콘막(20)을 증착한다.
도 1h를 참조하면, 상기 게이트(14)가 노출될 때까지 폴리실리콘막 및 잔류된 게이트의 질화막 하드마스크를 CMP하고, 이를 통해, 랜딩 플러그 폴리(20a)를 형성한다.
전술한 바와 같은 종래의 랜딩 플러그 폴리 형성방법에 있어서, 랜딩 플러그 콘택을 형성하기 위한 질화막 하드마스크의 식각공정은 CF4, O2 및 Ar의 혼합가스를 사용하는 플라즈마 식각장비에서 수행된다. 그런데, 랜딩 플러그 콘택을 형성하기 위한 하드마스크와 게이트의 하드마스크 모두가 질화막으로 형성되어 있기 때문에 식각선택성이 없게 되어, 랜딩 플러그 콘택을 형성하기 위한 하드마스크의 식각시 게이트의 질화막 하드마스크가 어택을 받게 된다.
이 결과, 게이트의 질화막 하드마스크가 동시에 식각되어, 도 5의 도면부호 A에 도시한 바와 같이, 식각된 상면이 첨점 형태를 가지게 되며, 그 후 SAC 공정에 의해 게이트 사이의 층간절연막을 제거하게 되면, 첨점 부위는 점점 경사지게 형성된다. 그리고, 이러한 첨점 부위는 랜딩 플러그 폴리를 형성하기 위해 폴리실리콘을 증착한 다음, 스토리지 노드 콘택과 비트라인 콘택 노드간의 분리를 위한 CMP 공정 진행시, 노드간의 간격을 줄이게 된다.
한편, 상기 첨점 부위를 제거하기 위해서는 CMP하는 깊이를 증가시켜야 하는바, 이러한 CMP 깊이의 증가는 게이트의 질화막 하드마스크의 두께를 낮추게 되어 후속하는 비트라인 콘택홀의 식각시 비트라인과 게이트간 절연마진을 감소시키는 원인이 된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 랜딩 플러그 콘택을 형성하기 위한 하드마스크의 식각시 게이트의 질화막 하드마스크에 대한 어택을 방지하여 게이트와 비트라인간의 절연마진을 증가시키는 반도체 소자의 랜딩 플러그 폴리 형성방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 최상부에 질화막 하드마스크를 구비하고, 측벽에 질화막 스페이서를 구비한 게이트들이 형성된 실리콘 기판을 제공하는 단계; 상기 게이트들이 형성된 실리콘 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 게이트의 질화막 하드마스크가 노출되도록 CMP하는 단계; 상기 CMP된 층간절연막 및 노출된 게이트의 질화막 하드마스크 상에 상기 게이트의 질화막 하드마스크에 대해 식각선택성을 갖는 물질막을 증착하는 단계; 상기 물질막을 랜딩 플러그 콘택 형성을 위한 하드마스크가 형성되도록 식각하는 단계; 상기 식각된 물질막을 하드마스크로 이용해서 층간절연막을 식각하여 수개의 게이트 및 이들 사이의 기판 영역을 노출시키는 랜딩 플러그 콘택을 형성하는 단계; 상기 식각된 물질막을 제거하는 단계; 상기 랜딩 플러그 콘택을 매립하도록 기판 결과물 상에 폴리실리콘막을 증착하는 단계; 및 상기 게이트가 노출될 때까지 폴리실리콘막을 CMP하는 단계;를 포함하는 반도체 소자의 랜딩 플러그 폴리 형성방법을 제공한다.
상기 물질막은 OBARC막인 것을 특징으로 한다.
상기 물질막과 게이트의 질화막 하드마스크의 식각 선택비는 2:1 정도인 것이 바람직하다.
상기 물질막은 CO, O2 및 Ar의 혼합 가스를 사용하여 식각하며, 이때, 상기 CO의 유량은 50~150sccm 정도로 하고, 상기 O2의 유량은 5~30sccm 정도로 하며, 상기 Ar의 유량은 200~800sccm 정도로 하는 것이 바람직하다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 랜딩 플러그 폴리 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 소자분리막이 형성된 실리콘 기판(30) 상에 게이트 산화막(도시안됨)과 폴리실리콘막(31) 및 텅스텐막(32)를 차례로 형성하고, 상기 텅스텐막(32) 상에 게이트 하드마스크용 질화막(33)을 형성한다. 이어서 상기 질화막(33) 상에 공지의 공정에 따라 마스크를 형성하고, 이를 이용해서 상기 질화막(33)을 식각한 후, 식각된 질화막(33)을 하드마스크로 이용해서 텅스텐막(32) 및 폴리실리콘막(31)을 식각하여 게이트(34)를 형성한다.
도 2b를 참조하면, 상기 게이트(34)의 측벽에 질화막으로 게이트 스페이서(35)를 형성한다.
도 2c를 참조하면, 질화막 재질의 게이트 스페이서(35)가 형성된 기판 결과물의 전면 상에 층간절연막(36)을 형성한 후, 이를 게이트(34)의 질화막 하드마스크(33)가 노출될 때까지 CMP한다.
도 2d를 참조하면, CMP된 층간절연막(36) 및 노출된 게이트(34)의 질화막 하드마스크(33) 상에 랜딩 플러그 콘택을 형성하기 위한 하드마스크용 물질막(37), 예컨대, OBARC막(Organic Bottom Anti-Reflective Coating layer)을 증착한다. 상기 물질막(37)과 게이트(34)의 질화막 하드마스크(33)의 식각 선택비는 2:1 정도인 것이 바람직하다.
그런 다음, 상기 물질막(37) 상에 감광막을 증착한 후, 이를 노광 및 현상하여 랜딩 플러그 콘택이 형성될 영역 상부의 물질막 부분을 노출시키는 마스크(38) 를 형성한다.
도 2e를 참조하면, 상기 마스크(38)를 이용해서 물질막(37)을 랜딩 플러그 콘택이 형성될 영역을 노출시키는 하드마스크가 형성되도록 식각한다. 상기 물질막(37)은 CO, O2 및 Ar의 혼합 가스를 사용하여 식각하며, 이때, 상기 CO의 유량은 50~150sccm 정도로 하며, 또한, 물질막(37)의 원활한 식각 및 층간절연막(36)에 대한 식각율을 낮추기 위한 O2의 유량은 5~30sccm 정도로 하고, 그리고, 희석 가스로 역할하는 Ar의 유량은 200~800sccm 정도로 함이 바람직하다.
도 2f를 참조하면, 식각된 물질막(37)을 하드마스크로 이용해서 노출된 층간절연막 부분을 식각하여 수개의 게이트(34) 및 이들 사이의 기판 영역을 동시에 노출시키는 랜딩 플러그 콘택(39)을 형성한다.
도 2g를 참조하면, 잔류된 마스크 및 랜딩 플러그 콘택 형성시의 하드마스크로 이용된 물질막을 동시에 제거한 후, 상기 랜딩 플러그 콘택을 매립하도록 기판 결과물 상에 폴리실리콘막(40)을 증착한다.
도 2h에 도시한 바와 같이, 게이트(34)가 노출될 때까지 폴리실리콘막을 CMP하고, 이를 통해, 게이트들(34) 사이의 기판 영역 상에 랜딩 플러그 폴리(40a)를 형성한다.
상기와 같이, 본 발명은 랜딩 플러그 콘택을 형성하기 위한 하드마스크로서, 게이트의 질화막 하드마스크와 식각선택성을 갖는 물질막을 증착함에 따라, 종래에 게이트의 질화막 하드마스크에 발생하였던 어택을 방지할 수 있다. 따라서, 본 발명은 게이트의 질화막 하드마스크의 상부가 손실되지 않아 일정한 두께를 보유할 수 있게 되므로, 노드간 분리를 위한 CMP 수행시 공정마진을 확보할 수 있게 된다.
또한, 본 발명은 랜딩 플러그 콘택을 형성하기 위한 하드마스크로 OBARC막을 사용함에 따라, 잔류하는 OBARC막을 마스크로 사용되는 감광막과 동시에 제거할 수 있게 되어, 공정단계를 단순화할 수 있다.
이상에서와 같이, 본 발명은 랜딩 플러그 콘택을 형성하기 위한 질화막 하드마스크의 식각시, 식각선택성이 없음으로 인하여 게이트의 질화막 하드마스크에 발생하는 어택을 방지하여 게이트라인 및 비트라인간의 공정마진을 증가시킬 수 있다. 또한 랜딩 플러그 콘택을 형성하기 위한 하드마스크로 사용되는 물질막을 OBARC막으로 사용하는 경우, 마스크로 사용되는 감광막과 동시에 제거할 수 있게 되어, 공정단계를 단순화할 수 있다. 따라서 본 발명은 랜딩 플러그 폴리 자체의 신뢰성을 확보할 수 있음은 물론 반도체 소자의 신뢰성 및 제조수율을 향상시킬 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.

Claims (5)

  1. 최상부에 질화막 하드마스크를 구비하고, 측벽에 질화막 스페이서를 구비한 게이트들이 형성된 실리콘 기판을 제공하는 단계;
    상기 게이트들이 형성된 실리콘 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 게이트의 질화막 하드마스크가 노출되도록 CMP하는 단계;
    상기 CMP된 층간절연막 및 노출된 게이트의 질화막 하드마스크 상에 상기 게이트의 질화막 하드마스크에 대해 식각선택성을 갖는 물질막을 증착하는 단계;
    상기 물질막을 랜딩 플러그 콘택 형성을 위한 하드마스크가 형성되도록 식각하는 단계;
    상기 식각된 물질막을 하드마스크로 이용해서 층간절연막을 식각하여 수개의 게이트 및 이들 사이의 기판 영역을 노출시키는 랜딩 플러그 콘택을 형성하는 단계;
    상기 식각된 물질막을 제거하는 단계;
    상기 랜딩 플러그 콘택을 매립하도록 기판 결과물 상에 폴리실리콘막을 증착하는 단계; 및
    상기 게이트가 노출될 때까지 폴리실리콘막을 CMP하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그 폴리 형성방법.
  2. 제 1 항에 있어서,
    상기 물질막은 OBARC막(Organic Bottom Anti-Reflective Coating layer)인 것을 특징으로 하는 반도체 소자의 랜딩 플러그 폴리 형성방법.
  3. 제 1 항에 있어서,
    상기 물질막과 게이트의 질화막 하드마스크간의 식각 선택비는 2:1인 것을 특징으로 하는 반도체 소자의 랜딩 플러그 폴리 형성방법.
  4. 제 1 항에 있어서,
    상기 물질막은 CO, O2 및 Ar의 혼합 가스를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그 폴리 형성방법.
  5. 제 4 항에 있어서,
    상기 CO의 유량은 50~150sccm으로 하고, 상기 O2의 유량은 5~30sccm으로 하며, 상기 Ar의 유량은 200~800sccm으로 하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그 폴리 형성방법.
KR1020040094952A 2004-11-19 2004-11-19 반도체 소자의 랜딩 플러그 폴리 형성방법 KR100668831B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040094952A KR100668831B1 (ko) 2004-11-19 2004-11-19 반도체 소자의 랜딩 플러그 폴리 형성방법
US11/123,557 US20060110910A1 (en) 2004-11-19 2005-05-06 Method for forming landing plug poly of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094952A KR100668831B1 (ko) 2004-11-19 2004-11-19 반도체 소자의 랜딩 플러그 폴리 형성방법

Publications (2)

Publication Number Publication Date
KR20060055795A KR20060055795A (ko) 2006-05-24
KR100668831B1 true KR100668831B1 (ko) 2007-01-16

Family

ID=36461456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094952A KR100668831B1 (ko) 2004-11-19 2004-11-19 반도체 소자의 랜딩 플러그 폴리 형성방법

Country Status (2)

Country Link
US (1) US20060110910A1 (ko)
KR (1) KR100668831B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505062B1 (ko) * 2003-02-22 2005-07-29 삼성전자주식회사 반도체 소자의 제조방법
KR100549014B1 (ko) * 2004-07-21 2006-02-02 삼성전자주식회사 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들
KR100877107B1 (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
US7691746B2 (en) * 2007-07-31 2010-04-06 Hewlett-Packard Development Company, L.P. Formation of silicon nitride layer on back side of substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6303447B1 (en) * 2000-02-11 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method for forming an extended metal gate using a damascene process
KR100414731B1 (ko) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
TWI234417B (en) * 2001-07-10 2005-06-11 Tokyo Electron Ltd Plasma procesor and plasma processing method
US20040087153A1 (en) * 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material

Also Published As

Publication number Publication date
US20060110910A1 (en) 2006-05-25
KR20060055795A (ko) 2006-05-24

Similar Documents

Publication Publication Date Title
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
US20050142830A1 (en) Method for forming a contact of a semiconductor device
KR100652795B1 (ko) 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100524806B1 (ko) 반도체 소자의 스토리지노드콘택 형성 방법
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100910868B1 (ko) 반도체소자 제조 방법
KR100527572B1 (ko) 콘택홀 형성 방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR100716651B1 (ko) 반도체 소자 제조 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100603590B1 (ko) 반도체 소자의 전하저장전극용 콘택 플러그 형성방법
KR20070002798A (ko) 반도체소자의 제조 방법
KR100792372B1 (ko) 반도체 소자 제조 방법
KR100670681B1 (ko) 반도체 소자 제조 방법
US20040264132A1 (en) Method for forming storage node contact plug of semiconductor device
KR20070002839A (ko) 반도체소자의 제조 방법
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR20080001157A (ko) 비정질카본층을 이용한 비트라인콘택홀 형성 방법
KR20010005229A (ko) 반도체소자의 콘택 형성방법
KR20050024853A (ko) 플래쉬 메모리 소자의 금속배선 형성방법
KR20070003138A (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR20040007803A (ko) 반도체 소자의 제조방법
KR20030002110A (ko) 자기정렬콘택 플러그의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee