KR20070002798A - 반도체소자의 제조 방법 - Google Patents

반도체소자의 제조 방법 Download PDF

Info

Publication number
KR20070002798A
KR20070002798A KR1020050058471A KR20050058471A KR20070002798A KR 20070002798 A KR20070002798 A KR 20070002798A KR 1020050058471 A KR1020050058471 A KR 1020050058471A KR 20050058471 A KR20050058471 A KR 20050058471A KR 20070002798 A KR20070002798 A KR 20070002798A
Authority
KR
South Korea
Prior art keywords
etching
semiconductor device
insulating film
hole
contact plug
Prior art date
Application number
KR1020050058471A
Other languages
English (en)
Inventor
선준협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058471A priority Critical patent/KR20070002798A/ko
Publication of KR20070002798A publication Critical patent/KR20070002798A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 식각정지절연막 식각과정의 스토리지노드콘택스페이서 어택에 의한 틈으로 인해 초래되는 캐패시터의 누설전류를 방지할 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 반도체 기판 상에 콘택홀을 갖는 제1층간절연막을 형성하는 단계, 상기 콘택홀의 측벽에 스페이서를 형성하는 단계, 상기 콘택홀의 내부에 상기 스페이서에 의해 에워쌓이는 콘택플러그를 형성하는 단계, 상기 콘택플러그를 포함한 전면에 상기 스페이서와 동일계열의 물질로 식각정지절연막을 형성하는 단계, 상기 식각정지절연막 상에 제2층간절연막을 형성하는 단계, 상기 제2층간절연막과 식각정지절연막을 순차적으로 식각하여 적어도 상기 콘택플러그의 일부를 개방시키는 홀을 형성하는 단계, 및 상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하여 상기 식각정지절연막 식각시 상기 스페이서의 과도식각으로 발생된 틈을 제거하는 단계를 포함한다.
캐패시터, 스토리지노드콘택스페이서, 틈, 과도식각

Description

반도체소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 반도체소자의 제조 방법을 간략히 도시한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 제1층간절연막
33 : 스토리지노드콘택홀 34 : 스토리지노드콘택스페이서
35 : 스토리지노드콘택플러그 36 : 식각정지절연막
37 : 제2층간절연막 38 : 하드마스크폴리실리콘
40 : 홀 41 : 틈
43 : TiN 하부전극 44 : 유전막
45 : TiN 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 스토리지노드콘택 제조 방법에 관한 것이다.
반도체소자의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 높은 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2O3 또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 하부전극의 면적을 효과적으로 증대시키기 위해 하부전극을 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 하부전극 표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 하부전극의 유효 표면적을 1.7∼2배 정도 증가시키는 방법, 하부전극과 상부전극을 모두 금속막으로 형성하는 방법(Metal Insulator Metal; MIM) 등이 제안되었다.
현재 128M 이상의 집적도를 갖는 DRAM에서 통상적인 MIM 콘케이브 TiN 하부전극을 갖는 캐패시터를 갖는 반도체소자는 다음과 같다.
도 1은 종래기술에 따른 반도체소자의 제조 방법을 간략히 도시한 공정 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(11) 상부에 제1층간절연막(12)을 형 성한 후, 제1층간절연막(12)을 식각하여 반도체 기판(11)의 표면을 개방시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
이어서, 스토리지노드콘택홀의 측벽에 접하는 스토리지노드콘택스페이서(13)를 형성한 후, 스토리지노드콘택스페이서(13)가 형성된 스토리지노드콘택홀 내부에 스토리지노드콘택플러그(14)를 매립시킨다. 여기서, 스토리지노드콘택스페이서(13)는 실리콘질화막으로 형성하고, 스토리지노드콘택플러그(14)는 폴리실리콘으로 형성한다.
다음으로, 스토리지노드콘택플러그(14)를 포함한 제1층간절연막(12) 상에 식각정지절연막(15)을 형성한 후, 식각정지절연막(15) 상에 제2층간절연막(16)을 형성한다. 여기서, 식각정지절연막(15)은 실리콘질화막으로 형성한다.
다음으로, 제2층간절연막(16)과 식각정지절연막(15)을 차례로 건식식각하여 스토리지노드콘택플러그(14) 상부를 개방시키는 홀(Trench hole, 17)을 형성한다.
그러나, 종래기술은 홀(17) 형성시 실리콘질화막으로 형성한 식각정지절연막(15)을 식각하는 과정에서 식각정지절연막(15)과 동일하게 실리콘질화막으로 형성한 스토리지노드콘택스페이서(13)가 과도식각(Over etch)되는 스토리지노드콘택스페이서 어택이 발생한다. 이러한 스토리지노드콘택스페이서 어택에 의해 스토리지노드콘택플러그(14) 주변에서 스토리지노드콘택스페이서(13)만 추가로 좁은 공간을 가지고 과도하게 식각되어(1000Å∼1500Å) 매우 가파른 프로파일의 틈(Crevasse, 18)이 발생한다.
위와 같이 가파른 틈(28)이 발생된 상태에서 후속 공정으로, 하부전극, 유전 막 및 상부전극을 형성하게 되면, 하부전극(TiN이라 가정)이 틈(18)을 채우지 못하게 되면서 누설전류가 발생하는 원인이 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 식각정지절연막 식각과정의 스토리지노드콘택스페이서 어택에 의한 틈으로 인해 초래되는 캐패시터의 누설전류를 방지할 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 반도체 기판 상에 콘택홀을 갖는 제1층간절연막을 형성하는 단계, 상기 콘택홀의 측벽에 스페이서를 형성하는 단계, 상기 콘택홀의 내부에 상기 스페이서에 의해 에워쌓이는 콘택플러그를 형성하는 단계, 상기 콘택플러그를 포함한 전면에 상기 스페이서와 동일계열의 물질로 식각정지절연막을 형성하는 단계, 상기 식각정지절연막 상에 제2층간절연막을 형성하는 단계, 상기 제2층간절연막과 식각정지절연막을 순차적으로 식각하여 적어도 상기 콘택플러그의 일부를 개방시키는 홀을 형성하는 단계, 및 상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하여 상기 식각정지절연막 식각시 상기 스페이서의 과도식각으로 발생된 틈을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(31) 상부에 제1층간절연막(32)을 형성한다. 이때, 도시되지 않았지만, 제1층간절연막(32) 형성전에는 잘 알려진 바와 같이, 트랜지스터 및 비트라인과 같은 여러 소자들이 형성될 것이며, 이에 따라 제1층간절연막(32)은 다층 구조의 층간절연막일 수 있다.
다음으로, 제1층간절연막(32) 상에 감광막을 이용한 콘택마스크(도시 생략)를 형성한 후, 콘택마스크를 식각배리어로 제1층간절연막(32)을 식각하여 반도체 기판(31)의 표면을 개방시키는 스토리지노드콘택홀(33)을 형성한다. 이때, 스토리지노드콘택홀(33)이 개방되는 반도체 기판(31)은 소스/드레인접합일 수 있다.
이어서, 스토리지노드콘택홀(33)의 측벽에 접하는 스토리지노드콘택스페이서(34)를 형성한다. 이때, 스토리지노드콘택스페이서(34)는 스토리지노드콘택홀(33)을 포함한 전면에 실리콘질화막(Silicon nitride, Si3N4)을 증착한 후, 반도체 기판(31)의 표면이 드러나도록 에치백하여 측벽(side wall) 형태로 형성한 것이다.
다음으로, 스토리지노드콘택스페이서(34)가 형성된 스토리지노드콘택홀(33) 내부에 스토리지노드콘택플러그(35)를 매립시킨다.
이때, 스토리지노드콘택플러그(35)는 스토리지노드콘택스페이서(34)가 형성된 스토리지노드콘택홀(33)을 채울때까지 전면에 폴리실리콘막을 증착한 후, TCMP(Touch Chemical Mechanical Polishing) 공정을 통해 폴리실리콘막을 일부 연마해주고, 연속해서 전면 건식식각을 진행하여 형성한다.
이어서, 스토리지노드콘택플러그(35)가 형성된 제1층간절연막(32) 상부에 식각정지절연막(36)을 형성한다. 이때, 식각정지절연막(36)은 질화막으로 형성한다.
이어서, 식각정지절연막(36) 상에 제2층간절연막(37)을 형성한다. 이때, 제2층간절연막(37)은 스토리지노드가 형성될 3차원 구조를 제공하기 위한 절연막('SN 절연막'이라고도 함)으로서, BPSG, USG, HDP 또는 TEOS 중에서 선택된다.
다음으로, 제2층간절연막(37) 상에 하드마스크폴리실리콘(38)을 형성한다.
도 2b에 도시된 바와 같이, 하드마스크폴리실리콘(38) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 마스크(39)를 형성한다. 이때, 마스크(39)는 'SN 마스크'라고도 한다. 그리고, 하드마스크폴리실리콘(38)은 ArF 감광막의 낮은 두께로 인한 식각마진 부족을 해결할 수 있는 물질이다. 따라서, 마스크(39)로 사용되는 감광막은 ArF 감광막이다.
다음으로, 마스크(39)를 식각배리어로 하여 하드마스크폴리실리콘(38)을 식각한다. 이때, 하드마스크폴리실리콘(38) 식각시 Cl2/HBr 가스조합을 사용하며, 이러한 가스조합을 사용하면 ArF 감광막인 마스크(39)의 변형이 없으며, ArF 감광막의 낮은 두께로 인한 식각마진 부족을 해결할 수 있는 물질이다. 참고로, 80nm급의 스토리지노드는 20000Å 이상의 높이를 가질뿐만 아니라 ArF 감광막을 사용하므로 플루오린 계열의 플라즈마를 이용할 경우 패턴 변형이 발생한다.
더불어, Cl2/HBr 가스조합에 선택비를 높이고 프로파일을 수직하게 유지하기 위해 O2, N2, 또는 O2/N2 중에서 선택되는 가스를 첨가가스로 추가한다.
도 2c에 도시된 바와 같이, 마스크(39)를 스트립한 후 하드마스크폴리실리콘(38)을 식각배리어로 제2층간절연막(37)을 식각하여 스토리지노드가 형성될 3차원 구조의 홀(40)을 형성한다.
여기서, 홀(40)의 형성은 마스크(39)를 스트립한 후에 진행하는데, 마스크(39)를 스트립하지 않는 경우에는 제2층간절연막(37) 식각시 감광막에 의한 폴리머 형성의 가능성이 있고, 폴리머는 홀(40)의 바텀(Bottom) CD 감소와 홀 휨현상(Hole Bending)을 유발하게 된다.
따라서, 하드마스크폴리실리콘(38) 식각후에 반드시 마스크를 제거하기 위한 스트립공정을 진행하고, 더불어 하드마스크폴리실리콘(38) 식각시 발생된 폴리머를 완전히 제거하기 위해 습식세정을 추가로 진행한다.
그리고, 홀(40) 형성을 위한 제2층간절연막(37)의 식각 공정은, 플루오린계 가스를 주로 하는 플라즈마를 이용하여 식각하며, 플루오린계 플라즈마는 C와 F 비율이 높은 C4F6, C4F8 또는 C4F4 중에서 선택되고, 폴리머 제거가 용이하도록 산소 가스를 첨가하고, 프로파일 개선을 위해 C3F8을 첨가가스로 추가한다.
도 2d에 도시된 바와 같이, 하드마스크폴리실리콘(38)을 제거한다. 이때, 하 드마스크폴리실리콘(38)은 Cl2/HBr을 주로 하는 플라즈마를 이용하여 제거한다.
이어서, 제2층간절연막(37) 식각시 식각스톱층 역할을 했던 식각정지절연막(36)을 식각한다. 이러한 식각정지절연막(36) 식각을 통해 홀(40) 아래의 스토리지노드콘택플러그(35) 및 스토리지노드콘택스페이서(34)가 노출된다.
위와 같은 식각정지절연막(36)의 식각은 불소를 주로 하는 가스를 사용하여 식각하는데, 예를 들어, CHF4 베이스의 가스를 이용하여 진행한다.
전술한 식각정지절연막(36)의 식각공정후에는 식각정지절연막(36)과 동일 계열의 질화막으로 형성한 스토리지노드콘택스페이서(34)의 식각이 수반되어 가파른틈(41)이 발생되는 것을 피할 수 없다.
이러한 가파른 틈(41)을 제거하여 홀의 바닥영역의 프로파일을 완만하게 조절하기 위해 본 발명은 다음과 같은 공정을 진행한다.
도 2e에 도시된 바와 같이, 홀(40) 아래에 노출된 스토리지노드콘택플러그(35)에 대한 식각공정을 진행하여 틈(41)을 제거하여 홀(40)의 바닥영역의 프로파일(42)을 완만하게 만든다. 이때, 스토리지노드콘택플러그(35)의 식각 공정은 HBr/Cl2를 주로 하는 플라즈마를 이용하여 진행하는데, HBr/Cl2를 주로 하는 식각제(Etchant)는 산화막 및 질화막에 대한 식각률이 매우 낮으면서 폴리실리콘에 대한 식각률이 높은 특성을 갖는다. 이에 따라, 산화막과 질화막의 식각손실을 최소화하면서 폴리실리콘으로 형성한 스토리지노드콘택플러그(35)에 대해서 높은 식각률로 선택적인 식각이 가능하다.
그리고, 스토리지노드콘택플러그(35)의 식각 공정시 플라즈마 소스는 TCP, 헬리콘 또는 ECR 소스 중에서 선택된 어느 하나의 소스를 적용하고, 프로파일 개선을 위해서 200W∼500W의 낮은 소스파워 영역에서 적용하며, 메인식각가스인 HBr의 농도를 50% 이상을 유지하고, 케미컬식각특성으로 식각하기 위해서 바텀파워를 100W 이하(10W∼100W)로 유지한다.
식각타겟을 500Å∼1500Å으로 하는 부분 식각(Partial etch)을 진행하고, 폴리머를 제거하기 위해 LET(Light Etch Treatment)를 진행하는데, LET 공정시 식각가스를 NF3/He/O2 베이스의 플라즈마를 이용하여 100Å 이하(10Å∼100Å)의 식각타겟으로 진행한다.
위와 같이, 스토리지노드콘택플러그(35)에 대해서 선택적으로 부분 식각을 진행하면, 스토리지노드콘택스페이서(34)의 과도식각으로 발생된 틈(41)을 제거하여 홀(40)의 바닥영역의 프로파일(42)을 완만하게 하여 누설전류를 방지할 수 있다.
또한, 스토리지노드콘택플러그(35)를 일부 식각해주므로써 후속 TiN 하부전극과 스토리지노드콘택플러그(35)의 접촉면적을 증가시켜 캐패시턴스 증가 효과를 얻을 수 있다.
도 2f에 도시된 바와 같이, 하부전극 분리(Storage node isolation) 공정을 진행하여 홀(40)의 내부에 스토리지노드콘택플러그(35)와 연결되는 TiN 하부전극(43)을 형성한다.
상기 TiN 하부전극(43)을 형성하기 위한 하부전극 분리 공정은, 홀(40)을 포함한 제2층간절연막(37) 상에 CVD, PVD 또는 ALD 방법을 이용하여 TiN을 증착하고, 홀(40)을 제외한 제2층간절연막(37)의 표면 상부에 형성된 TiN을 화학적기계적연마(CMP) 또는 에치백으로 제거하여 TiN 하부전극(43)을 형성하는 것이다. 여기서, 화학적기계적연마 또는 에치백 공정시에 연마재나 식각된 입자 등의 파티클이 TiN 하부전극(43)의 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지 특성이 좋은 감광막으로 홀(40)의 내부를 모두 채운 후에, 제2층간절연막(37)의 표면이 노출될 때까지 TiN을 화학적기계적연마 또는 에치백을 수행하고, 감광막을 애싱(ashing)하여 제거하는 것이 좋다.
다음으로, TiN 하부전극(43) 상에 유전막(44)과 TiN 상부전극(45)을 순차적으로 형성하여 캐패시터를 완성한다. 이때, 유전막(44)은 ONO, HfO2, Al2O3 또는 Ta2O5 중에서 선택되며, TiN 상부전극(45)은 CVD, PVD 또는 ALD 방법을 이용한다.
위와 같은 유전막(44)과 TiN 상부전극(45) 형성시에 스토리지노드콘택플러그(35) 주변이 완만한 프로파일을 가져 TiN 상부전극(45)으로 사용된 TiN을 증착할 시점의 공간이 막히지 않는다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 하부전극과 스토리지노드콘택플러그간 접촉면적을 증가시키므로 캐패시턴스를 증가시킬 수 있고, 이로써 캐패시터의 높이를 감소시켜 공정 난이도를 완화시킬 수 있는 효과가 있다.
또한, 본 발명은 캐패시턴스의 감소없이 누설전류를 개선할 수 있으므로 캐패시턴스를 충분히 확보할 수 있는 효과가 있다.

Claims (14)

  1. 반도체 기판 상에 콘택홀을 갖는 제1층간절연막을 형성하는 단계;
    상기 콘택홀의 측벽에 스페이서를 형성하는 단계;
    상기 콘택홀의 내부에 상기 스페이서에 의해 에워쌓이는 콘택플러그를 형성하는 단계;
    상기 콘택플러그를 포함한 전면에 상기 스페이서와 동일계열의 물질로 식각정지절연막을 형성하는 단계;
    상기 식각정지절연막 상에 제2층간절연막을 형성하는 단계;
    상기 제2층간절연막과 식각정지절연막을 순차적으로 식각하여 적어도 상기 콘택플러그의 일부를 개방시키는 홀을 형성하는 단계; 및
    상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하여 상기 식각정지절연막 식각시 상기 스페이서의 과도식각으로 발생된 틈을 제거하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 식각정지절연막과 상기 스페이서는 질화막으로 형성하고, 상기 콘택플러그는 폴리실리콘으로 형성하는 반도체소자의 제조 방법.
  3. 제2항에 있어서,
    상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하는 단계는,
    플라즈마 식각으로 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  4. 제3항에 있어서,
    상기 플라즈마 식각시, 플라즈마소스는 TCP, 헬리콘 또는 ECR 중에서 선택된 어느 하나의 소스를 적용하는 것을 특징으로 하는 반도체소자의 제조 방법.
  5. 제3항에 있어서,
    상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하는 단계는,
    HBr/Cl2를 주로 하는 플라즈마를 이용하여 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  6. 제5항에 있어서,
    상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하는 단계는,
    200W∼500W의 낮은 소스파워 영역에서 진행하며, 상기 HBr의 농도를 적어도 50% 이상을 유지하고, 바텀파워를 10W∼100W로 유지하는 것을 특징으로 하는 반도체소자의 제조 방법.
  7. 제6항에 있어서,
    상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하는 단계는,
    식각타겟을 500Å∼1500Å으로 하는 것을 특징으로 하는 반도체소자의 제조 방법
  8. 제1항에 있어서,
    상기 상기 홀 아래에 노출된 콘택플러그를 부분적으로 식각하는 단계후에,
    상기 부분 식각시 발생된 식각폴리머를 제거하기 위해 LET를 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조 방법.
  9. 제8항에 있어서,
    상기 LET는,
    식각가스를 NF3/He/O2 베이스의 플라즈마를 이용하여 10Å∼100Å의 식각타겟으로 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  10. 제1항에 있어서,
    상기 홀을 형성하는 단계는,
    상기 제2층간절연막 상에 하드마스크폴리실리콘을 형성하는 단계;
    상기 하드마스크폴리실리콘 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 마스크를 형성하는 단계;
    상기 마스크를 식각배리어로 하여 상기 하드마스크폴리실리콘을 식각하는 단계;
    상기 마스크를 스트립하는 단계;
    상기 하드마스크폴리실리콘을 식각배리어로 하여 상기 제2층간절연막을 식각하여 상기 홀을 형성하는 단계;
    상기 홀 아래의 식각정지절연막을 식각하여 상기 콘택플러그를 노출시키는 단계; 및
    상기 하드마스크폴리실리콘을 제거하는 단계
    를 포함하는 반도체소자의 제조 방법.
  11. 제10항에 있어서,
    상기 하드마스크폴리실리콘을 식각하는 단계는,
    Cl2/HBr 가스조합을 사용하며, 상기 Cl2/HBr 가스조합에 O2, N2, 또는 O2/N2 중에서 선택되는 가스를 첨가가스로 추가하는 것을 특징으로 하는 반도체소자의 제조 방법.
  12. 제10항에 있어서,
    상기 제2층간절연막을 식각하는 단계는,
    C4F6, C4F8 또는 C4F4 중에서 선택되는 플라즈마를 사용하고, 산소 가스 및 C3F8을 첨가가스로 추가하는 것을 특징으로 하는 반도체소자의 제조 방법.
  13. 제10항에 있어서,
    상기 식각정지절연막을 식각하는 단계는,
    CHF4 베이스의 가스를 이용하여 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  14. 제10항에 있어서,
    상기 하드마스크폴리실리콘을 제거하는 단계는,
    Cl2/HBr을 주로 하는 플라즈마를 이용하여 제거하는 것을 특징으로 하는 반도체소자의 제조 방법.
KR1020050058471A 2005-06-30 2005-06-30 반도체소자의 제조 방법 KR20070002798A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058471A KR20070002798A (ko) 2005-06-30 2005-06-30 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058471A KR20070002798A (ko) 2005-06-30 2005-06-30 반도체소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070002798A true KR20070002798A (ko) 2007-01-05

Family

ID=37869738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058471A KR20070002798A (ko) 2005-06-30 2005-06-30 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070002798A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057834A1 (en) * 2007-10-29 2009-05-07 Daejung Em Co., Ltd. Cathode active material for lithium secondary batteries with high safety, method of preparing the same, and lithium secondary batteries comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057834A1 (en) * 2007-10-29 2009-05-07 Daejung Em Co., Ltd. Cathode active material for lithium secondary batteries with high safety, method of preparing the same, and lithium secondary batteries comprising the same

Similar Documents

Publication Publication Date Title
KR20050002420A (ko) 플래시 소자의 비트라인 형성 방법
US20060073699A1 (en) Method for fabricating semiconductor device
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
KR100685677B1 (ko) 반도체 소자 제조 방법
KR20070002798A (ko) 반도체소자의 제조 방법
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR100587602B1 (ko) 반도체소자의 엠아이엠 캐패시터 형성방법
KR20070002839A (ko) 반도체소자의 제조 방법
KR101073123B1 (ko) 반도체소자 제조 방법
KR100688062B1 (ko) 반도체 메모리장치의 캐패시터 제조방법
KR20040038049A (ko) 반도체 소자의 콘택 형성 방법
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR100816721B1 (ko) 반도체소자 제조방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR20050041264A (ko) 반도체 장치 제조 방법
KR100816720B1 (ko) 반도체소자 제조방법
KR20050116665A (ko) 반도체 소자의 형성 방법
KR20080061850A (ko) 반도체 소자 및 그 제조 방법
KR20050049255A (ko) 반도체소자 제조 방법
KR20050116493A (ko) 반도체 소자 제조 방법
KR20020054808A (ko) 반도체소자의 커패시터 제조방법
KR20000003436A (ko) 반도체 소자의 콘택홀 형성 방법
KR20010058648A (ko) 반도체 소자의 게이트 전극 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid