KR100652795B1 - 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법 - Google Patents

질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법 Download PDF

Info

Publication number
KR100652795B1
KR100652795B1 KR1020050058563A KR20050058563A KR100652795B1 KR 100652795 B1 KR100652795 B1 KR 100652795B1 KR 1020050058563 A KR1020050058563 A KR 1020050058563A KR 20050058563 A KR20050058563 A KR 20050058563A KR 100652795 B1 KR100652795 B1 KR 100652795B1
Authority
KR
South Korea
Prior art keywords
storage node
node contact
forming
hard mask
semiconductor device
Prior art date
Application number
KR1020050058563A
Other languages
English (en)
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058563A priority Critical patent/KR100652795B1/ko
Priority to US11/323,905 priority patent/US7531455B2/en
Application granted granted Critical
Publication of KR100652795B1 publication Critical patent/KR100652795B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 감광막 마진을 유지하면서 난반사를 감소시키 SNC 키오픈 마스크와 식각, 스트립/세정 공정을 생략하고, 스토리지노드콘택의 과도손실없이 추가적인 층간산화막 리세스건식식각 공정을 생략하여 공정을 단순화시킬 수 있는 반도체소자의 스토리지노드콘택 형성 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 스토리지노드콘택 형성 방법은 질소성분을 함유하는 금속막 하드마스크(TiN, WN)를 식각장벽으로 하여 층간산화막을 식각하여 스토리지노드콘택홀을 형성하고, 스토리지노드콘택홀 형성후 잔류하는 금속막 하드마스크를 모두 제거한 상태에서 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계로 이루어지며, 이와 같은 본 발명은 스토리지노드콘택홀을 형성하기 위한 하드마스크 물질로 질소성분이 함유된 금속막을 사용하므로써 감광막 마진은 유지하면서 난반사를 감소시켜 키오픈마스크, 식각, 스트립 및 세정공정을 생략할 수 있는 효과가 있고, 또한, 본 발명은 스토리지노드콘택홀 형성후 세정 공정에서 SNC 하드마스크를 모두 제거해주므로 스토리지노드콘택홀의 변형이 없고 층간산화막 리세스 건식식각을 진행하지 않아도 되어 공정을 단순화시킬 수 있는 효과가 있다.
캐패시터, 스토리지노드콘택, 하드마스크, 난반사, 세정

Description

질소성분이 함유된 금속막하드마스크를 이용한 반도체소자의 스토리지노드콘택 형성 방법{METHOD FOR FORMING STORAGENODE CONTACT IN SEMICONDUCTOR DEVICE USING METAL HARDMASK CONTAIN NITROGEN COMPONENT}
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 스토리지노드콘택 형성방법을 개략적으로 도시한 도면,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 스토리지노드콘택 형성 방법을 도시한 공정 단면도,
도 3은 본 발명의 실시예에 따른 세정공정에 노출되는 막의 식각률을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 층간산화막
23 : SNC 하드마스크 24 : SNC 마스크
25 : 스토리지노드콘택홀 26 : SNC 스페이서
27 : 스토리지노드콘택플러그
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 스토리지노드콘택 형성 방법에 관한 것이다.
90nm급 이하의 반도체소자에서 스토리지노드콘택 공정은 폴리실리콘을 하드마스크로 사용하여 ArF 포토레지스트의 부족한 감광막 마진을 확보하고 있으나, 스토리지노드콘택 형성의 전/후에는 이를 제거하기 위한 많은 수의 공정스텝 증가를 초래하게 된다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 스토리지노드콘택 형성방법을 개략적으로 도시한 도면이다.
도 1a에 도시된 바와 같이, 셀지역과 주변지역이 정의된 반도체기판(11) 상에 층간산화막(12)을 형성한 후, 층간산화막(12) 상에 SNC 하드마스크폴리실리콘(13)을 증착한다.
이어서, SNC 하드마스크폴리실리콘(13) 상에 SNC 마스크(14)를 형성한 후, SNC 마스크(14)를 식각장벽으로 하여 SNC 하드마스크폴리실리콘(13)을 식각한다.
도 1b에 도시된 바와 같이, SNC 마스크(14)를 스트립한 후, SNC 하드마스크폴리실리콘(13)을 식각장벽으로 층간산화막(12)을 식각하여 스토리지노드콘택홀(15)을 형성한다.
이어서, SN 스페이서질화막을 증착한 후 블랭킷에치백을 진행하여 스토리지 노드콘택홀의 양측벽에 접하는 SNC 스페이서(16)를 형성한다.
이어서, 스토리지노드콘택홀(15)을 채울때까지 폴리실리콘(17)을 증착한다.
도 1c에 도시된 바와 같이, 블랭킷 폴리실리콘 에치백(Blanket polysilicon etchback)을 진행하여 스토리지노드콘택홀(15)에 매립되는 스토리지노드콘택플러그(17a)를 형성한다. 이때, SNC 하드마스크폴리실리콘(13)도 블랭킷 폴리실리콘 에치백시 제거해준다.
이어서, 층간산화막(12)을 일정 부분 리세스 건식식각한다.
그러나, 상술한 종래기술은, 난반사가 심한 SNC 하드마스크리실리콘(13)을 일정 두께 이상으로 사용하면, 포토마스크 작업 상에 하부 키(Key)와의 오정렬(Misalign)이 발생하게 된다. 따라서, SNC 키오픈 마스크(Key open mask)와 식각 그리고 스트립/세정의 추가 공정이 필요하다.
또한, 층간산화막(12) 식각후 셀/주변지역간 남아있는 SNC 하드마스크폴리실리콘(13a, 13b)의 두께 차이가 발생하게 된다. 패턴이 조밀한 셀지역의 SNC 하드마스크폴리실리콘(13a)이 패턴이 없는 주변지역보다 손실이 심해 층간산화막(12) 식각후 주변지역에 SNC 하드마스크폴리실리콘(13b)이 더 많이 남게 된다.
이와 같이, 셀/주변지역간 SNC 하드마스크폴리실리콘 두께 차이를 가지고 있는 상태에서 스토리지노드콘택플러그(17) 형성을 위한 블랭킷 폴리실리콘 에치백을 진행할 때 웨이퍼 전면에 잔류하는 SNC 하드마스크폴리실리콘(13)을 완전히 제거하여야 하는데, 셀지역과 주변지역의 SNC 하드마스크폴리실리콘 두께 차이로 인해 주변지역을 기준으로 과도식각이 이루어져야 하고, 이때 셀지역에서는 스토리지노드 콘택플러그(17)의 과도손실이 발생한다. 현재는 스토리지노드콘택플러그(17)의 과도손실을 제거하고자 마지막에 층간산화막 리세스 건식식각 공정을 추가로 진행하여 층간산화막(12)을 일정 두께 낮춤으로써 스토리지노드콘택플러그(17)와의 높이를 맞추게 된다.
전술한 것처럼, 종래기술은 난반사가 심한 SNC 하드마스크폴리실리콘을 도입함에 따라 SNC 키오픈 마스크(Key open mask)와 식각 그리고 스트립/세정의 추가 공정이 필요하며, 또한 셀지역과 주변지역의 SNC 하드마스크폴리실리콘 두께 차이를 해결하기 위해 층간산화막 리세스 건식식각이 더 필요하여, 공정이 매우 복잡해져 생산성이 저하되는 단점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 감광막 마진을 유지하면서 난반사를 감소시키 SNC 키오픈 마스크와 식각, 스트립/세정 공정을 생략하고, 스토리지노드콘택의 과도손실없이 추가적인 층간산화막 리세스건식식각 공정을 생략하여 공정을 단순화시킬 수 있는 반도체소자의 스토리지노드콘택 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 스토리지노드콘택 형성 방법은 반도체 기판 상부에 층간산화막을 형성하는 단계, 상기 층간산화막 상에 질 소성분을 함유하는 금속막 하드마스크를 형성하는 단계, 상기 금속막 하드마스크 상에 마스크를 형성하는 단계, 상기 마스크를 식각장벽으로 하여 상기 금속막 하드마스크를 식각하는 단계, 상기 금속막하드마스크를 식각장벽으로 상기 층간산화막을 식각하여 상기 반도체 기판의 표면을 개방시키는 스토리지노드콘택홀을 형성하는 단계, 상기 스토리지노드콘택홀 형성후 잔류하는 금속막 하드마스크를 모두 제거하는 단계, 상기 스토리지노드콘택홀의 양측벽에 스토리지노드콘택스페이서를 형성하는 단계, 및 상기 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 금속막 하드마스크는 TiN 또는 WN으로 형성하는 것을 특징으로 하며, 상기 스토리지노드콘택홀 형성후 잔류하는 금속막 하드마스크를 모두 제거하는 단계는 동일 습식스테이션에서 1차 세정공정과 2차 세정 공정으로 나누어 진행하는 것을 특징으로 하고, 상기 1차 세정 공정은 상기 습식스테이션의 1차 배스에서 솔벤트 용액을 이용하여 진행하는 것을 특징으로 하며, 상기 2차 세정 공정은 상기 습식스테이션의 2차 배스에서 NH4OH/H2O2 용액에 물(H2O)을 혼합한 희석용액을 이용하여 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 스토리지노드콘 택 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 셀지역과 주변지역이 정의된 반도체기판(21) 상에 층간산화막(22)을 형성한다. 여기서, 층간산화막(22) 아래에는 폴리실리콘으로 형성한 랜딩플러그콘택(도시 생략)이 형성되어 있으며, 층간산화막(22)은 고밀도플라즈마산화막(High Density Plasma Oxide)으로 형성한다.
이어서, 층간산화막(22) 상에 SNC 하드마스크(23)를 형성한다. 이때, SNC 하드마스크(23)는 폴리실리콘을 사용하는 것이 아니라 TiN 또는 WN 중에서 선택되는 질소 성분을 함유하는 금속막을 하드마스크로 사용하는데, 질소 성분을 함유하는 금속막은 막 자체의 난반사율이 낮다. 특히, 폴리실리콘보다는 난반사율이 훨씬 낮다.
따라서, 위와같이 난반사율이 낮은 질소성분을 함유하는 금속막을 SNC 하드마스크(23)로 이용하여 포토 작업시 난반사방지막 역할을 하도록 하면, SNC 키오픈마스크 및 식각, 그리고 스트립/세정 공정을 진행할 필요가 없다.
도 2b에 도시된 바와 같이, SNC 하드마스크(23) 상에 SNC 마스크(24)를 형성한 후, SNC 마스크(24)를 식각장벽으로 하여 SNC 하드마스크(23)를 식각한다.
이때, SNC 하드마스크(23)를 식각할 때, 식각가스는 폴리실리콘 식각가스로 사용되는 염소 베이스(Chlorine base) 가스, 예컨대 Cl2 가스를 사용한다.
도 2c에 도시된 바와 같이, SNC 마스크(24)를 스트립한 후, SNC 하드마스크(23)를 식각장벽으로 층간산화막(22)을 식각하여 반도체기판(21)의 표면을 개방시 키는 스토리지노드콘택홀(25)을 형성한다.
상기 층간산화막(22) 식각후 셀/주변지역간 남아있는 SNC 하드마스크(23a, 23b)의 두께 차이가 발생하게 된다. 패턴이 조밀한 셀지역의 SNC 하드마스크(23a)이 패턴이 없는 주변지역보다 손실이 심해 층간산화막(22) 식각후 주변지역에 SNC 하드마스크(23b)가 더 많이 남게 된다.
이와 같이 서로 다른 두께로 잔류하는 SNC 하드마스크(23a, 23b)와 층간산화막(22) 식각시 발생한 폴리머(polymer) 및 감광막레시듀(PR residue)를 제거하기 위해 본 발명은 세정 공정을 진행한다.
도 2d에 도시된 바와 같이, 서로 다른 두께로 잔류하는 SNC 하드마스크(23a, 23b)와 층간산화막(22) 식각시 발생한 폴리머(polymer) 및 감광막레시듀를 제거하기 위해 세정 공정을 진행하되, 동일 습식스테이션(Wet station)에서 1차 세정공정과 2차 세정 공정으로 나누어 진행한다.
1차 세정 공정시에는 1차 배스(First Bath)에서 솔벤트(Solvent) 용액을 이용하여 폴리머 및 감광막레시듀를 제거하고, 2차 세정 공정시에는 2차 배스(Second bath)에서 NH4OH/H2O2 용액에 물(H2O)을 혼합한 희석용액을 이용하여 SNC 하드마스크(23a, 23b)를 제거한다.
1차 세정공정과 2차 세정공정으로 이루어지는 세정 공정시, 1차 배스와 2차 배스는 30℃∼150℃의 온도를 유지하고, SNC 하드마스크(23a, 23b)를 제거하기 위한 2차 세정공정시 NH4OH/H2O2+물(H2O)의 혼합용액에서 NH4OH:H2O2:H2O의 비율을 1:2 ∼6:10∼30으로 하여 SNC 하드마스크(23a, 23b)의 식각효율을 높인다.
도 3은 본 발명의 실시예에 따른 세정공정에 노출되는 막의 식각률을 나타낸 도면으로서, 스토리지노드콘택홀 형성후 세정 공정에 노출되는 반도체기판(폴리실리콘으로 된 랜딩플러그콘택), 층간산화막(고밀도플라즈마산화막), SNC 하드마스크로 사용된 TiN, WN의 식각률을 나타낸 것이다.
도 3에 도시된 바에 따르면, 층간산화막 및 폴리실리콘 대비 SNC 하드마스크로사용된 TiN, WN은 높은 식각률을 가짐을 알 수 있다.
이와 같이, 본 발명에서 SNC 하드마스크로 사용된 TiN, WN이 높은 식각률을 가짐에 따라 1차 및 2차 세정으로 나누어 진행하는 세정 공정시 하부막의 어택없이 SNC 하드마스크만을 선택적으로 제거(Sheet-off)할 수 있다. 참고로, 종래기술에서 SNC 하드마스크로 폴리실리콘을 사용하는 경우에도 스토리지노드콘택홀 형성후 세정 공정(BOE 용액 사용)을 진행하는데, 이때는 폴리머 및 감광막레시듀를 제거할 수는 있으나 하드마스크로 사용된 폴리실리콘을 제거하기는 어렵고, 제거한다고 하더라도 폴리실리콘 제거시 하부의 층간산화막이 어택받는 것을 피할 수 없어 스토리지노드콘택홀의 높이 감소 및 변형을 초래한다.
따라서, 본 발명의 세정 공정에 의하면, 셀지역과 주변지역에서 서로 다른 두께를 갖고 잔류하는 SNC 하드마스크만을 선택적으로 모두 제거하므로 하부의 층간산화막 어택이 없어 스토리지노드콘택홀(25)의 변형이 없다.
도 2e에 도시된 바와 같이, 세정공정이 완료된 스토리지노드콘택홀(25)을 포함한 층간산화막(22) 상에 SN 스페이서질화막을 증착한 후 블랭킷에치백을 진행하 여 스토리지노드콘택홀(25)의 양측벽에 접하는 SNC 스페이서(26)를 형성한다.
이어서, 스토리지노드콘택홀(25)을 채울때까지 폴리실리콘을 증착한 후, 블랭킷 폴리실리콘 에치백(Blanket polysilicon etchback)을 진행하여 스토리지노드콘택홀(25)에 매립되는 스토리지노드콘택플러그(27)를 형성한다.
상기 블랭킷 폴리실리콘 에치백 공정이 셀지역과 주변지역에서 서로 다른 두께로 잔류하는 SNC 하드마스크를 제거한 상태에서 진행하므로, 층간산화막 리세스 건식식각 공정을 추가로 진행하지 않아도 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드콘택홀을 형성하기 위한 하드마스크 물질로 질소성분이 함유된 금속막을 사용하므로써 감광막 마진은 유지하면서 난반사를 감소시켜 키오픈마스크, 식각, 스트립 및 세정공정을 생략할 수 있는 효과가 있다.
또한, 본 발명은 스토리지노드콘택홀 형성후 세정 공정에서 SNC 하드마스크를 모두 제거해주므로 스토리지노드콘택홀의 변형이 없고 층간산화막 리세스 건식식각을 진행하지 않아도 되어 공정을 단순화시킬 수 있는 효과가 있다.

Claims (7)

  1. 반도체 기판 상부에 층간산화막을 형성하는 단계;
    상기 층간산화막 상에 질소성분을 함유하는 금속막 하드마스크를 형성하는 단계;
    상기 금속막 하드마스크 상에 마스크를 형성하는 단계;
    상기 마스크를 식각장벽으로 하여 상기 금속막 하드마스크를 식각하는 단계;
    상기 금속막하드마스크를 식각장벽으로 상기 층간산화막을 식각하여 상기 반도체 기판의 표면을 개방시키는 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀 형성후 잔류하는 금속막 하드마스크를 모두 제거하는 단계;
    상기 스토리지노드콘택홀의 양측벽에 스토리지노드콘택스페이서를 형성하는 단계; 및
    상기 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계
    를 포함하는 반도체소자의 스토리지노드콘택 형성 방법.
  2. 제1항에 있어서,
    상기 금속막 하드마스크는,
    TiN 또는 WN으로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택 형성 방법.
  3. 제1항에 있어서,
    상기 스토리지노드콘택홀 형성후 잔류하는 금속막 하드마스크를 모두 제거하는 단계는,
    동일 습식스테이션에서 1차 세정공정과 2차 세정 공정으로 나누어 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택 형성 방법.
  4. 제3항에 있어서,
    상기 1차 세정 공정은,
    상기 습식스테이션의 1차 배스에서 솔벤트 용액을 이용하여 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택 형성 방법.
  5. 제3항에 있어서,
    상기 2차 세정 공정은,
    상기 습식스테이션의 2차 배스에서 NH4OH/H2O2 용액에 물(H2O)을 혼합한 희석용액을 이용하여 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택 형성 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 1차 배스와 상기 2차 배스의 온도는 30℃∼150℃의 온도를 유지하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택 형성 방법.
  7. 제5항에 있어서,
    상기 2차 세정공정시,
    상기 희석용액에서 NH4OH:H2O2:H2O의 비율을 1:2∼6:10∼30으로 하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택 형성 방법.
KR1020050058563A 2005-06-30 2005-06-30 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법 KR100652795B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050058563A KR100652795B1 (ko) 2005-06-30 2005-06-30 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법
US11/323,905 US7531455B2 (en) 2005-06-30 2005-12-29 Method for forming storage node contact in semiconductor device using nitride-based hard mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058563A KR100652795B1 (ko) 2005-06-30 2005-06-30 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR100652795B1 true KR100652795B1 (ko) 2006-12-01

Family

ID=37590164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058563A KR100652795B1 (ko) 2005-06-30 2005-06-30 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법

Country Status (2)

Country Link
US (1) US7531455B2 (ko)
KR (1) KR100652795B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054051B2 (en) 2011-06-15 2015-06-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7967763B2 (en) * 2005-09-07 2011-06-28 Cabochon Aesthetics, Inc. Method for treating subcutaneous tissues
CN116709891A (zh) * 2022-02-24 2023-09-05 联华电子股份有限公司 一种制作半导体元件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362666A (en) * 1992-09-18 1994-11-08 Micron Technology, Inc. Method of producing a self-aligned contact penetrating cell plate
JP2795250B2 (ja) * 1996-02-19 1998-09-10 日本電気株式会社 半導体装置およびその製造方法
TW383462B (en) * 1998-05-29 2000-03-01 United Semiconductor Corp Manufacturing method for via
US6664196B1 (en) * 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
JP4065670B2 (ja) * 2001-08-09 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6734097B2 (en) * 2001-09-28 2004-05-11 Infineon Technologies Ag Liner with poor step coverage to improve contact resistance in W contacts
US6878646B1 (en) * 2002-10-16 2005-04-12 Taiwan Semiconductor Manufacturing Company Method to control critical dimension of a hard masked pattern
KR100505675B1 (ko) * 2003-02-27 2005-08-03 삼성전자주식회사 전극 표면에 대한 다단계 습식 처리 과정을 도입한커패시터 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054051B2 (en) 2011-06-15 2015-06-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US7531455B2 (en) 2009-05-12
US20070004196A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
KR100652795B1 (ko) 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
KR100685675B1 (ko) 반도체소자의 콘택홀 형성 방법
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
CN109755175B (zh) 互连结构及其形成方法
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100734083B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR20080002487A (ko) 반도체 소자의 랜딩 플러그 형성방법
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100447261B1 (ko) 반도체 소자의 제조방법
KR100451040B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100910868B1 (ko) 반도체소자 제조 방법
KR20080060570A (ko) 반도체 소자의 콘택 홀 형성방법
KR100905788B1 (ko) 반도체 소자의 제조방법
KR20030059418A (ko) 반도체 소자의 제조방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20060113297A (ko) 에스티에이알 공정을 이용한 반도체장치의 제조방법
KR100431746B1 (ko) 펀치 발생을 억제할 수 있는 반도체소자 제조방법
KR100277861B1 (ko) 반도체 소자의 플러그 형성방법
KR20080038845A (ko) 반도체 소자의 제조방법
KR20110008477A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee