KR100685675B1 - 반도체소자의 콘택홀 형성 방법 - Google Patents

반도체소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR100685675B1
KR100685675B1 KR1020040049891A KR20040049891A KR100685675B1 KR 100685675 B1 KR100685675 B1 KR 100685675B1 KR 1020040049891 A KR1020040049891 A KR 1020040049891A KR 20040049891 A KR20040049891 A KR 20040049891A KR 100685675 B1 KR100685675 B1 KR 100685675B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
etching
layer
organic polymer
Prior art date
Application number
KR1020040049891A
Other languages
English (en)
Other versions
KR20060000902A (ko
Inventor
이민석
이성권
이동덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049891A priority Critical patent/KR100685675B1/ko
Priority to US11/017,675 priority patent/US20060003571A1/en
Publication of KR20060000902A publication Critical patent/KR20060000902A/ko
Application granted granted Critical
Publication of KR100685675B1 publication Critical patent/KR100685675B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 고해상도를 요구하는 식각 공정시 층간절연막으로 사용되는 산화막과의 식각선택비를 최대화할 수 있으며, 공정을 단순화할 수 있는 반도체소자의 콘택홀 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 산화막 계열의 피식각층을 형성하는 단계; 상기 피식각층 상에 하드마스크용 유기 폴리머막을 형성하는 단계; 상기 유기 폴리머막 상에 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 유기 폴리머막을 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴 및 상기 하드마스크를 식각마스크로 상기 피식각층을 식각하여 상기 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및 포토레지스트 스트립 공정을 실시하여 상기 포토레지스트 패턴과 상기 하드마스크를 제거하는 단계를 포함하는 반도체소자의 콘택홀 형성 방법을 제공한다.
콘택 패드, SAC(Self Align Contact), 하드마스크, 유기 폴리머막, 산화막, 식각선택비, 콘택홀.

Description

반도체소자의 콘택홀 형성 방법{FORMING METHOD OF CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 ArF 노광원을 이용한 포토리소그라피 공정 적용시 SAC 식각 공정 후 발생하는 패턴 변형을 도시한 평면 SEM 사진.
도 2는 각 노광원에 사용되는 포토레지스트의 고리 구조를 도시한 도면.
도 3은 포토레지스트 패턴의 붕괴 현상을 도시한 평면 SEM 사진.
도 4는 종래기술에 따른 SAC 식각 공정을 도시한 플로우챠트.
도 5는 개선된 종래기술에 따른 SAC 식각 공정을 도시한 플로우챠트.
도 6은 본 발명에 따른 SAC 식각 공정을 도시한 플로우챠트.
도 7a 내지 도 7e는 본 발명의 일실시예에 따른 SAC 식각 공정을 이용한 반도체소자의 셀 콘택용 콘택홀 형성 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
700 : 기판 701 : 필드산화막
702 : 액티브영역 703 : 게이트 절연막
704 : 게이트 전도막 705 : 게이트 하드마스크
706 : 식각정지막 707 : 층간절연막
708c : 하드마스크 709c : 포토레지스트 패턴
711 : 콘택홀
본 발명은 반도체소자 제조 방법에 관한 것으로 특히, 반도체소자의 콘택홀 형성 방법에 관한 것으로, 더욱 상세하게는 자기정렬콘택(Self Align Contact; 이하 SAC 이라 함) 식각 공정에 의한 반도체소자의 콘택홀 형성 방법에 관한 것이다.
반도체소자의 집적도가 증가함에 따라 단위 소자의 수직 배열 구조가 사용되고 있으며, 이들 단위 소자간의 전기적 연결을 위해 패드(또는 플러그) 형성기술이 채용되었는 바, 현재는 이러한 콘택 패드 형성 기술이 반도체소자 공정 기술에 있어서 일반화되었다.
아울러, 피치는 감소하고 그 수직 두께는 증가함에 따라 식각 공정 예컨대, 게이트전극 패턴 사이에 콘택홀을 형성하는 식각 공정 등에서 식각 마진이 부족하게 되었고, 이에 따라 식각선택비를 개선하고 원한는 식각 프로파일을 얻기 위해 SAC 식각 공정이 도입되었고, 현재는 통상적인 반도체소자 공정으로 사용되고 있다.
100nm 이하의 소자 개발시 미세 패턴 구현을 위해서는 ArF 또는 F2 등의 노광원을 이용한 포토리소그라피 공정이 도입이 필수적이다. 하지만, 미세 패턴 형성을 위해서 사용되는 광원의 파장이 짧아짐으로 인한 포토레지스트의 도포되는 두께의 감소와 더불어 ArF 또는 F2 등의 노광원을 이용한 포토리소그라피 공정에 사용되는 포토레지스트의 구조적인 문제 때문에 SAC 식각 공정에서 식각 가스로 주로 사용되는 불소계 가스에서 패턴의 변형이 발생한다.
도 1a 및 도 1b는 ArF 노광원을 이용한 포토리소그라피 공정 적용시 SAC 식각 공정 후 발생하는 패턴 변형을 도시한 평면 SEM 사진이다.
도 1a에서는 'A' 같이 패턴의 위글링(Wiggling)이 발생하는 것을 관찰할 수 있고, 도 1b에서는 'B'와 같이 패턴의 스트라이에이션(Striation)이 발생하는 것을 관찰할 수 있다.
이는 ArF용 포토레지스트가 벤젠 고리 구조를 갖고 있지 않는 구조적인 이유 때문인 것으로 파악이 되고 있으며, 이로 인해 불소계 플라즈마를 이용한 SAC 식각 도중 포토레지스트의 내부의 고리 구조가 쉽게 끊어지기 때문이다.
도 2는 각 노광원에 사용되는 포토레지스트의 고리 구조를 도시한 도면이다.
도 2의 (a)는 아이 라인(I-line)용 포토레지스트의 구조를 나타낸다. 이는 중앙에 벤젠 고리를 가지고 있으며, 경화되는 온도(Tg; Glass temperature)가 100℃ ∼ 120℃이며, 오니시 파라미터(Ohnish parameter)는 2.5이다.
도 2의 (b)는 KrF용 포토레지스트 중 'SOS-13'의 구조를 나타낸다. 이는 중 앙에 벤젠 고리를 가지고 있으며, 경화되는 온도가 100℃ ∼ 140℃이며, 오니시 파라미터는 2.7이다.
도 2의 (c)는 ArF용 포토레지스트 중 'SASK68C2'의 구조를 나타낸다. 이는 중앙에 벤젠 고리를 가지고 있지 않으며, 경화되는 온도가 170℃ ∼ 180℃이며, 오니시 파라미터는 3.2이다.
도 2의 (d)는 ArF용 포토레지스트 중 'PAR-101'의 구조를 나타낸다. 이는 중앙에 벤젠 고리를 가지고 있지 않으며, 경화되는 온도가 170℃ ∼ 180℃이며, 오니시 파라미터는 3.7이다.
여기서, 오니시 파라미터는 물질의 식각 내성을 나타내는 파라미터로서 이 값이 클수록 식각 내성이 약함을 나타낸다. 따라서, 차세대 감광 재료인 ArF와 F2용 포토레지스트는 SAC 식각 도중 포토레지스트 패턴의 변형이 심해진다.
도 3은 포토레지스트 패턴의 붕괴 현상을 도시한 평면 SEM 사진이다.
이러한 식각 내성의 취약함을 극복하기 위해 포토레지스트의 두께를 두껍게 가져갈 경우 도 3에 도시된 'C'와 같이 포토레지스트 패턴이 붕괴되는 현상이 발생한다.
도 4는 종래기술에 따른 SAC 식각 공정을 도시한 플로우챠트로서, 이를 참조하여 종래의 SAC 식각 공정을 살펴 본다.
먼저, 게이트 전극 등의 도전패턴을 형성하고 도전패턴 상에 식각정지막을 형성한다(S401). 식각정지막은 통상의 SAC 식각 공정에서 사용하는 질화막 계열의 절연막을 사용한다.
이어서, 전면에 층간절연막을 증착한다(S402). 층간절연막은 통상적인 산화막 계열의 물질막을 사용한다. 이어서, 포토리소그라피 공정시 패턴 불량을 방지하기 위해 층간절연막 상부를 평탄화시킨다(S403). 이 때, 후속 SAC 식각 공정시 식각 타겟을 줄이기 위해 식각정지막이 노출되는 타겟으로 층간절연막을 제거하기도 한다.
이어서, ArF 또는 F2 등의 노광원을 이용한 포토리소그라피 공정을 실시하여 SAC 식각 공정을 위한 PR 마스크 즉, 포토레지스트 패턴을 형성한다(S404). 포토레지스트 패턴을 식각마스크로 층간절연막을 식각하는 SAC 식각 공정을 실시하여 콘택홀을 형성한다(S405). 이 때, 통상 콘택 예정 영역 상에서 식각정지막을 남긴다.
이어서, PR 스트립 공정을 통해 잔류하는 포토레지스트 패턴을 제거하고, 세정 공정을 통해 식각 잔류물 및 식각 부산물을 제거한다(S406). 이어서, 식각정지막을 제거하는 콘택 오픈 공정을 실시한다(S407). 이어서, 세정 공정을 실시하여 콘택 오픈 공정시 발생한 식각 부산물을 제거한다.
한편, 전술한 종래의 SAC 식각 공정에 ArF 또는 F2 등의 고해상도의 포토리소그라피 공정을 적용할 경우 상기한 문제점이 발생한다.
따라서, 이를 극복하기 위해 하드마스크가 도입되었다.
도 5는 개선된 종래기술에 따른 SAC 식각 공정을 도시한 플로우챠트로서, 이를 참조하여 개선된 종래의 SAC 식각 공정을 살펴 본다.
먼저, 게이트 전극 등의 도전패턴을 형성하고 도전패턴 상에 식각정지막을 형성한다(S501). 이어서, 전면에 층간절연막을 증착한다(S502). 층간절연막은 통상적인 산화막 계열의 물질막을 사용한다. 이어서, 포토리소그라피 공정시 패턴 불량을 방지하기 위해 층간절연막 상부를 평탄화시킨다(S503). 이 때, 후속 SAC 식각 공정시 식각 타겟을 줄이기 위해 식각정지막이 노출되는 타겟으로 층간절연막을 제거하기도 한다.
이어서, 층간절연막 상에 하드마스크로 사용될 폴리실리콘막 또는 텡스텐막을 증착한다(S504). 폴리실리콘과 텅스텐은 산화막에 대한 식각선택비가 상당히 높아 이를 하드마스크로 사용할 경우 ArF용 포토레지스트 등의 약한 식각 내성으로 인한 패턴 변형을 방지할 수 있는 효과가 있다.
이어서, ArF 또는 F2 등의 노광원을 이용한 포토리소그라피 공정을 실시하여 SAC 식각 공정을 위한 PR 마스크 즉, 포토레지스트 패턴을 형성한다(S505). 포토레지스트 패턴을 식각마스크로 하드마스크용 물질막(폴리실리콘막 또는 텡스텐막)을 식각하여 SAC 형성 영역을 정의하는 하드마스크를 형성한다(S506).
이어서, PR 스트립 공정을 통해 잔류하는 포토레지스트 패턴을 제거하고, 세정 공정을 통해 식각 잔류물 및 식각 부산물을 제거한다(S507).
이어서, 하드마스크를 식각마스크로 하여 층간절연막을 식각하는 SAC 식각 공정을 실시하여 콘택홀을 형성한다(S508). 이 때, 통상 콘택 예정 영역 상에서 식각정지막을 남긴다. 한편, 'S507' 단계를 SAC 식각 공정 후 실시할 수도 있다.
이어서, 식각정지막을 제거하는 콘택 오픈 공정을 실시하고. 하드마스크를 제거한다(S509).
한편, 식각정지막 제거 전에 하드마스크를 제거할 수도 있고, 별도의 하드마스크 제거 공정없이 후속 플러그 아이솔레이션 공정에서 제거할 수도 있다.
이어서, 세정 공정을 실시하여 콘택 오픈 공정시 발생한 식각 부산물을 제거한다(S510).
전술한 개선된 종래기술의 경우 텅스텐막과 폴리실리콘막을 하드마스크로 사용함으로써 패턴의 변형을 억제하여 미세 패턴을 구현할 수 있도록 많은 기여를 하였다. 이외에 하드마스크 물질로 질화막을 사용하기도 한다.
그러나, 상기한 하드마스크 재료를 사용할 때, 보다 더 고전도성이 요구되는 소자에 사용되는 선택적 에피택셜 성장 방식을 적용한 플러그 형성을 위해서는 콘택홀 형성 후 반드시 하드마스크를 제거해야 하는 단점이 있다.
아울러, 층간절연막의 주재료인 산화막 식각시 포토레지스트와 산화막간의 선택비 또는 하드마스크로 폴리실리콘, 텅스텐 또는 질화막을 사용하는 경우 이들과 산화막 간의 선택비로는 실제 100nm 이하 및 80nm 이하의 디자인 룰에서 요구하는 불소계 가스에 대한 '수십대 1' 이상의 선택비를 만족하기가 어려운 실정이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 고해상도를 요구하는 식각 공정시 유기폴리머막으로 이루어진 하드마스크를 사용하는 것에 의해 식각되는 층간절연막으로 사용되는 산화막과 식각선택비를 최대화할 수 있으며, 공정을 단순화할 수 있는 반도체소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은, 기판 상에 산화막 계열의 피식각층을 형성하는 단계; 상기 피식각층 상에 하드마스크용 유기 폴리머막을 형성하는 단계; 상기 유기 폴리머막 상에 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 유기 폴리머막을 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴 및 상기 하드마스크를 식각마스크로 상기 피식각층을 식각하여 상기 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및 포토레지스트 스트립 공정을 실시하여 상기 포토레지스트 패턴과 상기 하드마스크를 제거하는 단계를 포함하는 반도체소자의 콘택홀 형성 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 전도층 상에 이웃하는 복수의 도전패턴을 형성하는 단계; 상기 도전패턴에 형성된 전면에 산화막 계열의 층간절연막을 형성하는 단계; 상기 층간절연막 상에 하드마스크용 유기 폴리머막을 형성하는 단계; 상기 유기 폴리머막 상에 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 유기 폴리머막을 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴 및 상기 하드마스크를 식각마스크로 상기 층간절연막을 식각하여 복수의 도전패턴 사이에서 상기 전도층의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및 포토레지스트 스트립 공정을 실시하여 상기 포토레지스트 패턴과 상기 하드마스크를 제거하는 단계를 포함하는 반도체소자의 콘택홀 형성 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 기판 상에 이웃하는 복수의 게이트전극 패턴을 형성하는 단계; 상기 게이트전극 패턴이 형성된 프로파일을 따라 질화막 계열의 식각정지막을 형성하는 단계; 상기 식각정지막 상에 산화막 계열의 층간절연막을 형성하는 단계; 상기 층간절연막 상에 하드마스크용 유기 폴리머막을 형성하는 단계; 상기 유기 폴리머막 상에 셀콘택 마스크인 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 유기 폴리머막을 식각하여 셀콘택 영역을 정의하는 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴 및 상기 하드마스크를 식각마스크로 상기 층간절연막을 식각하여 상기 게이트전극 패턴 사이에서 상기 식각정지막을 노출시키는 콘택홀을 형성하는 단계; 포토레지스트 스트립 공정을 실시하여 상기 포토레지스트 패턴과 상기 하드마스크를 제거하는 단계; 및 상기 식각정지막을 제거하여 상기 콘택홀 내에서 상기 기판을 오픈시키는 단계를 포함하는 반도체소자의 콘택홀 형성 방법을 제공한다.
본 발명은 산화막 계열의 물질막을 식각하여 콘택홀을 형성하는 식각 공정에서 하드마스크로 유기 폴리머막을 사용한다. 유기 폴리머막은 물질의 특성상 산화막과 거의 무한대의 식각선택비를 가지므로 불소계 플라즈마를 사용한 산화막 식각시 패턴 변형없이 원하는 미세 패턴을 구현할 수 있다. 따라서, 하드마스크의 두께 와 포토레지스트의 두께를 낮출 수 있어 50nm 이하의 미세 패턴 구현을 가능한다.
아울러, 유기 폴리머막은 물질 특성이 포토레지스트와 유사하여 포토레지스트 제거 공정에서 일괄 제거가 가능하여 하드마스크 제거에 따른 별도의 추가 공정을 필요로 하지 않으므로 공정을 단순화할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 3a 내지 3d를 참조하여 상세하게 설명한다.
도 6은 본 발명에 따른 SAC 식각 공정을 도시한 플로우챠트로서, 이를 참조하여 본 발명의 SAC 식각 공정을 살펴 본다.
먼저, 게이트 전극 등의 도전패턴을 형성하고 도전패턴 상에 식각정지막을 형성한다(S601). 이어서, 도전패턴 및 식각정지막이 형성된 기판 전면에 층간절연막을 형성한다(S602). 층간절연막은 통상적인 산화막 계열의 물질막을 사용하므로, 식각정지막은 절연성이면서 산화막과 식각선택비를 갖는 질화막 계열을 사용한다,
이어서, 포토리소그라피 공정시 패턴 불량을 방지하기 위해 층간절연막 상부를 평탄화시킨다(S603). 이 때, 후속 SAC 식각 공정시 식각 타겟을 줄이기 위해 식각정지막이 노출되는 타겟 또는 식각정지막 상에 층간절연막이 일부 두께로 남는 타겟으로 층간절연막을 제거하기도 한다.
이어서, 층간절연막 상에 하드마스크로 사용될 유기 계열의 폴리머(Organic polymer)막을 형성한다(S604). 유기 폴리머막은 폴리실리콘과 텅스텐 및 질화막에 비해 산화막에 대한 식각선택비가 월등하게 높아 이를 하드마스크로 사용할 경우 ArF용 포토레지스트 등의 약한 식각 내성으로 인한 패턴 변형을 방지할 수 있는 효과가 있다. 이로 인해 자신의 증착 두께와 포토레지스트의 두께를 낮출 수 있어 보다 더 고해상도를 구현할 수 있도록 한다.
이어서, KrF, ArF 또는 F2 등의 노광원을 이용한 포토리소그라피 공정을 실시하여 콘택홀 형성을 위한 PR 마스크 즉, 포토레지스트 패턴을 형성한다(S605).
이어서, 포토레지스트 패턴을 식각마스크로 하드마스크용 유기 폴리머막을 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성한다(S606).
이어서, 하드마스크를 식각마스크로 층간절연막을 식각하여 콘택홀을 형성한다(S607). 이 때, 통상 콘택 예정 영역 상에서 식각정지막을 남긴다.
이어서, PR 스트립 공정을 통해 잔류하는 포토레지스트 패턴을 제거하고, 세정 공정을 통해 식각 잔류물 및 식각 부산물을 제거한다(S608). 한편, 전술한 바와 같이 유기 폴리머막으로 이루어진 하드마스크는 포토레지스트 패턴과 유사한 구조를 가지므로, PR 스트립 공정에서 포토레지스트와 동시에 제거된다.
이어서, 식각정지막을 제거하는 콘택 오픈 공정을 실시하고. 하드마스크를 제거한 다음(S609), 세정 공정을 실시하여 콘택 오픈 공정시 발생한 식각 부산물을 제거한다(S610).
도 7a 내지 도 7e는 본 발명의 일실시예에 따른 SAC 식각 공정을 이용한 반도체소자의 셀 콘택용 콘택홀 형성 공정을 도시한 단면도이다.
후술하는 본 발명의 실시예에서는 반도체소자의 콘택홀 패턴 형성 공정을 그 일예로 하여 설명하는 바, 본 발명의 적용 대상이 되는 콘택홀 패턴은 금속배선 콘택과 비트라인 또는 캐패시터의 스토리지 노드 콘택을 위한 소스/드레인 접합 등의 기판 내의 불순물 접합층과의 콘택 및 콘택 패드 형성을 위한 공정 등에 적용이 가능하다.
아울러, 콘택홀 형성시 SAC 식각 공정을 이용하는 것을 그 예로 하여 설명하나, 이외에도 콘택홀을 형성하는 모든 식각 공정에 응용이 가능하다.
먼저, 도 7a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(700)에 필드산화막(701)을 형성하여 액티브영역(702)을 정의한다. 필드산화막(701)은 LOCOS(LOCal Oxidation Of Silicon) 또는 STI(Shallow Trench Isolation) 방식을 적용할 수 있다.
이어서, 기판(700) 상에 절연성의 게이트 하드마스크(705)/게이트 전도막(704)/게이트 절연막(703)이 적층된 구조의 게이트전극 패턴(G1 ∼ G4)을 형성한다.
게이트 절연막(703)은 실리콘 산화막 등의 통상적인 산화막 계열의 물질막을 이용하고, 게이트 전도막(704)은 폴리실리콘, 텅스텐(W), 텅스텐 질화막(WNx), 텅스텐 실리사이드(WSix) 등의 단독 또는 이들의 조합된 형태를 이용한다.
게이트 하드마스크(705)는 콘택홀 형성을 위한 후속 식각 공정 중 층간절연막을 식각하는 과정에서 게이트 전도막(704)이 어택받는 것을 방지하기 위한 것으 로서, 층간절연막과 식각 속도가 현저하게 차이나는 물질을 사용한다. 예컨대, 층간절연막으로 산화막 계열을 사용할 경우에는 실리콘 질화막(SiN) 또는 실리콘 산화질화막(SiON) 등의 질화막 계열의 물질을 사용하고, 층간절연막으로 폴리머계 저유전율막을 사용할 경우에는 산화막 계열의 물질을 사용한다.
게이트전극 패턴(G1 ∼ G4) 사이의 기판(700)에 소스/드레인 접합 등의 불순물 확산영역(도시하지 않음)을 형성한다.
이온주입을 통해 게이트전극 패턴(G1 ∼ G4) 사이에 소스/드레인 접합 영역을 형성하는 경우, 통상 게이트전극 패턴(G1 ∼ G4)에 얼라인되도록 이온주입을 통해 기판(700)에 불순물을 주입시킨다. 한편, 본 실시예의 반도체소자가 속하는 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리소자에서 주변영역의 경우 게이트전극 패턴(G1 ∼ G4) 측벽에 스페이서를 형성하고 다시 이온주입을 실시하여 LDD 구조가 되도록 하며, 셀영역의 경우에는 통상 스페이서 형성 전에 실시하는 이온주입 만을 적용한다. 여기서는 이러한 불순물 확산영역 및 스페이서 형성 공정을 생략하였다.
게이트전극 패턴(G1 ∼ G4)이 형성된 전면에 후속 SAC 식각 공정에서 식각 가스에 및 그 라디컬에 의해 기판(700)이 어택받는 것을 방지하기 위해 식각 정지 역할을 하는 식각정지막(706)을 형성한다. 이 때, 게이트전극 패턴(G1 ∼ G4)의 프로파일을 따라 식각정지막(706)이 형성되도록 하는 것이 바람직하며, 식각정지막(706)으로는 산화막 계열의 물질을 주로 사용하는 층간절연막과의 식각선택비를 고려하여 실리콘질화막 또는 실리콘산화질화막 등의 질화막 계열의 물질을 이용한다.
즉, 식각정지막(706)으로 질화막 계열의 물질을 주로 사용하고 있는 이유는 후속 플러그 형성을 위한 SAC 식각 공정시 층간절연막으로 사용되는 산화막과의 원하는 식각선택비를 얻을 수 있고, 또한 게이트전극 패턴의 식각 손실을 방지할 수 있기 때문이다.
한편, 식각정지막(706)을 도시된 예와 같이 단일층으로 형성할 수도 있고, 복수의 층으로 사용할 수 있다. 아울러, 질화막 계열은 기판(700)과 접촉시 스트레스를 유발하므로 기판과 접촉되는 계면에 버퍼 산화막을 형성한 구조를 사용할 수도 있다.
이어서, 게이트전극 패턴(G1 ∼ G4) 및 기판 상부를 충분히 덮도록 층간절연막(707)을 형성한다. 층간절연막(707)으로는 BPSG(Boro Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSG(Phospho Silicate Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막, HDP(High Density Plasma) 산화막, 저유전율막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막 등을 단독 또는 조합하여 사용할 수 있다.
이어서, 도 7b에 도시된 바와 같이, 식각정지막(706)이 노출되는 타겟으로 층간절연막(707)을 제거하여 상부를 평탄화시킨다.
이는 표면의 요철로 인한 후속 포토리소그라피 공정에서의 패턴 형성 불량을 방지하면서도 SAC 식각 공정에서의 식각 타겟을 줄이기 위한 것이다. 여기서는 식각정지막(706) 상부에 층간절연막(707)이 남지 않도록 하였으나, 식각정지막(706) 상부에 층간절연막(707)이 1500Å 정도 까지 남도록 할 수 있다. 평탄화시에는 화 학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 또는 에치백 공정을 이용할 수 있다.
이어서, 평탄화된 전면에 하드마스크용 유기 폴리머막(708a)을 형성한다. 유기 폴리머막(708a)은 상술한 바와 같이 산화막을 사용하는 층간절연막(707)과 불소계 가스에 대해 거의 무한대에 가까운 식각선택비를 갖으므로 불소계 가스를 사용하여 층간절연막(707)을 식각하는 예컨대, SAC 식각 공정에서 하드마스크로 사용하기에 적합하다.
아울러, 이러한 식각선택비로 인해 유기 폴리머막(708a)은 200Å ∼ 1000Å의 비교적 얇은 두께 만으로 하드마스크로서의 역할을 할 수 해상도를 높일 수 있다.
여기서, 유기 폴리머막(708a)으로는 SiLK 또는 a-carbon 등을 그예로 할 수 있다.
이어서, 유기 폴리머막(708a) 상에 포토레지스트를 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, KrF, ArF 또는 F2 등의 노광원과 콘택홀의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 SAC 형성을 위한 셀콘택 오픈마스크인 포토레지스트 패턴(709a)을 형성한다.
여기서, 셀콘택 오픈마스크는 홀타입(Hole type), 바타입(Bar type) 또는 티타입(T Type) 등 다양한 형태를 사용할 수 있다.
패턴 형성을 위한 노광시 난반사가 이루어져 원하지 않는 패턴이 형성되는 것을 방지하며, 하부 구조와 포토레지스트의 접착력을 향상시킬 목적으로 포토레지스트 패턴(709a)과 하부 구조사이에 반사방지막(도시하지 않음)을 형성할 수 있다. 반사방지막은 포토레지스트와 그 식각 특성이 유사한 유기 계열의 물질을 주로 사용하며, 공정에 따라서는 이를 생략할 수도 있다.
계속해서, 도 7c에 도시된 바와 같이, 포토레지스트 패턴(709a)을 식각마스크로 유기 폴리머막(708a)을 식각하여 하드마스크(708b)를 형성함으로써 콘택홀 형성을 위해 식각될 영역(710)을 정의한다.
이 때, 유기 폴리머막(708a)의 특성상 O2/N2 플라즈마를 이용하며, 이 때 유기 폴리머막(708a)과의 유사한 특성 때문에 포토레지스트 패턴(709b)도 그 일부가 손실된다.
이어서, 도 7d에 도시된 바와 같이, 포토레지스트 패턴(709b)와 하드마스크(708b)를 식각마스크로 피식각층인 층간절연막(707)을 식각하여 이웃하는 게이트전극 패턴(G1 ∼ G4) 사이의 식각정지막(706)을 노출시키는 SAC 식각 공정을 실시하여 콘택홀(711)을 형성한다.
이 때, 층간절연막(707)을 식각하는 공정에서는 통상의 SAC 식각 공정의 레시피를 적용하는 바, 불소계 플라즈마 예컨대, C3F3, C2F4, C2F6, C3F8, C4F6, C5F 8 또 는 C5F10 등의 CxFy(x,y는 1 ∼ 10)를 주식각가스로 하며, 여기에 SAC 공정시 폴리머를 발생시키기 위한 가스 즉, CH2F2, C3HF5 또는 CHF3 등의 CaHbFc(a,b,c는 1 ∼ 10)가스와 O2를 첨가하며, 이 때 캐리어 가스로 He, Ne, Ar 또는 Xe 등의 비활성 가스를 사용한다.
이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(709c)을 제거하는 바, 이 때 포토레지스트 패턴(709c)과 유사한 물질 특성을 갖는 유기 폴리머막을 이용한 하드마스크(708c)도 동시에 제거된다.
또한, 포토레지스트 패턴(709c)과 하드마스크(708c) 사이에 유기 계열의 반사방지막을 사용할 경우, 반사방지막도 유기 계열이므로 동시에 제거가 가능하다.
이어서, 도 7e에 도시된 바와 같이, 식각정지막(711)을 제거하여 기판(700, 구체적으로는 불순물 확산영역)을 노출시킨다. 식각정지막(711)의 식각은 블랭킷 식각을 이용하거나 별도의 마스크를 이용할 수도 있다.
이 때 콘택홀(711)이 형성된 게이트전극 패턴(G1 ∼ G4) 측면에서는 식각정지막(706)이 식각되어 스페이서(706a) 형상으로 남는다.
후속 공정으로는, 콘택홀(711) 저면의 CD를 확보하고 SAC 및 블랭킷 식각 등에 공정 후 잔류하는 식각 부산물을 제거하기 위해 BOE 등의 세정액을 이용하여 습식 세정을 실시한다. 세정 시에는 BOE 또는 불산을 이용하는 바, 불산의 경우 물과 불산의 비가 50:1 ∼ 500:1인 묽은 물산을 이용하는 것이 바람직하다.
또한, 콘택홀(711)이 형성된 기판(700) 전면에 플러그 형성용 전도막을 증착 또는 성장의 방법으로 형성하여 콘택홀(711)을 충분히 매립시킨 후, 아이솔레이션 공정을 실시하여 콘택 패드(플러그)를 형성한다.
전술한 바와 같이 이루어지는 본 발명은, 산화막을 식각하여 콘택홀을 형성하는 식각 공정에서 하드마스크로 유기 폴리머막을 사용함으로써, 유기 폴리머막이 갖는 산화막과의 거의 무한대에 가까운 식각선택비에 의해 불소계 플라즈마를 사용한 산화막 식각시 패턴 변형없이 원하는 미세 패턴을 구현할 수 있으며, 하드마스크의 두께와 포토레지스트의 두께를 낮출 수 있어 50nm 이하의 미세 패턴 구현을 가능하며, 유기 폴리머막은 물질 특성이 포토레지스트와 유사하여 포토레지스트 제거 공정에서 일괄 제거가 가능하여 하드마스크 제거에 따른 별도의 추가 공정을 필요로 하지 않으므로 공정을 단순화할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 본 발명의 실시예에서는 T 타입의 SAC 공정만을 그 예로 하였으나, 이외에도 라인(Line) 타입이나, 홀(Hole) 타입의 SAC 공정에도 적용이 가능하며, 게이트전극 패턴 사이 뿐만아니라 비트라인 사이를 오픈시키는 공정(즉, 스토리지노드 콘택홀 형성 공정) 또는 비아 콘택 형성 공정 등 다양한 반도체 제조 공정에 적용이 가능하다.
상술한 바와 같은 본 발명은, 콘택홀 형성시 식각선택비의 한계를 극복하여 미세 패턴 구현이 가능하며, 하드마스크 제거를 위한 별도의 공정을 생략할 수 있어 공정을 단순화할 수 있는 효과가 있다.

Claims (21)

  1. 기판 상에 산화막 계열의 피식각층을 형성하고 평탄화하는 단계;
    상기 피식각층 상에 하드마스크용 유기 폴리머막을 형성하는 단계;
    상기 유기 폴리머막 상에 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 유기 폴리머막을 상기 피식각층이 노출되도록 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계;
    상기 포토레지스트 패턴 및 상기 하드마스크를 식각마스크로 상기 피식각층을 식각하여 상기 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및
    포토레지스트 스트립 공정을 실시하여 상기 포토레지스트 패턴과 상기 하드마스크를 제거하는 단계
    를 포함하는 반도체소자의 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 유기 폴리머막을 200Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하드마스크를 형성하는 단계에서, O2/N2 플라즈마를 이용하여 상기 유기 폴리머막을 식각하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  4. 제 3 항에 있어서,
    상기 피식각층을 식각하는 단계에서,
    CxFy(x,y는 1 내지 10)를 주식각가스로 하며, 여기에 CaHbFc(a,b,c는 1 내지 10) 가스와 O2를 첨가하며, 캐리어 가스로 He, Ne, Ar 또는 Xe 중 어느 하아의 가스를 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계에서,
    KrF, ArF 또는 F2 중어느 하나의 노광원에 의한 포토리소그라피 공정을 이용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  6. 전도층 상에 이웃하는 복수의 도전패턴을 형성하는 단계;
    상기 도전패턴에 형성된 전면에 산화막 계열의 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 하드마스크용 유기 폴리머막을 형성하는 단계;
    상기 유기 폴리머막 상에 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 유기 폴리머막을 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계;
    상기 포토레지스트 패턴 및 상기 하드마스크를 식각마스크로 상기 층간절연막을 식각하여 복수의 도전패턴 사이에서 상기 전도층의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및
    포토레지스트 스트립 공정을 실시하여 상기 포토레지스트 패턴과 상기 하드마스크를 제거하는 단계
    를 포함하는 반도체소자의 콘택홀 형성 방법.
  7. 제 6 항에 있어서,
    상기 유기 폴리머막을 200Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 하드마스크를 형성하는 단계에서, O2/N2 플라즈마를 이용하여 상기 유기 폴리머막을 식각하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 층간절연막을 형성하는 단계 후,
    상기 도전패턴 상부에서 상기 층간절연막이 0Å 내지 1500Å 남도록 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  10. 제 8 항에 있어서,
    상기 층간절연막을 식각하는 단계에서,
    CxFy(x,y는 1 내지 10)를 주식각가스로 하며, 여기에 CaHbFc(a,b,c는 1 내지 10) 가스와 O2를 첨가하며, 캐리어 가스로 He, Ne, Ar 또는 Xe 중 어느 하아의 가스를 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  11. 제 6 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계에서,
    KrF, ArF 또는 F2 중어느 하나의 노광원에 의한 포토리소그라피 공정을 이용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  12. 제 6 항 또는 제 7 항에 있어서,
    상기 유기 폴리머막을 형성하는 단계 후,
    상기 유기 폴리머막과 상기 포토레지스트 패턴 사이에 유기 계열의 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  13. 제 6 항 또는 제 7 항에 있어서,
    상기 콘택홀은 바형, T형 또는 홀형 중 어느 하나의 패턴 형태인 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  14. 기판 상에 이웃하는 복수의 게이트전극 패턴을 형성하는 단계;
    상기 게이트전극 패턴이 형성된 프로파일을 따라 질화막 계열의 식각정지막을 형성하는 단계;
    상기 식각정지막 상에 산화막 계열의 층간절연막을 형성하고 평탄화하는 단계;
    상기 층간절연막 상에 하드마스크용 유기 폴리머막을 형성하는 단계;
    상기 유기 폴리머막 상에 셀콘택 마스크인 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 유기 폴리머막을 식각하여 셀콘택 영역을 정의하는 하드마스크를 형성하는 단계;
    상기 포토레지스트 패턴 및 상기 하드마스크를 식각마스크로 상기 층간절연막을 식각하여 상기 게이트전극 패턴 사이에서 상기 식각정지막을 노출시키는 콘택홀을 형성하는 단계;
    포토레지스트 스트립 공정을 실시하여 상기 포토레지스트 패턴과 상기 하드마스크를 제거하는 단계; 및
    상기 식각정지막을 제거하여 상기 콘택홀 내에서 상기 기판을 오픈시키는 단계
    를 포함하는 반도체소자의 콘택홀 형성 방법.
  15. 제 14 항에 있어서,
    상기 유기 폴리머막을 200Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 하드마스크를 형성하는 단계에서, O2/N2 플라즈마를 이용하여 상기 유기 폴리머막을 식각하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  17. 제 14 항 또는 제 15 항에 있어서,
    상기 층간절연막을 형성하는 단계 후,
    상기 식각정지막 상부에서 상기 층간절연막이 0Å 내지 1500Å 남도록 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  18. 제 17 항에 있어서,
    상기 층간절연막을 식각하는 단계에서,
    CxFy(x,y는 1 내지 10)를 주식각가스로 하며, 여기에 CaHbFc(a,b,c는 1 내지 10) 가스와 O2를 첨가하며, 캐리어 가스로 He, Ne, Ar 또는 Xe 중 어느 하아의 가스를 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  19. 제 14 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계에서,
    KrF, ArF 또는 F2 중어느 하나의 노광원에 의한 포토리소그라피 공정을 이용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  20. 제 14 항 또는 제 15 항에 있어서,
    상기 유기 폴리머막을 형성하는 단계 후,
    상기 유기 폴리머막과 상기 포토레지스트 패턴 사이에 유기 계열의 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  21. 제 14 항 또는 제 15 항에 있어서,
    상기 콘택홀은 바형, T형 또는 홀형 중 어느 하나의 패턴 형태인 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
KR1020040049891A 2004-06-30 2004-06-30 반도체소자의 콘택홀 형성 방법 KR100685675B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040049891A KR100685675B1 (ko) 2004-06-30 2004-06-30 반도체소자의 콘택홀 형성 방법
US11/017,675 US20060003571A1 (en) 2004-06-30 2004-12-22 Method for forming contact hole in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049891A KR100685675B1 (ko) 2004-06-30 2004-06-30 반도체소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20060000902A KR20060000902A (ko) 2006-01-06
KR100685675B1 true KR100685675B1 (ko) 2007-02-23

Family

ID=35514559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049891A KR100685675B1 (ko) 2004-06-30 2004-06-30 반도체소자의 콘택홀 형성 방법

Country Status (2)

Country Link
US (1) US20060003571A1 (ko)
KR (1) KR100685675B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897499B2 (en) * 2006-02-24 2011-03-01 Hynix Semiconductor Inc. Method for fabricating a semiconductor device with self-aligned contact
KR100746481B1 (ko) * 2006-08-29 2007-08-03 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR100792386B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20080204580A1 (en) * 2007-02-28 2008-08-28 Micron Technology, Inc. Method, apparatus and system providing imaging device with color filter array
JP4458129B2 (ja) * 2007-08-09 2010-04-28 ソニー株式会社 半導体装置およびその製造方法
CN104465493B (zh) * 2013-09-24 2018-06-26 中国科学院微电子研究所 一种自对准接触孔刻蚀工艺方法
CN107731738A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038759A (ko) * 1999-10-27 2001-05-15 박종섭 반도체 소자의 산화막 식각 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
US6348406B1 (en) * 2000-05-31 2002-02-19 Advanced Micro Devices, Inc. Method for using a low dielectric constant layer as a semiconductor anti-reflective coating
US6656785B2 (en) * 2001-10-15 2003-12-02 Taiwan Semiconductor Manufacturing Co. Ltd MIM process for logic-based embedded RAM
US20030155657A1 (en) * 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038759A (ko) * 1999-10-27 2001-05-15 박종섭 반도체 소자의 산화막 식각 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020010038759 *

Also Published As

Publication number Publication date
US20060003571A1 (en) 2006-01-05
KR20060000902A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US6972262B2 (en) Method for fabricating semiconductor device with improved tolerance to wet cleaning process
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US20060073699A1 (en) Method for fabricating semiconductor device
KR100585007B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100685675B1 (ko) 반도체소자의 콘택홀 형성 방법
KR100668509B1 (ko) 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법
KR101057759B1 (ko) 반도체 장치 제조 방법
KR20050002315A (ko) 반도체 소자의 제조 방법
KR20050041263A (ko) 반도체 장치 제조 방법
KR101073123B1 (ko) 반도체소자 제조 방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR101073130B1 (ko) 반도체소자의 자기정렬콘택 형성 방법
KR100910868B1 (ko) 반도체소자 제조 방법
JP4033728B2 (ja) コンタクトホール形成方法
KR101024252B1 (ko) 반도체소자 제조 방법
KR100640784B1 (ko) 콘택 낫 오픈을 방지할 수 있는 반도체 소자 제조 방법
KR100733429B1 (ko) 반도체 장치의 제조방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR20050002075A (ko) 반도체소자 제조 방법
KR20050001844A (ko) 반도체소자 제조 방법
KR20060108319A (ko) 플래쉬 메모리 소자의 제조방법
KR20050049255A (ko) 반도체소자 제조 방법
KR20060010894A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20040008620A (ko) 하드마스크를 이용한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee