KR100792386B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100792386B1
KR100792386B1 KR1020060096465A KR20060096465A KR100792386B1 KR 100792386 B1 KR100792386 B1 KR 100792386B1 KR 1020060096465 A KR1020060096465 A KR 1020060096465A KR 20060096465 A KR20060096465 A KR 20060096465A KR 100792386 B1 KR100792386 B1 KR 100792386B1
Authority
KR
South Korea
Prior art keywords
hard mask
layer
semiconductor device
etching
gate
Prior art date
Application number
KR1020060096465A
Other languages
English (en)
Inventor
이성권
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096465A priority Critical patent/KR100792386B1/ko
Priority to TW096135698A priority patent/TWI346984B/zh
Priority to US11/904,401 priority patent/US7700493B2/en
Priority to JP2007253102A priority patent/JP2008091914A/ja
Priority to CNB2007101615357A priority patent/CN100550320C/zh
Application granted granted Critical
Publication of KR100792386B1 publication Critical patent/KR100792386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

본 발명은 게이트 하드마스크의 숄더 마진을 확보하면서 랜딩콘택홀의 오픈 불량 현상을 개선하는데 적합한 반도체 소자의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 제조 방법은 도전 패턴이 형성된 기판 상에 절연층을 형성하는 단계; 상기 절연층 상에 하드마스크층을 형성하는 단계; 상기 하드마스크층 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트패턴을 배리어로 상기 하드마스크층을 식각하는 단계; 상기 포토레지스트패턴을 제거하는 단계; 및 상기 하드마스크층을 배리어로 35∼60℃의 온도분위기에서 불화탄소(CF) 계열 가스를 메인 가스로 사용하여 상기 절연층을 식각하는 단계를 포함하며, 이에 따라 본 발명은 종래의 SAC 식각 공정시 사용했던 폴리머 발생 가스인 CHF 계열의 가스를 사용하지 않으면서 게이트 하드마스크의 숄더 마진을 확보할 수 있는 효과가 있으며, 랜딩콘택홀의 오픈 불량을 개선할 수 있는 효과가 있다.
랜딩 플러그, 오픈 마진, 자기정렬콘택(Self Align Contact), 오픈 불량

Description

반도체 소자의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도,
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트 절연막
23 : 게이트 전도막 24 : 게이트 하드마스크
25 : 식각정지막 26 : 층간절연막
27A : 콘택하드마스크 28 : 반사방지막
29 : 포토레지스트 패턴 30 : 랜딩콘택홀
31 : 랜딩플러그
본 발명은 반도체 제조 기술에 관한 것으로, 특히 랜딩플러그를 갖는 반도체 소자의 제조 방법에 관한 것이다.
80㎚ 이하의 선폭을 갖는 반도체 소자에서 193㎚의 파장을 갖는 불화아르곤(ArF) 노광을 이용하여 포토리소그라피 공정을 적용할 경우, 기존의 식각 공정 개념(정확한 패턴 형성과 수직한 식각 프로파일)에 식각 도중 발생되는 포토레지스트의 변형(Deformation)의 억제라는 추가의 요구 조건이 필요하게 된다. 이에 따라 80㎚ 이하의 반도체 소자 제조시에는, 식각의 관점에서 기존의 요구 조건과 패턴 변형 방지라는 새로운 요구 조건을 동시에 만족하기 위한 공정 조건의 개발이 주요한 과제가 되었다. 한편, 반도체 소자의 고집적화가 가속화됨에 따라 반도체 소자를 이루는 여러 요소들은 적층 구조를 이루게 되었고, 이에 따라 도입된 것이 콘택 플러그(또는 패드) 개념이다. 이러한 콘택 플러그를 형성함에 있어서, 하부에서의 최소의 면적으로 접촉 면적을 넓히며 상부에서는 후속 공정에 대한 공정 마진을 넓히기 위해 자기 정렬 방법을 사용한 랜딩플러그콘택(Landing Plug Contact) 기술이 통상적으로 사용되고 있다.
도 1은 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(11) 상에 게이트 절연막(12), 게이트 전도막(13) 및 게이트 하드마스크(14)의 순서로 적층된 게이트 패턴(G)을 형성한 다. 게이트 패턴(G)의 표면을 따라 식각정지막(도시하지 않음)을 증착한다. 계속해서, 게이트 패턴(G)을 포함하는 반도체 기판(11)의 전면에 층간절연막(15)을 증착한 후, 게이트 하드마스크(14)가 드러나는 타겟으로 층간절연막(15)을 평탄화한다. 평탄화된 층간절연막(15)의 소정 영역 상에 반사방지막(16)을 개재한 포토레지스트 패턴(17)을 형성한다. 포토레지스트 패턴(17)을 식각베리어로 층간절연막(15)을 식각하여 인접하는 게이트 패턴(G) 사이의 반도체 기판(11)을 노출시키는 랜딩콘택홀(18)을 형성한다.
상술한 종래 기술에서 통상적인 랜딩콘택홀 식각 방법은 불소(Flourine)와 탄소(Carbon)가 혼합된 가스(CxFy; x,y는 1∼10)와 CH2F2 등의 CaHbFc(a,b,c는 1∼10) 가스를 혼합하여 사용한다.
그러나 고집적화에 따라 게이트 패턴의 수직 높이가 증가하고, 증가한 식각 타겟에 해당한 만큼 자기정렬콘택(Self Align Contact) 식각시 식각 가스를 과도하게 사용하거나 식각 시간의 증가가 불가피하다. 이는 결국 게이트 하드마스크(14)의 식각 손실(A)을 초래하고, 랜딩콘택홀 오픈 불량(Contact hole not open, B)을 초래한다.
이러한, 종래의 문제점을 개선하기 위한 선행 특허 기술에 대해 알아보기로 한다.
1) 미국 특허 US 6,174,451 B1에서는 SAC 식각 공정 중에 C4F6+Ar 혼합 가스, C4F6+CH2F2+Ar 혼합 가스를 언급하였다. 하지만 이 방법은 식각 공정 중에 CH2F2 기체를 첨가함으로써, 식각 공정상의 복잡한 식각 변수를 제어하여야 하는 어려움이 있다.
2) 미국 특허 5,869,404 B1에서는 식각 공정 중에 CHxFy 기체가 C-C 폴리머 결합 대신에 C-H 폴리머 결합을 형성하므로써, 게이트하드마스크를 효과적으로 보호하고 오픈 불량 측면에서는 유리하다는 점이 개시되어 있다. 하지만 이 방법 역시 식각 공정 중에 CHxFy 기체를 첨가하므로써, 식각 공정 상의 복잡한 변수 제어가 불가피하다.
3) 미국 특허 6,569,778 B2에서는 SAC 식각 공정 중에 패턴 변형을 최소화하기 위해 SAC 식각 과정 중에 온도를 달리하는 방법에 대해 개시하고 있으나 하드마스크를 사용한 경우 까지를 포괄하는 경우에 있어서의 식각 방법에 대해서는 자세히 언급되어 있지 않다.(이는 본 출원인의 미국 등록 특허)
4) 미국 특허 출원 2006/003571 에서는 SAC 식각 과정에서 절연막의 평탄화와 하드마스크로써의 질화막 사용에 대해 언급하였으나 이러한 구조에서의 SAC 식각 방법에 대해서는 청구항에 C4F6 가스를 사용한다는 정도에 대해서만 언급하는 등 자세히 보고되어 있지 않다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 게이트 하드마스크의 숄더 마진을 확보하면서 랜딩콘택홀의 오픈 불량 현상을 개선하는 데 적합한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 제조 방법은 도전 패턴이 형성된 기판 상에 절연층을 형성하는 단계; 상기 절연층 상에 하드마스크층을 형성하는 단계; 상기 하드마스크층 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트패턴을 배리어로 상기 하드마스크층을 식각하는 단계; 상기 포토레지스트패턴을 제거하는 단계; 및 상기 하드마스크층을 배리어로 35∼60℃의 온도분위기에서 불화탄소(CF) 계열 가스를 메인 가스로 사용하여 상기 절연층을 식각하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 2a에 도시된 바와 같이, 웰공정 및 소자분리 공정이 진행된 반도체 기판(21) 상에 게이트 패턴(G)을 형성한다. 게이트 패턴(G)은 반도체 기판(21) 상에 게이트 절연막(22), 게이트 전도막(23) 및 게이트 하드마스크(24)를 차례로 적층하여 형성한다. 이어서, 포토마스크 공정을 실시하여 게이트 하드마스크(24)을 패터닝하고, 포토레지스트 패턴을 베리어로 게이트 하드마스크(24)를 식각한다. 그리고 나서, 포토레지스트 패턴을 스트립(strip)하고 식각된 게이트 하드마스크(24)로 게이트 전도막(23)과 게이트 절연막(22)을 차례로 식각하여 패터닝한다. 게이트 절연막(22)은 통상의 열산화(Thermal oxidation), 건식/습식 산화(dry/wet oxidation)를 실시하여 형성한다. 게이트 전도막(23)은 폴리실리콘막, 텅스텐막 및 텅스텐실리사이드와 같은 물질을 단일 또는 적층하여 사용하며, 게이트 하드마스크(24)는 질화막 계열의 물질을 사용한다.
계속해서, 게이트 패턴(G)의 단차를 따라 식각정지막(25)을 형성한다. 식각정지막(25)은 질화막 계열의 물질막으로 형성한다.
다음으로, 식각정지막(25)이 형성된 게이트 패턴(G)이 형성된 반도체 기판(21)의 전면에 층간절연막(26)을 증착하고, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 또는 전면 식각(etch back)을 실시하여 게이트 하드마스크(25)가 드러나는 타겟으로 층간절연막(26)을 평탄화시킨다.
한편, 층간절연막(26)으로는 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하거나, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용한다.
이어서, 평탄화된 층간절연막(26) 상에 랜딩콘택홀 식각시 콘택하드마스크로 사용할 하드마스크층(27)을 형성한다. 하드마스크층(27)은 SiON, 비정질 카본, 폴리실리콘막, 유기폴리머층(Organic polymer), 무기폴리머층(Inorganic polymer) 및 질화막을 단독 또는 복수의 층을 사용한다.
그리고 나서, 하드마스크층(27) 상에 포토레지스트 패턴(29)을 형성한다. 포토레지스트 패턴(29)은 라인 타입 또는 홀 타입을 사용하며, 포토레지스트 패턴(29)의 하부에는 반사방지막(28)이 형성되어 있다.
도 2b에 도시된 바와 같이, 포토레지스트 패턴(29)을 베리어로 하드마스크층을 식각하여 콘택하드마스크(27A)를 형성한다. 하드마스크층 식각시 -60∼20℃의 기판 온도 분위기에서 진행하는데, 이와 같은 온도 분위기에서 하드마스크층을 식각하므로, 온도에 따른 물리적/화학적 반응을 제어하여 패턴 변형 없는 콘택하드마스크(27A)를 형성할 수 있다. 콘택하드마스크(27A)를 형성한 후 포토레지스트 패턴(28)을 스트립한다.
도 2c에 도시된 바와 같이, 반사방지막(28)과 콘택하드마스크(27A)를 베리어로 층간절연막(26)을 식각하여 게이트 패턴(G) 사이의 반도체 기판(21)을 오픈하는 랜딩콘택홀(30)을 형성한다. 한편, 층간절연막(26) 식각시 반사방지막(28)은 모두 손실되어 잔류하지 않는다. 층간절연막(26) 식각은 콘택하드마스크(27A) 식각시와 동일한 장비 또는 별도의 식각 장비(층간절연막 식각장비)에서 CF계열의 식각 가스를 사용하며 30∼60℃의 온도 분위기에서 진행한다. CF계열 가스는 C4F6 또는 C5F8을 메인 가스로 사용하며, 메인 가스에 O2와 Ar을 보조 가스로 첨가한다. 이때, C4F6 대비 O2의 유량비율은 0.5∼1.3의 범위를 유지한다. 이와 같은 조건으로 층간절연막(26)을 식각하면, 산화막(층간절연막)과 질화막(게이트 하드마스크) 간의 높은 선택비 마진을 확보할 수 있으므로 게이트 하드마스크(24)의 손실을 최소화하면서 랜딩콘택홀(30) 오픈 능력이 현저히 개선되는 효과가 있다.
도 2d에 도시된 바와 같이, 콘택하드마스크를 제거한 후 랜딩콘택홀을 포함한 반도체 기판(21)의 전면에 플러그용 도전물질을 증착한다. 플러그용 도전물질은 예컨대 폴리실리콘막을 사용한다. 그리고 게이트 하드마스크(24)가 드러나는 타겟으로 플러그용 도전물질을 평탄화하여 인접하는 게이트 패턴(G) 사이에 랜딩플러그(31)를 형성한다.
상술한 바와 같이, SAC 하드마스크로 사용되는 질화막 하드마스크는 저온 분위기의 기판 온도에서 식각하고, 층간절연막은 CF 계열의 가스에 O2와 Ar을 보조 가스로 사용하되, 30∼60℃의 온도 분위기에서 식각하면, 산화막과 질화막 간의 높은 선택비 마진을 확보할 수 있으므로 게이트 하드마스크의 손실을 최소화하면서 오픈 능력이 현저히 개선되는 효과가 있다.
즉, 종래에 SAC 공정 중에 폴리머 발생을 위해 사용되어지는 CHF 계열의 식각 가스를 사용하지 않아도 게이트 하드마스크의 숄더 마진을 확보하면서 콘택홀 오픈 불량을 개선할 수 있다.
한편, 본 발명의 실시예에서는 게이트 패턴 사이에 콘택홀을 형성하는 것을 예시하였으나 본 발명은 게이트 패턴 대신에 비트라인 패턴 또는 금속 배선 패턴 사이에 콘택홀을 형성할 때도 적용될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 종래의 SAC 식각 공정시 사용했던 폴리머 발생 가스인 CHF 계열의 가스를 사용하지 않으면서 게이트 하드마스크의 숄더 마진을 확보할 수 있는 효과가 있다.
또한, 게이트 하드마스크의 숄더 마진을 확보하므로 랜딩콘택홀의 오픈 불량을 개선할 수 있는 효과가 있다.

Claims (8)

  1. 도전 패턴이 형성된 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 하드마스크층을 형성하는 단계;
    상기 하드마스크층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트패턴을 배리어로 상기 하드마스크층을 식각하는 단계;
    상기 포토레지스트패턴을 제거하는 단계; 및
    상기 하드마스크층을 배리어로 35∼60℃의 온도분위기에서 불화탄소(CF) 계열 가스를 메인 가스로 사용하여 상기 절연층을 식각하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 하드마스크층을 식각하는 단계는,
    -60∼20℃의 기판온도에서 진행하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 불화탄소 계열 가스는 C4F6 또는 C5F8을 사용하는 반도체 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 불화탄소 계열 가스에 O2 및 Ar을 첨가하여 상기 절연층을 식각하는 반도체 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 C4F6 대비 O2의 유량비율은 0.5∼1.3 범위를 가지는 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 절연층을 식각하는 단계는,
    상기 하드마스크층 식각시 사용한 장비에서 진행하거나 또는 상기 절연층의 식각 장비를 사용하여 수행하는 반도체 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 하드마스크층은,
    SiON, 비정질 카본, 폴리실리콘막, 유기폴리머층, 무기폴리머층 및 질화막으로 이루어진 그룹에서 선택된 물질을 단독 또는 복수의 층으로 사용하는 반도체 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 도전 패턴은 게이트 패턴, 비트라인 및 금속 배선 중 선택된 어느 하나인 반도체 소자의 제조 방법.
KR1020060096465A 2006-09-29 2006-09-29 반도체 소자의 제조 방법 KR100792386B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060096465A KR100792386B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 제조 방법
TW096135698A TWI346984B (en) 2006-09-29 2007-09-26 Method for fabricating semiconductor device
US11/904,401 US7700493B2 (en) 2006-09-29 2007-09-27 Method for fabricating semiconductor device
JP2007253102A JP2008091914A (ja) 2006-09-29 2007-09-28 半導体素子の製造方法
CNB2007101615357A CN100550320C (zh) 2006-09-29 2007-09-29 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096465A KR100792386B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100792386B1 true KR100792386B1 (ko) 2008-01-09

Family

ID=39216965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096465A KR100792386B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 제조 방법

Country Status (5)

Country Link
US (1) US7700493B2 (ko)
JP (1) JP2008091914A (ko)
KR (1) KR100792386B1 (ko)
CN (1) CN100550320C (ko)
TW (1) TWI346984B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100270262A1 (en) * 2009-04-22 2010-10-28 Applied Materials, Inc. Etching low-k dielectric or removing resist with a filtered ionized gas
CN102376627B (zh) * 2010-08-10 2013-11-06 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
US8846490B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
KR102321373B1 (ko) 2015-08-19 2021-11-02 삼성전자주식회사 반도체 장치의 제조 방법
US10600687B2 (en) * 2017-04-19 2020-03-24 Tokyo Electron Limited Process integration techniques using a carbon layer to form self-aligned structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258117A (ja) * 1991-02-12 1992-09-14 Sony Corp ドライエッチング方法
KR20040057748A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000198B1 (en) 1993-05-26 1997-01-06 Hyundai Electronics Ind Process for anisotropically etching semiconductor material
KR100244793B1 (ko) 1996-05-01 2000-03-02 김영환 반도체 소자의 콘택홀 형성방법
US6174451B1 (en) 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6325861B1 (en) * 1998-09-18 2001-12-04 Applied Materials, Inc. Method for etching and cleaning a substrate
JP3436221B2 (ja) * 1999-03-15 2003-08-11 ソニー株式会社 半導体装置の製造方法
TW455948B (en) 1999-09-13 2001-09-21 Motorola Inc Process for etching an insulating layer and forming a semiconductor device
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6569778B2 (en) 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
KR100685675B1 (ko) 2004-06-30 2007-02-23 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성 방법
JP2006108336A (ja) * 2004-10-05 2006-04-20 Sony Corp 半導体装置の製造方法
JP2006245578A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc 半導体装置の製造方法
KR101172853B1 (ko) * 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258117A (ja) * 1991-02-12 1992-09-14 Sony Corp ドライエッチング方法
KR20040057748A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법

Also Published As

Publication number Publication date
CN100550320C (zh) 2009-10-14
US7700493B2 (en) 2010-04-20
TW200824002A (en) 2008-06-01
US20080081446A1 (en) 2008-04-03
CN101154587A (zh) 2008-04-02
JP2008091914A (ja) 2008-04-17
TWI346984B (en) 2011-08-11

Similar Documents

Publication Publication Date Title
US9508560B1 (en) SiARC removal with plasma etch and fluorinated wet chemical solution combination
CN101388325B (zh) 形成半导体器件中微图案的方法
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
KR100792386B1 (ko) 반도체 소자의 제조 방법
US7575997B2 (en) Method for forming contact hole of semiconductor device
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
JP4257357B2 (ja) 半導体装置の製造方法
KR20110001593A (ko) 반도체 소자의 홀 패턴 제조 방법
KR101043734B1 (ko) 반도체 소자 제조 방법
KR100670666B1 (ko) 반도체 소자 제조 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR101033985B1 (ko) 반도체소자의 비트라인 형성방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR20080061165A (ko) 반도체 소자의 콘택홀 형성 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100670681B1 (ko) 반도체 소자 제조 방법
KR100688057B1 (ko) 반도체 소자의 컨택홀 형성방법
KR20090044406A (ko) 반도체소자의 랜딩플러그 형성방법
KR20050023982A (ko) 메탈 콘택의 형성 방법
KR20090067508A (ko) 반도체 소자의 미세패턴 형성방법
KR20060075947A (ko) 반도체 소자 제조 방법
KR20040028242A (ko) 반도체소자의 제조방법
KR20090102172A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee