KR20080061165A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20080061165A
KR20080061165A KR1020060136157A KR20060136157A KR20080061165A KR 20080061165 A KR20080061165 A KR 20080061165A KR 1020060136157 A KR1020060136157 A KR 1020060136157A KR 20060136157 A KR20060136157 A KR 20060136157A KR 20080061165 A KR20080061165 A KR 20080061165A
Authority
KR
South Korea
Prior art keywords
contact hole
hard mask
forming
etch stop
stop layer
Prior art date
Application number
KR1020060136157A
Other languages
English (en)
Inventor
김완수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060136157A priority Critical patent/KR20080061165A/ko
Publication of KR20080061165A publication Critical patent/KR20080061165A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 반도체 기판 상에 제1 식각 방지막, 층간절연막 및 제1 및 제2 하드 마스크가 적층된 하드 마스크를 형성하는 단계와, 콘택홀이 형성되도록 하드 마스크 및 층간절연막을 소정 영역 식각하는 단계와, 콘택홀 저면에 제2 식각 방지막을 형성하는 단계와, 제2 하드 마스크를 제거하는 단계와, 제2 식각 방지막을 제거하는 단계와, 콘택홀 하부에 노출된 제1 식각 방지막을 제거하는 단계, 및 콘택홀 내부에 콘택 플러그를 형성하는 단계를 포함함으로써, 하드 마스크 제거 전에 층간절연막에 형성된 콘택홀 저면에 식각 방지막을 형성하여 하드 마스크 제거 시 반도체 기판이 식각되는 것을 방지하여 펀치스루(Punchthrough) 현상을 개선할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
콘택홀, 식각 방지막, 펀치스루

Description

반도체 소자의 콘택홀 형성 방법{Method of manufacturing a contact hole in semiconductor device}
도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 101 : 접합 영역
102 : 제1 식각 방지막 104 : 제1 층간절연막
106 : 제2 층간절연막 108 : 하드 마스크
110 : 제1 하드 마스크 112 : 제2 하드 마스크
114 : 반사 방지막 116 : 포토레지스트 패턴
118 : 콘택홀 120 : 제2 식각 방지막
122 : 도전층 122a : 콘택 플러그
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 콘택홀을 형성하는 과정에서 반도체 기판에 식각 손상이 발생되는 것을 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
일반적으로 반도체 소자에서 콘택홀 형성공정은 기판에 형성된 정션과 배선을 연결시켜 주기 위하여 기판 상에 형성된 절연막의 일부를 식각하는 공정이다. 이러한 콘택홀 형성공정은 정션이 노출되도록 정션 상부의 절연막을 제거해야 하기 때문에 정션 사이즈 및 설계룰에 따라 설계의 제약을 받게 된다. 부족한 설계마진을 확보하기 위하여 자기정렬 콘택(Self-Aligned Contact; SAC) 공정이 보편화 되어 있다.
최근에는 반도체 소자의 집적도가 높아짐에 따라 배선 폭이나 정션의 사이즈가 감소하기 때문에 콘택홀의 폭도 좁아진다. 한편, 콘택홀은 기판 상에 형성된 절연막의 일부를 제거하는 방식으로 형성되는데, 콘택홀의 폭에 비해 절연막의 두께가 상당히 두껍기 때문에 절연막 식각 시 측벽이 경사지게 식각되어 콘택홀의 상부보다 하부 폭이 좁아진다. 따라서, 콘택홀 하부에서 절연막이 완전히 제거되지 않아 반도체 기판에 형성된 정션이 노출되지 않는 문제가 발생될 수 있다. 이를 방지하기 위하여, 콘택홀을 형성하기 위한 식각 공정 시 목표 식각 두께를 절연막의 두께보다 두껍게 설정하여 절연막을 과도하게 식각하기도 한다. 하지만, 이 경우에는 절연막이 빠르게 식각되는 영역에서 반도체 기판이 먼저 노출될 수 있으며, 이로 인해 먼저 노출된 반도체 기판에 식각 손상이 발생될 수 있다.
본 발명은 하드 마스크 제거 전에 층간절연막에 형성된 콘택홀 저면에 식각 방지막을 형성함으로써 하드 마스크 제거 시 반도체 기판이 식각되는 것을 방지하여 펀치스루(Punchthrough) 현상을 개선할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공함에 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 콘택홀 형성 방법은 반도체 기판 상에 제1 식각 방지막, 층간절연막 및 제1 및 제2 하드 마스크가 적층된 하드 마스크를 형성하는 단계와, 콘택홀이 형성되도록 하드 마스크 및 층간절연막을 소정 영역 식각하는 단계와, 콘택홀 저면에 제2 식각 방지막을 형성하는 단계와, 제2 하드 마스크를 제거하는 단계와, 제2 식각 방지막을 제거하는 단계와, 콘택홀 하부에 노출된 제1 식각 방지막을 제거하는 단계, 및 콘택홀 내부에 콘택 플러그를 형성하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 트랜지스터나 플래시 메모리 셀과 같은 반도체 소자(미도시)와 접합 영역(101)이 형성된 반도체 기판(100) 상부에 제1 식각 방지막(102), 제1 층간절연막(104), 제2 층간절연막(106), 하드 마스크(108) 및 반사 방지막(114)을 순차적으로 형성한다. 제1 식각 방지막(102)은 후속한 콘택홀 형성 시 게이트 및 반도체 기판(100)이 식각되는 것을 방지하기 위하여 형성된다. 여기서, 제1 식각 방지막(102)은 제1 및 제2 층간절연막(104 및 106)과 식각 선택비가 다른 물질로 형성되며, 질화막으로 형성한다. 일반적으로 제1 식각 방지막(102)은 자기 정렬 콘택(Self-Aligned Contact; SAC) 질화막으로 일컫으며, 100Å 내지 500Å의 두께로 형성한다.
제1 식각 방지막(102)을 포함하는 전체 구조 상에 제1 층간절연막(104)을 형성한다. 제1 층간절연막(104)은 HDP(High Density Plasma) 산화막으로 형성할 수 있으며, 5000Å 내지 10000Å의 두께로 형성한다. 이후, 마스크(미도시)를 이용한 식각 공정으로 제1 층간절연막(104)의 소정 영역을 식각하여 반도체 기판(100)에 형성된 소오스 영역(미도시) 일부를 노출시키는 소오스 콘택홀(미도시)을 형성한다. 그리고 나서 세정 공정을 실시한 후 소오스 콘택홀이 채워지도록 폴리실리콘 또는 금속막을 증착한 후 평탄화하여 소오스 영역과 접촉하는 소오스 콘택 플러그(미도시)을 형성한다. 이어서, 소오스 콘택 플러그를 포함하는 전체 구조 상에 제2 층간절연막(106)을 형성한다. 제2 층간절연막(106)은 HDP 산화막 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)로 형성할 수 있으며, 1000Å 내지 5000Å의 두께로 형성한다.
상기에서, 소오스 콘택 플러그를 형성하는 공정은 플래시 메모리 소자에 적용되는 공정으로서, DRAM이나 그 외에 일반적인 반도체 소자의 제조 공정에서는 생략가능하다. 즉, 반도체 기판(100)에 제1 층간절연막(104)만을 형성한 상태에서 후속 공정을 진행할 수도 있다.
그 다음 제2 층간절연막(106) 상에 하드 마스크(108)를 형성한다. 하드 마스크(108)는 제1 하드 마스크(110) 및 제2 하드 마스크(112)의 적층 구조로 형성한다. 바람직하게 제1 하드 마스크(110)는 열처리에 안정되어 패턴 리프팅(pattern lifting) 현상이 없는 실리콘 리치(silicon rich) SiON막으로 형성한다. 제1 하드 마스크(110)는 400Å 내지 1000Å의 두께로 형성한다.
제2 하드 마스크(112)는 제1 하드 마스크(110)로 작용하는 실리콘 리치 SiON막의 두께를 보완하여 제1 하드 마스크(110) 식각 시 포토레지스트의 두께가 충분하지 못한 경우 발생하는 어택(attack)을 방지하기 위하여 형성된다. 제2 하드 마스크(112)는 바람직하게 폴리실리콘막으로 형성되며, 투과성을 갖도록 500Å 내지 1000Å의 두께로 얇게 형성한다.
이후, 제2 하드 마스크(112) 상에 포토리소그래피(photolithography)를 이용한 노광 공정 시 난반사를 방지하기 위하여 반사 방지막(Bottom Anti-Reflective Coating layer; BARC층, 114)을 더 형성한다. 반사 방지막(114)은 카본(carbon) 계열 또는 폴리머(polymer) 계열의 물질로 형성할 수 있다. 반사 방지막(114) 상에는 포토레지스트(미도시)를 도포하고 노광 및 현상 공정을 실시하여 포토레지스트 패 턴(116)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(116)을 이용한 식각 공정으로 반사 방지막(114) 및 하드 마스크(108)의 소정 영역을 식각한다. 보다 구체적으로 설명하면, 포토레지스트 패턴(116)을 이용한 식각 공정으로 우선 접합 영역(101)이 형성된 반도체 기판(100) 상부의 반사 방지막(114) 및 제2 하드 마스크(112)를 식각하고, 계속해서 제1 하드 마스크(110)를 식각한다. 접합 영역(101)은 플래시 메모리 소자의 경우 드레인 영역이 된다.
도 1c를 참조하면, 포토레지스트 패턴(116) 및 패터닝된 하드 마스크(108)을 이용한 식각 공정으로 제2 및 제1 층간절연막(106 및 104)을 소정 영역 식각한다. 제2 및 제1 층간절연막(106 및 104) 식각 시 제1 식각 방지막(102)이 식각되는 것을 방지하기 위하여 C4F6, C5F8, C4F8, CH2F2, CO, Ar, O2 가스를 혼합하여 제1 식각 방지막(102)보다 제2 및 제1 층간절연막(106 및 104)에 대해 높은 식각 선택비를 갖는 레시피(recipe)를 사용한다. 제2 및 제1 층간절연막(160 및 104)을 식각하여 콘택홀(118) 형성 시 제1 식각 방지막(102)에서 식각이 멈춘다.
이로써, 제2 및 제1 층간절연막(106 및 104) 내에 제1 식각 방지막(102)의 표면 일부를 노출시키는 콘택홀(118)이 형성된다. 한편, 제2 및 제1 층간절연막(106 및 104)을 식각하는 과정에서 제1 식각 방지막(102)이 소정 두께만큼 식각될 수 있다. 이후, 포토레지스트 패턴(116) 및 반사 방지막(114)을 제거한다.
도 1d를 참조하면, 콘택홀(118)을 포함하는 전체 구조 상에 제2 식각 방지 막(120)을 형성한다. 제2 식각 방지막(120)은 제2 하드 마스크(112)로 사용되는 폴리실리콘막 제거 시 제1 식각 방지막(102)이 식각되는 것을 방지하기 위하여 형성되며, 카본 계열 또는 폴리머 계열의 물질로 형성한다. 제2 식각 방지막(120)은 200Å 내지 1500Å의 두께로 형성한다. 이때, 제2 식각 방지막(120)은 코팅 방법을 이용하여 제2 하드 마스크(112) 상부와 콘택홀(118) 측벽보다 콘택홀(118) 저면에 더 두껍게 형성한다. 한편, 제2 식각 방지막(120)은 콘택홀(118) 저면에 등각 타입(conformal type)으로 형성할 수도 있다.
도 1e를 참조하면, 제2 하드 마스크(112) 상부 및 콘택홀(118) 측벽에 형성된 제2 식각 방지막(120)을 소정 영역 식각한다. 제2 식각 방지막(120)은 O2 가스에 CF4와 Ar 가스를 혼합한 가스를 이용한 에치백(etch back) 공정으로 부분 식각한다. 이로써, 제2 하드 마스크(112) 상부 및 콘택홀(118) 측벽에 형성된 제2 식각 방지막(120)은 식각되고 콘택홀(118) 저면에만 제2 식각 방지막(120)이 잔류된다. 한편, 제2 하드 마스크(112) 상부 및 콘택홀(118) 측벽에 형성된 제2 식각 방지막(120)을 제거하는 과정에서 콘택홀(118) 저면에 형성된 제2 식각 방지막(120)도 소정 두께만큼 식각될 수 있다.
본 발명에서는 콘택홀(118) 저면에 제2 식각 방지막(120)을 형성함으로써 후속한 제2 하드 마스크(112) 식각 과정에서 제1 식각 방지막(102)이 식각되는 것을 방지함에 따라 반도체 기판(100)이 식각되는 것을 방지할 수 있고, 이를 통해 펀치스루(punchthrough) 현상을 개선하여 반도체 소자의 신뢰성을 향상시킬 수 있다.
도 1f를 참조하면, 하드 마스크(108)용 제2 하드 마스크(112)가 제거되도록 식각 공정을 실시한다. 제2 하드 마스크(112)는 잔류 시 후속 CD SEM 모니터링에서 콘택홀(118) 저부에 대한 관찰이 불가능하여 안정적인 공정 진행 확인이 불가능하므로 안정적인 공정 진행을 위해서 반드시 제거한다. 이를 위해, 제2 하드 마스크(112)는 HBr, Cl2 및 Ar 가스를 단독 또는 혼합한 가스를 이용한 에치백 공정으로 식각한다. 제2 하드 마스크(112) 제거 시 콘택홀(118) 저면에 형성된 제2 식각 방지막(120)도 소정 두께만큼 제거될 수 있다. 그러나, 제2 식각 방지막(120)은 반드시 콘택홀(118) 저면에 일정 두께이상 잔류시켜 제2 하드 마스크(112) 제거 시 제1 식각 방지막(102)이 식각되는 것을 방지한다.
도 1g를 참조하면, 콘택홀(118) 저면에 잔류된 제2 식각 방지막(120)을 제거한 후 반도체 기판(100)의 표면 일부를 노출시키도록 제1 식각 방지막(102)을 소정 영역 식각한다. 여기서, 제2 식각 방지막(120)은 O2 가스를 이용하거나 O2 가스와 CF4, Ar 가스를 혼합한 가스를 이용한 에치백 공정으로 식각하여 제거한다. 이로써, 반도체 기판(100)의 접합 영역(101)과 콘택하는 콘택홀(118)이 형성된다.
도 1h를 참조하면, 콘택홀(118)이 채워지도록 콘택홀(118)을 포함하는 전체 구조 상에 도전층(122)을 형성한다. 도전층(122)은 폴리실리콘막 또는 금속막으로 형성할 수 있으며, 바람직하게 폴리실리콘막으로 형성한다.
도 1i를 참조하면, 도전층(122)을 제1 하드 마스크(110)가 노출되는 시점까지 평탄화한다. 평탄화는 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정 또는 에치백 공정으로 실시할 수 있다. 이로써, 콘택홀(118) 내부에 콘택 플러그(122a)가 형성된다.
한편, 도전층(122)을 평탄화하는 과정에서 제1 하드 마스크(110)도 소정 두께만큼 식각되며, 일부 제1 하드 마스크(110)가 잔류되더라도 선택비 차이로 인한 문제 발생이 없어 후속 CMP 공정에서 제거가 가능하므로 상관없다.
도면으로 도시하지는 않았지만, 콘택 플러그(122a)를 포함하는 전체 구조 상에 금속 배선을 형성한 후 후속 공정을 진행한다.
본 발명의 일 실시예에 따른 콘택홀 형성 방법은 DRAM이나 플래시 메모리 소자 등의 소오스 콘택홀 또는 드레인 콘택홀 형성 시 적용가능하다.
본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
본 발명은 반도체 소자의 콘택홀 형성 방법에 있어서, 하드 마스크 제거 전에 층간절연막에 형성된 콘택홀 저면에 식각 방지막을 형성하여 하드 마스크 제거 시 반도체 기판이 식각되는 것을 방지하여 펀치스루(Punchthrough) 현상을 개선하고, 이를 통해 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims (21)

  1. 반도체 기판 상에 제1 식각 방지막, 층간절연막 및 제1 및 제2 하드 마스크가 적층된 하드 마스크를 형성하는 단계;
    콘택홀이 형성되도록 상기 하드 마스크 및 상기 층간절연막을 소정 영역 식각하는 단계;
    상기 콘택홀 저면에 제2 식각 방지막을 형성하는 단계;
    상기 제2 하드 마스크를 제거하는 단계;
    상기 제2 식각 방지막을 제거하는 단계;
    상기 콘택홀 하부에 노출된 상기 제1 식각 방지막을 제거하는 단계; 및
    상기 콘택홀 내부에 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 하드 마스크 상에 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 콘택홀 형성 방법.
  3. 제 1 항에 있어서,
    상기 제1 식각 방지막은 질화막으로 형성되는 반도체 소자의 콘택홀 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 식각 방지막은 100Å 내지 500Å의 두께로 형성되는 반도체 소자의 콘택홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 층간절연막은 제1 층간절연막 또는 제1 및 제2 층간절연막의 적층 구조로 형성되는 반도체 소자의 콘택홀 형성 방법.
  6. 제 5 항에 있어서,
    상기 제1 층간절연막은 HDP 산화막으로 형성되는 반도체 소자의 콘택홀 형성 방법.
  7. 제 5 항에 있어서,
    상기 제1 층간절연막은 5000Å 내지 10000Å의 두께로 형성되는 반도체 소자의 콘택홀 형성 방법.
  8. 제 5 항에 있어서,
    상기 제2 층간절연막은 HDP 산화막 또는 PETEOS로 형성되는 반도체 소자의 콘택홀 형성 방법.
  9. 제 5 항에 있어서,
    상기 제2 층간절연막은 1000Å 내지 5000Å의 두께로 형성되는 반도체 소자의 콘택홀 형성 방법.
  10. 제 1 항에 있어서,
    상기 제1 하드 마스크는 실리콘 리치 SiON막으로 형성되는 반도체 소자의 제조 방법.
  11. 제 10 항에 있어서,
    상기 실리콘 리치 SiON막은 300Å 내지 1000Å의 두께로 형성되는 반도체 소자의 제조 방법.
  12. 제 1 항에 있어서,
    상기 제2 하드 마스크는 폴리실리콘막으로 형성되는 반도체 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 폴리실리콘막은 500Å 내지 1000Å의 두께로 형성되는 반도체 소자의 제조 방법.
  14. 제 1 항에 있어서,
    상기 층간절연막은 C4F6, C5F8, C4F8, CH2F2, CO, Ar, O2 가스를 혼합하여 상기 제1 식각 방지막보다 높은 식각 선택비를 갖는 레시피를 이용하여 식각하는 반도체 소자의 콘택홀 형성 방법.
  15. 제 1 항에 있어서,
    상기 제2 식각 방지막은 카본 계열 또는 폴리머 계열의 물질로 형성되는 반도체 소자의 콘택홀 형성 방법.
  16. 제 1 항에 있어서,
    상기 제2 식각 방지막은 200Å 내지 1500Å의 두께로 형성되는 반도체 소자의 콘택홀 형성 방법.
  17. 제 1 항에 있어서, 콘택홀 저면에 제2 식각 방지막을 형성하는 단계에 있어서,
    상기 콘택홀을 포함한 전체 구조 상에 제2 식각 방지막을 형성하는 단계; 및
    O2 가스에 CF4와 Ar 가스를 혼합한 가스를 이용한 에치백 공정을 이용하여 상기 제2 식각 방지막을 부분 식각하는 단계를 포함하는 반도체 소자의 콘택홀 형 성 방법.
  18. 제 1 항 또는 제 17 항에 있어서,
    상기 제2 식각 방지막은 상기 제1 하드 마스크 상부 및 상기 콘택홀 측벽보다 상기 콘택홀 저면에 더 두껍게 형성되는 반도체 소자의 콘택홀 형성 방법.
  19. 제 1 항에 있어서,
    상기 제2 하드 마스크는 HBr, Cl2 및 Ar 가스를 단독 또는 혼합한 가스를 이용한 에치백 공정으로 식각하여 제거하는 반도체 소자의 콘택홀 형성 방법.
  20. 제 1 항에 있어서,
    상기 제2 식각 방지막은 O2 가스를 이용하거나 O2 가스와 CF4, Ar 가스를 혼합한 가스를 이용한 에치백 공정으로 식각하여 제거하는 반도체 소자의 콘택홀 형성 방법.
  21. 제 1 항에 있어서,
    상기 콘택 플러그는 폴리실리콘으로 형성되는 반도체 소자의 콘택홀 형성 방법.
KR1020060136157A 2006-12-28 2006-12-28 반도체 소자의 콘택홀 형성 방법 KR20080061165A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136157A KR20080061165A (ko) 2006-12-28 2006-12-28 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136157A KR20080061165A (ko) 2006-12-28 2006-12-28 반도체 소자의 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20080061165A true KR20080061165A (ko) 2008-07-02

Family

ID=39813591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136157A KR20080061165A (ko) 2006-12-28 2006-12-28 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR20080061165A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659222A (zh) * 2017-10-10 2019-04-19 联华电子股份有限公司 半导体装置的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659222A (zh) * 2017-10-10 2019-04-19 联华电子股份有限公司 半导体装置的形成方法
CN109659222B (zh) * 2017-10-10 2020-10-27 联华电子股份有限公司 半导体装置的形成方法

Similar Documents

Publication Publication Date Title
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
TW200522203A (en) Method for fabricating semiconductor device
KR100555512B1 (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
KR100792386B1 (ko) 반도체 소자의 제조 방법
KR20020076459A (ko) 반도체소자의 보더리스 콘택 형성방법
KR20080074494A (ko) 반도체 소자의 제조방법
KR100744104B1 (ko) 콘택 형성 방법
KR20080061165A (ko) 반도체 소자의 콘택홀 형성 방법
KR100986899B1 (ko) 반도체 소자의 제조 방법
KR100816719B1 (ko) 패턴의 임계치수가 넓어지는 현상을 방지할 수 있는반도체소자 제조방법
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101073123B1 (ko) 반도체소자 제조 방법
JP4257357B2 (ja) 半導体装置の製造方法
KR20060113264A (ko) 반도체장치의 제조 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100744001B1 (ko) 랜딩 플러그 콘택 형성 방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050041264A (ko) 반도체 장치 제조 방법
KR20010005229A (ko) 반도체소자의 콘택 형성방법
KR20050117108A (ko) 반도체 소자의 콘택홀 형성 방법
KR20070002799A (ko) 반도체 소자 제조 방법
KR20100077664A (ko) 반도체 장치 제조 방법
KR20020001113A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination