KR20050023982A - 메탈 콘택의 형성 방법 - Google Patents

메탈 콘택의 형성 방법 Download PDF

Info

Publication number
KR20050023982A
KR20050023982A KR1020030061772A KR20030061772A KR20050023982A KR 20050023982 A KR20050023982 A KR 20050023982A KR 1020030061772 A KR1020030061772 A KR 1020030061772A KR 20030061772 A KR20030061772 A KR 20030061772A KR 20050023982 A KR20050023982 A KR 20050023982A
Authority
KR
South Korea
Prior art keywords
contact hole
layer
forming
etching
spacer
Prior art date
Application number
KR1020030061772A
Other languages
English (en)
Inventor
김규태
이수웅
백승우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030061772A priority Critical patent/KR20050023982A/ko
Publication of KR20050023982A publication Critical patent/KR20050023982A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

반도체 소자의 신뢰도를 향상시킬 수 있는 메탈 콘택 형성 방법을 제공한다. 이 방법에서 먼저, 반도체 기판 상에 게이트 패턴을 덮는 식각저지막을 형성한다. 상기 식각저지막 상에 층간절연막을 형성한다. 상기 층간절연막 상에 하드마스크 패턴을 형성한다. 상기 하드마스크 패턴을 이용하여 상기 층간절연막을 식각하여 상기 게이트 패턴 사이의 상기 식각저지막을 노출시키는 임시 콘택홀을 형성한다. 습식 식각을 진행하여 상기 임시 콘택홀의 상부의 하드마스크의 적어도 일부와 상기 임시 콘택홀의 내벽의 상기 층간절연막의 일부를 제거하여 상기 임시콘택홀의 폭을 넓힌다. 스페이서막을 콘포말하게 적층한다. 상기 스페이서막을 이방성으로 식각하여 상기 임시콘택홀의 측벽을 덮는 스페이서를 형성하는 동시에 상기 임시콘택홀에 의해 노출된 상기 식각저지막을 패터닝하여 상기 반도체 기판을 노출시키는 콘택홀을 형성한다. 도전막을 적층하여 상기 콘택홀을 채운다. 그리고 평탄화 공정을 진행하여 상기 층간절연막의 상부와 상기 스페이서의 상부를 제거한다.

Description

메탈 콘택의 형성 방법{Method of forming metal contact}
본 발명은 반도체 소자의 형성 방법에 관한 것으로 좀더 상세하게는 메탈 콘택의 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 콘택 및 배선등의 소자들의 크기도 감소하고 있다. 따라서 소자들의 가로세로비가 커져 홀을 매립하거나 사진식각공정에서 정확하게 패터닝하는 것이 매우 어렵다. 또한 오정렬 마진이 감소되어 소자가 단락될 위험도 커지고 있다.
특히 주변회로 영역에 메탈 콘택들은 주로 셀 어레이 영역에서 비트라인, 커패시터등 여러 소자를 형성한 후에 형성되므로 콘택홀의 깊이가 매몰콘택등에 비해 상당히 크다. 따라서 보이드 없이 도전막등으로 매립하기가 어렵다. 또한 사진식각공정에 의해 형성되는 콘택홀의 프로파일을 보면 주로 콘택홀의 입구부분이 콘택홀의 바닥 부분 보다 넓은 폭을 갖게 형성된다. 따라서 콘택홀 안을 도전막으로 채워 콘택플러그를 형성하고, 후속으로 상기 콘택플러그 상에 배선등을 형성할때 상기 콘택플러그의 상부면이 넓어 오정렬 마진이 줄게 된다. 이는 반도체 소자의 신뢰성을 저하시킨다.
따라서 본 발명의 기술적 과제는 반도체 소자의 신뢰성을 향상시킬 수 있는 메탈 콘택을 형성하는 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 메탈 콘택의 형성 방법은 다음과 같다. 먼저, 반도체 기판 상에 게이트 패턴을 덮는 식각저지막을 형성한다. 상기 식각저지막 상에 층간절연막을 형성한다. 상기 층간절연막 상에 하드마스크 패턴을 형성한다. 상기 하드마스크 패턴을 이용하여 상기 층간절연막을 식각하여 상기 게이트 패턴 사이의 상기 식각저지막을 노출시키는 임시 콘택홀을 형성한다. 습식 식각을 진행하여 상기 임시 콘택홀의 상부의 하드마스크의 적어도 일부와 상기 임시 콘택홀의 내벽의 상기 층간절연막의 일부를 제거하여 상기 임시콘택홀의 폭을 넓힌다. 스페이서막을 콘포말하게 적층한다. 상기 스페이서막을 이방성으로 식각하여 상기 임시콘택홀의 측벽을 덮는 스페이서를 형성하는 동시에 상기 임시콘택홀에 의해 노출된 상기 식각저지막을 패터닝하여 상기 반도체 기판을 노출시키는 콘택홀을 형성한다. 도전막을 적층하여 상기 콘택홀을 채운다. 그리고 평탄화 공정을 진행하여 상기 층간절연막의 상부와 상기 스페이서의 상부를 제거한다.
상기 방법에 있어서, 상기 하드마스크막은 바람직하게는 PETEOS(plasma enhanced tetraethyl orthosilicate, Si(OC2H5)4))로 형성한다. 상기 층간절연막은 바람직하게는 HDP(High density plasma)산화막으로 형성한다. 상기 층간절연막은 바람직하게는 CHF3, CH2F2 및 C5F8을 포함하는 그룹에서 선택되는 적어도 하나의 가스와 산소를 이용하여 식각된다. 상기 습식 식각은 바람직하게는 불산을 이용하여 진행된다. 상기 스페이서막은 바람직하게는 CHF3 및 산소를 이용하여 식각된다.
상기 방법에 있어서, 상기 도전막을 적층하기 전에, 상기 콘택홀에 의해 노출된 상기 반도체 기판을 덮는 오믹층을 형성할 수 있다. 또는/그리고, 상기 도전막을 적층하기 전에, 상기 콘택홀에 의해 노출된 상기 반도체 기판을 덮는 확산방지막을 형성할 수 있다.
본 발명에 따른 메탈 콘택의 형성 방법은 여러 반도체 소자의 제조 과정에 응용할 수 있으며, 특히 NOR 플래쉬 기억 소자의 제조 과정에 응용할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1 내지 도 7은 본 발명의 바람직한 실시예에 따른 메탈 콘택의 형성 방법을 순차적으로 나타낸다.
도 1을 참조하면, 반도체 기판(1) 상에 게이트 패턴(3)들을 형성한다. 상기 게이트 패턴(3)들은 게이트 절연막과 그 위에 도전막으로 형성될 수 있다. 상기 게이트 패턴(3)들은 게이트 절연막을 열산화막등으로 형성하고 도전막을 CVD 방법등으로 적층한 후 패터닝하여 형성될 수 있다. 상기 도전막은 차례로 적층된 폴리실리콘과 금속실리사이드로 형성될 수 있다. 상기 도전막 내부에 절연막이 개재되어 상기 절연막 위와 아래로 각각 부유게이트와 제어게이트로 나뉠 수 있다. 도시하지는 않았지만, 상기 게이트 패턴(3)들의 상부에 캐핑막 패턴이 더 형성될 수 있다. 상기 게이트 패턴(3)의 측벽을 덮는 스페이서가 더 형성될 수 있다. 상기 게이트 패턴(3)이 형성된 상기 반도체 기판(1)의 전면상에 식각저지막을 콘포말하게 형성한다. 여기서 '콘포말하게 형성한다'의 의미는 일정한 두께를 갖으며 하부 구조의 프로파일을 따라 형성하는 것을 의미한다. 상기 식각저지막(5)은 바람직하게는 실리콘질화막(Si3N4)으로 형성된다.
상기 식각저지막(5) 상에 층간절연막(7)을 적층한다. 상기 층간절연막(7)은 산화막 계열의 물질로 형성되며 바람직하게는 HDP(High density plasma) 산화막으로 형성된다. 상기 층간절연막(7)은 CVD 또는 ALD 방법을 이용하여 형성될 수 있다. 상기 층간절연막(7) 상에 하드마스크막(9)을 형성한다. 상기 하드마스크막(9)은 바람직하게는 PETEOS로 형성한다. 상기 하드마스크막(9)은 CVD 또는 ALD 방법을 이용하여 형성될 수 있다. 여기서, 상기 하드마스크막(9)이 상기 층간절연막(7)과 같은 산화막 계열의 물질로 형성되므로 습식식각에서 동일한 물질로 식각될 수 있다. 반면에 건식식각 공정에서 식각 레서피를 조절하여 상기 하드마스크막(9)에 비해 상기 층간절연막(7)이 높은 식각률을 갖도록하여 상기 층간절연막(7)을 식각할 수 있다.
도 2를 참조하면, 상기 하드마스크막(9)을 패터닝하여 하드마스크 패턴(9a)을 형성한다. 이때, 도시하지는 않았지만 상기 하드마스크막(9) 상에 반사방지막(미도시)을 적층하고 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴을 이용하여 상기 반사방지막과 상기 하드마스크막(9)을 패터닝하여 하드마스크막 패턴(9a)을 형성한다. 상기 포토레지스트 패턴과 상기 반사방지막을 제거한다. 상기 하드마스크막 패턴(9a)을 이용하여 상기 층간절연막(7)을 식각하여 상기 식각저지막(5)을 노출시키는 임시콘택홀(11)을 형성한다. 이때, 상기 식각 공정은 20~40mTorr의 압력에서 CHF3, CH2F2 및 C5F8을 포함하는 그룹에서 선택되는 적어도 하나의 가스 및 산소를 이용하여 진행될 수 있다. 이때 캐리어 가스로 아르곤과 같은 불활성 가스가 사용될 수 있다.
도 3을 참조하면, 상기 임시콘택홀(11)이 형성된 상태에서 습식식각을 실시한다. 상기 습식식각은 불산을 이용하여 진행될 수 있고, 이때 상기 임시콘택홀(11)의 내측벽의 상기 층간절연막(7)의 일부와 상기 하드마스크막 패턴(9a)의 일부 또는 전부가 제거될 수 있다. 따라서 도 3과 같이 하드마스크막 패턴의 일부(9b)가 잔류할 수 있다. 이는 상기 층간절연막(7)과 상기 하드마스크막 패턴(9a)이 산화막 계열의 물질로 이루어지기 때문에 가능하다. 따라서 상기 임시콘택홀(11)의 폭이 커지고 가로세로비가 작아진다. 이때, 상기 식각저지막(5)은 식각되지 않는다.
도 4를 참조하면, 확대된 임시콘택홀(11a)이 형성된 상기 결과물 상에 스페이서막(13)을 콘포말하게 적층한다. 상기 스페이서막(13)은 바람직하게는 실리콘질화막으로 형성될 수 있다. 상기 스페이서막(13)은 CVD(chemical vapor deposition) 또는 ALD(Atomic layer deposition)의 방법을 이용하여 형성될 수 있다.
도 5를 참조하면, 상기 스페이서막(13)에 대해 이방성 식각을 진행하여 상기 확대된 임시콘택홀(11a)의 내측벽을 덮는 스페이서(13a)를 형성한다. 더나아가 상기 스페이서(13a)가 형성되면서 노출되는 상기 확대된 임시콘택홀(11a)의 바닥의 식각저지막(5)도 식각되어 상기 반도체 기판(1)을 노출시키는 콘택홀(11b)이 형성된다. 이때 상기 이방성 식각은 바람직하게는 CHF3 및 산소를 이용하여 진행된다. 이때 캐리어 가스로 불활성 가스인 아르곤이 사용될 수 있다. 이때 압력은 40~60mTorr일 수 있다.
도 6을 참조하면, 상기 결과물 상에 도전막(15)을 적층하여 상기 스페이서(13a)가 형성된 상기 콘택홀(11b)을 채운다. 이때 상기 도전막(15)은 알루미늄, 텅스텐 및 구리를 포함하는 그룹에서 선택되는 하나의 물질로 형성할 수 있다. 상기 콘택홀(11b)의 입구가 넓으므로 도전막(15)으로 채우기가 용이하여 보이드등이 형성되지 않는다. 상기 도전막(15)을 적층하기 전에 상기 콘택홀(11b)의 적어도 바닥을 덮는 오믹층을 금속실리사이드로 형성할 수 있으며, 상기 오믹층을 덮는 확산방지막을 금속 질화막등으로 형성할 수 있다.
도 7을 참조하면, 상기 도전막(15)이 적층된 상기 결과물에 대하여 CMP(Chemical mechanical polishing)와 같은 평탄화 공정을 실시하여 상기 콘택홀(11b)의 상부의 상기 도전막(15), 상기 하드마스크막 패턴의 일부(9b), 상기 층간절연막(7)의 상부의 일부 및 상기 스페이서(13a)의 상부의 일부가 제거되어 상기 콘택홀(11b)안에 도전막으로 이루어지는 콘택플러그(15a)를 남기는 동시에 높이 대비 거의 일정한 폭을 갖는 스페이서(13b)가 형성된다. 결국, 매우 얇은 폭을 갖는 상기 스페이서(13a)의 상단부가 제거되고 두꺼운 폭을 갖는 스페이서(13b)가 남아 상기 콘택플러그(15a)의 상부면은 종래보다 좁은 폭을 갖도록 노출된다. 따라서 후속의 배선 공정에서 오정렬에 따른 공정 마진이 커져 반도체 소자의 신뢰성을 향상시킬 수 있다.
상기와 같이 본 발명에 의한 메탈 콘택 형성 방법에 따르면, 콘택홀을 도전막으로 매립시 콘택홀 입구가 넓어 갭필이 용이하며 최종 형성된 콘택플러그의 노출되는 상부면이 좁은 폭을 갖아 오정렬에 따른 공정마진을 크게 할 수 있어 반도체 소자의 신뢰성을 향상시킬 수 있다.
도 1 내지 도 7은 본 발명의 바람직한 실시예에 따른 메탈 콘택의 형성 방법을 순차적으로 나타낸다.
* 도면의 주요 부분에 대한 부호의 설명
1: 반도체 기판 3: 게이트 패턴
5: 식각저지막 7: 층간절연막
9, 9a: 하드마스크 11, 11a, 11b: 콘택홀
13, 13a, 13b: 스페이서 15, 15a:도전막

Claims (11)

  1. 반도체 기판 상에 게이트 패턴을 덮는 식각저지막을 형성하는 단계;
    상기 식각저지막 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 이용하여 상기 층간절연막을 식각하여 상기 게이트 패턴 사이의 상기 식각저지막을 노출시키는 임시 콘택홀을 형성하는 단계;
    습식 식각을 진행하여 상기 임시 콘택홀의 상부의 하드마스크의 적어도 일부와 상기 임시 콘택홀의 내벽의 상기 층간절연막의 일부를 제거하여 상기 임시콘택홀의 폭을 넓히는 단계;
    스페이서막을 콘포말하게 적층하는 단계;
    상기 스페이서막을 이방성으로 식각하여 상기 임시콘택홀의 측벽을 덮는 스페이서를 형성하는 동시에 상기 임시콘택홀에 의해 노출된 상기 식각저지막을 패터닝하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계;
    도전막을 적층하여 상기 콘택홀을 채우는 단계; 및
    평탄화 공정을 진행하여 상기 층간절연막의 상부와 상기 스페이서의 상부를 제거하는 단계를 구비하는 메탈 콘택의 형성 방법.
  2. 제 1 항에 있어서,
    상기 하드마스크막은 PETEOS(plasma enhanced tetraethyl orthosilicate, Si(OC2H5)4))로 형성하는 것을 특징으로 하는 메탈 콘택의 형성 방법.
  3. 제 1 항에 있어서,
    상기 층간절연막은 HDP(High density plasma)산화막으로 형성하는 것을 특징으로 하는 메탈 콘택의 형성 방법.
  4. 제 1 항에 있어서,
    상기 식각저지막은 실리콘질화막인 것을 특징으로 하는 메탈 콘택의 형성 방법.
  5. 제 1 항에 있어서,
    상기 스페이서막은 실리콘질화막인 것을 특징으로 하는 메탈 콘택의 형성 방법.
  6. 제 1 항에 있어서,
    상기 층간절연막을 식각하는 단계는 CHF3, CH2F2 및 C5F8 을 포함하는 그룹에서 선택되는 적어도 하나의 가스 및 산소를 이용하여 진행되는 것을 특징으로 하는 메탈 콘택의 형성 방법.
  7. 제 1 항에 있어서,
    상기 습식 식각은 불산을 이용하여 진행되는 것을 특징으로 하는 메탈 콘택의 형성 방법.
  8. 제 1 항에 있어서,
    상기 스페이서막을 식각하는 단계는 CHF3 및 산소를 이용하여 진행되는 것을 특징으로 하는 메탈 콘택의 형성 방법.
  9. 제 1 항에 있어서,
    상기 도전막은 알루미늄, 구리 및 텅스텐을 포함하는 그룹에서 선택되는 하나의 물질로 형성되는 것을 특징으로 하는 메탈 콘택의 형성 방법.
  10. 제 1 항에 있어서,
    상기 도전막을 적층하기 전에,
    상기 콘택홀에 의해 노출된 상기 반도체 기판을 덮는 오믹층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 메탈 콘택의 형성 방법.
  11. 제 1 항에 있어서,
    상기 도전막을 적층하기 전에,
    상기 콘택홀에 의해 노출된 상기 반도체 기판을 덮는 확산방지막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 메탈 콘택의 형성 방법.
KR1020030061772A 2003-09-04 2003-09-04 메탈 콘택의 형성 방법 KR20050023982A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030061772A KR20050023982A (ko) 2003-09-04 2003-09-04 메탈 콘택의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030061772A KR20050023982A (ko) 2003-09-04 2003-09-04 메탈 콘택의 형성 방법

Publications (1)

Publication Number Publication Date
KR20050023982A true KR20050023982A (ko) 2005-03-10

Family

ID=37231422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061772A KR20050023982A (ko) 2003-09-04 2003-09-04 메탈 콘택의 형성 방법

Country Status (1)

Country Link
KR (1) KR20050023982A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772545B1 (ko) 2005-12-14 2007-11-02 주식회사 하이닉스반도체 반도체 소자의 콘택플러그 형성방법
US9859163B2 (en) 2015-08-12 2018-01-02 Samsung Electronics Co., Ltd. Methods for manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772545B1 (ko) 2005-12-14 2007-11-02 주식회사 하이닉스반도체 반도체 소자의 콘택플러그 형성방법
US9859163B2 (en) 2015-08-12 2018-01-02 Samsung Electronics Co., Ltd. Methods for manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
JP3780362B2 (ja) 半導体素子の製造方法
JP4108310B2 (ja) シリコン含有絶縁膜を有する半導体装置の製造方法
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
JP2003197775A (ja) 半導体素子の製造方法
KR20050023982A (ko) 메탈 콘택의 형성 방법
KR20100125921A (ko) 반도체 장치 제조방법
JP2007005756A (ja) 半導体素子のコンタクト孔の形成方法
TWI512894B (zh) 金屬內連線結構及其製程
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100587602B1 (ko) 반도체소자의 엠아이엠 캐패시터 형성방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR20060007692A (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
US8216484B2 (en) Method for fabricating capacitor
KR20030049390A (ko) 랜딩 플러그 형성 방법
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
CN113314500A (zh) 半导体结构与其制作方法
CN117672820A (zh) 半导体结构的形成方法
KR20080024365A (ko) 반도체소자의 게이트 형성방법
KR20030061100A (ko) 층간절연막 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination