CN117672820A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117672820A CN117672820A CN202211011591.3A CN202211011591A CN117672820A CN 117672820 A CN117672820 A CN 117672820A CN 202211011591 A CN202211011591 A CN 202211011591A CN 117672820 A CN117672820 A CN 117672820A
- Authority
- CN
- China
- Prior art keywords
- target
- layer
- forming
- space
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 148
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 336
- 239000011162 core material Substances 0.000 claims description 203
- 238000005530 etching Methods 0.000 claims description 34
- 238000000059 patterning Methods 0.000 claims description 22
- 239000012792 core layer Substances 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 5
- 238000001900 extreme ultraviolet lithography Methods 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 22
- 238000001312 dry etching Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000007769 metal material Substances 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910052582 BN Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000008204 material by function Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 silicate compound Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法,包括:提供基底,所述基底包括待刻蚀材料层;在待刻蚀材料层上形成第一图形层,第一图形层中的至少部分相邻目标核心结构的间距大于另一部分相邻目标核心结构的间距;在目标核心结构的侧壁上形成目标侧墙,相邻目标侧墙间较小的间隔空间为第一间隔空间,较大的间隔空间为第二间隔空间;去除目标核心结构,形成位于所述目标侧墙之间的填充层,以所述第二间隔空间侧壁的填充层之间空间为第二目标空间;去除目标侧墙,形成第三图形层,以目标侧墙所占据的空间为第一目标空间;以第三图形层为掩膜,形成沟槽。本发明实施例简化了工艺流程,降低了工艺流程的复杂度。
Description
技术领域
本发明实施例涉及半导体制造领域,尤其涉及一种半导体结构的形成方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步,器件的功能不断强大,半导体制造难度也与日俱增。在半导体集成电路制造工艺中,会采用一系列的工序,例如淀积、光刻、刻蚀和平坦化工艺等,从而形成半导体结构。其中,光刻和刻蚀是半导体制造过程中主要的图形化手段。
随着摩尔定律的脚步不断向前延伸,多重图形化技术无疑成为了业界的最佳选择之一,多重图形化技术只需要对现有的光刻基础设施进行很小的改动,就可以有效地填补更小节点的光刻技术空白,改进相邻半导体图形之间的最小间距(pitch)。多重图形化工艺,例如自对准双重图形化(Self-Aligned Double Patterning,SADP)工艺、自对准四重图形化(Self-Aligned Quadruple Patterning,SAQP)工艺,以及抗自对准四重图形化(Anti-Self-Aligned Quadra Patterning,ASQP)工艺,形成的器件结构,具有关键尺寸较小、且尺寸均一性较高的特点,成为本领域关注的焦点。
然而,引入多重图形化工艺形成器件结构,工艺流程复杂。
发明内容
有鉴于此,本发明实施例提供一种半导体结构的形成方法,以简化工艺流程,降低工艺流程的复杂度。
为实现上述目的,本发明实施例提供如下技术方案:
本发明实施例提供了一种半导体结构的形成方法,包括:
提供基底,所述基底包括待刻蚀材料层;
在所述待刻蚀材料层上形成第一图形层,所述第一图形层包括多个分立的目标核心结构,其中,至少部分相邻目标核心结构的间距大于另一部分相邻目标核心结构的间距;
在所述目标核心结构的侧壁上形成目标侧墙,其中,相邻目标侧墙之间,以较小的间隔空间为第一间隔空间,以较大的间隔空间为第二间隔空间;
去除所述目标核心结构,保留所述目标侧墙作为第二图形层;
形成位于所述目标侧墙之间的填充层,所述填充层完全覆盖所述第一间隔空间,且仅覆盖所述第二间隔空间的侧壁,其中,以所述第二间隔空间侧壁的填充层之间空间为第二目标空间;
去除所述目标侧墙,保留所述填充层作为第三图形层,所述第三图形层中,以暴露出的所述目标侧墙所占据的空间为第一目标空间;
以所述第三图形层为掩膜,刻蚀所述第一目标空间和所述第二目标空间对应的待刻蚀材料层,形成与所述第一目标空间和所述第二目标空间尺寸相匹配的沟槽。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例提供的半导体结构的形成方法,通过在第一图形层中形成具有不同间距的目标核心结构,并以该结构为基础,形成对应的目标侧墙层,从而在形成的第三图形层中,除了暴露所述目标侧墙所占据的第一目标空间,还暴露位于第二间隔空间内的第二目标空间。因此,本发明实施例可以通过调整第二间隔空间的空间参数,在形成第一目标空间的同时,形成与第一目标空间尺寸不同的第二目标空间,从而可以同时去除所述第一目标空间和所述第二目标空间暴露的待刻蚀材料层,在第一目标空间和所述第二目标空间对应的区域形成具有不同尺寸的沟槽,进而基于该沟槽形成不同尺寸的器件结构。也就是说,本发明实施例提供的半导体结构的形成方法,能够同时形成具有不同尺寸的沟槽,进而形成不同尺寸的器件结构,简化了工艺流程,降低了工艺流程的复杂度。
附图说明
图1是一种半导体结构的形成方法中各步骤对应的结构示意图;
图2至图10是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图;
图11至图14是本发明一实施例的形成目标核心结构过程中各步骤对应的结构示意图;
图15是本发明一实施例的形成目标侧墙过程的结构示意图;
图16至图21是本发明一实施例的目标核心掩膜层的形成流程中各步骤对应的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如背景技术所述,多重图形化工艺形成的器件结构,具有关键尺寸较小、且尺寸均一性较高的特点。其中,ASQP工艺是一种能够提升器件结构的一致性的工艺。具体的,参考图1所示的ASQP工艺中各步骤对应的半导体结构示意图,ASQP工艺通过形成尺寸均匀的侧墙1,并利用填充层2翻转相应的间隔空间,从而形成以侧墙所占据的空间作为间隔3的掩膜,进而对待刻蚀材料进行刻蚀,使得待刻蚀材料中形成与侧墙形貌相匹配的沟槽4,通过进一步在沟槽4中填充功能材料(例如金属材料),以沟槽中形成的功能结构为目标器件结构5。可以理解的是,基于侧墙的关键尺寸较小,且尺寸均一性较高,使得以侧墙为掩膜间隔形成沟槽,并在沟槽中形成的目标器件结构,同样具备关键尺寸较小、且尺寸均一性较高的特点。
然而,针对形成具有不同尺寸的器件结构的需求时,例如,标准单元(Standardcell)器件中需要形成具有不同尺寸的金属导线,通常需要利用ASQP工艺形成尺寸较小的沟槽,再执行SADP工艺或SAQP工艺形成尺寸较大的沟槽,之后,在沟槽内填充功能材料(例如金属材料),以形成相应尺寸的器件结构,从而使得这一过程的工艺流程过于复杂。
对此,发明人认为,可以在ASQP工艺流程中,通过调整工艺中的距离参数,进而形成具有不同尺寸的沟槽,实现在ASQP工艺中同时形成具有不同尺寸的器件结构,降低工艺流程的复杂度。
基于此,本发明实施例提供了一种半导体结构的形成方法,所述方法包括:提供基底,所述基底包括待刻蚀材料层;在所述待刻蚀材料层上形成第一图形层,所述第一图形层包括多个分立的目标核心结构,其中,至少部分相邻目标核心结构的间距大于另一部分相邻目标核心结构的间距;在所述目标核心结构的侧壁上形成目标侧墙,其中,相邻目标侧墙之间,以较小的间隔空间为第一间隔空间,以较大的间隔空间为第二间隔空间;去除所述目标核心结构,保留所述目标侧墙作为第二图形层;形成位于所述目标侧墙之间的填充层,所述填充层完全覆盖所述第一间隔空间,且仅覆盖所述第二间隔空间的侧壁,其中,以所述第二间隔空间侧壁的填充层之间空间为第二目标空间;去除所述目标侧墙,保留所述填充层作为第三图形层,所述第三图形层中,以暴露出的所述目标侧墙所占据的空间为第一目标空间;以所述第三图形层为掩膜,刻蚀所述第一目标空间和所述第二目标空间对应的待刻蚀材料层,形成与所述第一目标空间和所述第二目标空间尺寸相匹配的沟槽。
可以看出,本发明实施例提供的半导体结构的形成方法,通过在第一图形层中形成具有不同间距的目标核心结构,并以该结构为基础,形成对应的目标侧墙层,从而在形成的第三图形层中,除了暴露所述目标侧墙所占据的第一目标空间,还暴露位于第二间隔空间内的第二目标空间。因此,本发明实施例可以通过调整第二间隔空间的空间参数,在形成第一目标空间的同时,形成与第一目标空间尺寸不同的第二目标空间,从而可以同时去除所述第一目标空间和所述第二目标空间暴露的待刻蚀材料层,在第一目标空间和所述第二目标空间对应的区域形成具有不同尺寸的沟槽,进而基于该沟槽形成不同尺寸的器件结构。也就是说,本发明实施例提供的半导体结构的形成方法,能够同时形成具有不同尺寸的沟槽,进而形成不同尺寸的器件结构,简化了工艺流程,降低了工艺流程的复杂度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图10是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2,提供基底100,所述基底包括待刻蚀材料层110。
所述基底100用于为后续工艺制程提供工艺平台,后续通过图形化所述基底100,在剩余基底100上形成凸起的目标图形层。
其中,在一些可选的示例中,所述基底100还可以包括衬底和有源器件(图中未示出)。其中,衬底可以是半导体衬底,如硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等。或者,所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底,本领域技术人员可以根据实际需求进行选取。所述有源器件是形成在衬底表面的功能器件,具体例如可以为晶体管、电容器、电阻器、二极管、光电二极管、熔断器等,并通过对应的半导体工艺形成在衬底表面。其中,所述有源器件可以形成在层间介质层之间,所述待刻蚀材料层可以位于所述层间介质层上。
在本发明实施例中,所述基底100包括待刻蚀材料层110,所述待刻蚀材料层110可以作为后续形成凸起的目标图形层的基础层结构。
本实施例中,所述待刻蚀材料层110可以为用于形成栅极结构或金属连线的介质层,用于通过在待刻蚀材料层中形成对应尺寸的沟槽,进而在所形成的沟槽中形成填充所述沟槽的金属材料,形成栅极结构或金属连线。
在其他一些实施例中,待刻蚀材料层110还可以为衬底材料层,所述待刻蚀材料层110可以用于后续经刻蚀工艺后形成衬底以及位于所述衬底上分立的鳍部。
或者,在另外一些实施例中,所述待刻蚀材料层还可以为位于衬底表面的功能层,从而在后续图形化所述待刻蚀材料层的步骤中,图形化位于所述衬底表面的功能层。
其中,所述待刻蚀材料层110的材料可以为低介电常数(Low-K)材料层,所述低介电常数可以为介电常数小于4.0,相应的,低介电常数材料例如可以为含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond,BD)材料,硅酸盐化合物(HydrogenSilsesquioxane,简称为HSQ),有机硅酸盐玻璃(OSG),有机硅玻璃(SiCOH)等,所述待处理层可以为一种材料,也可以为多种材料的叠层。
在另一些实施例中,所述待刻蚀材料层110的材料例如还可以为硅、锗、锗化硅、碳化硅或镓化铟;或者,所述待刻蚀材料层110还可以为绝缘体上的硅基底、绝缘体上的锗基底或绝缘体上的锗化硅基底。
在一些可选的示例中,所述基底100还可以进一步包括位于待刻蚀材料层110上的硬掩膜层120,所述硬掩膜层120用于将硬掩膜层上方的图形转移至其下方的待刻蚀材料层。所述硬掩膜层的材料可以为氮化钛(TiN),在其他示例中,所述硬掩膜层可以为氮化钛(TiN)、氮化钽(TaN)、碳化硅(SiC)和氧化钛(TiO2)中的一种或者多种的组合。
在进一步的可选示例中,所述基底还可以进一步包括位于所述硬掩膜层120上的第一停止层130,所述第一停止层用于保护其下方的层结构,避免第一停止层在对其上方的材料进行刻蚀等工艺时对第一停止层下方的层结构产生损伤。所述第一停止层的材料可以为氧化硅,在其他示例中,所述第一停止层的材料可以为含碳的氮化硅(NDC)、氧化硅、氮化硅或氮氧化硅中的一种或多种的组合。
参考图3,在所述待刻蚀材料层110上形成第一图形层M1,所述第一图形层包括多个分立的目标核心结构112;
其中,至少部分相邻目标核心结构的间距大于另一部分相邻目标核心结构的间距。
在所述第一图形层M1中,所述目标核心结构112用于作为形成目标侧墙114过程中的支撑结构,为形成用于目标侧墙114提供工艺基础。
由于后续还会去除所述目标核心结构,因此所述目标核心结构的材料可以为易于被去除的材料,且所述目标核心结构的材料与所述待刻蚀材料层的材料不同,从而可以减小去除所述目标核心结构的工艺对所述待刻蚀材料层造成的损伤。
在一个可选的示例中,所述待刻蚀材料层与所述目标核心结构之间形成有第一停止层130,从而可以避免对目标核心结构和目标侧墙的处理影响所述待刻蚀材料层,从而进一步保护所述待刻蚀材料层。
具体的,所述目标核心结构112的材料可以为无定形碳、有机介电层(OrganicDielectricLayer,ODL)材料、介电抗反射涂层(Dielectric Anti-reflective Coating,DARC)材料或底部抗反射涂层(Bottom Anti-reflective Coating,BARC)材料、多晶硅、氧化硅或光刻胶等。在本实施例中,所述目标核心结构112的材料可以为多晶硅。
其中,第一图形层M1中,所述目标核心结构的关键尺寸可以基于后续所要形成的沟槽的间距确定。所述关键尺寸可以为沿待刻蚀材料层表面第一方向的尺寸,所述第一方向垂直于所要形成的器件结构的延伸方向、也即第一方向垂直于所述目标核心结构的延伸方向。针对本发明实施例形成不同关键尺寸的沟槽/器件结构的方案,以形成至少2种尺寸,较小的一关键尺寸为第一尺寸n,以较大的一关键尺寸为第二尺寸m,在用于形成第一尺寸n的沟槽的区域,相邻沟槽的间距为第三尺寸y为例,在一个可选的示例中,目标核心结构的关键尺寸可以等于第三尺寸y。
第一图形层M1中,相邻目标核心结构的间距可以由后续所要形成的沟槽的关键尺寸与相邻沟槽的间距确定。可选的,在用于形成第一尺寸的沟槽的区域,相邻目标核心结构的间距可以为第一尺寸n的2倍与第三尺寸y之和,即2n+y,在用于形成第二尺寸的沟槽的区域,相邻目标核心结构的间距可以大于或等于第一尺寸n的2倍、第三尺寸y,以及第二尺寸m之和,即2n+y+m。在本示例中,相邻目标核心结构的间距可以为第一尺寸n的2倍、第三尺寸y的2倍,以及第二尺寸m之和,即2n+2y+m。
可以理解的是,在用于形成第二尺寸的沟槽的区域中相邻目标核心结构的间距大于用于形成第一尺寸的沟槽的区域中相邻目标核心结构的间距。
参考图4,在所述目标核心结构112的侧壁上形成目标侧墙114。
其中,相邻目标核心结构的目标侧墙之间具有间隔空间,可以理解的是,基于不同区域中,目标核心结构的间距不同,对应的相邻目标侧墙之间的间隔空间大小也不相同。相邻目标侧墙之间,以较小的间隔空间为第一间隔空间Q1,以较大的间隔空间为第二间隔空间Q2。
所述目标侧墙用于限定后续形成的具有第一尺寸的沟槽的位置和尺寸,也即限定后续形成在具有第一尺寸的沟槽内的器件结构的位置和尺寸。相应的,目标侧墙的关键尺寸等于所述第一尺寸n。
其中,相邻目标核心结构的目标侧墙之间具有间隔空间,在用于形成第一尺寸的沟槽的区域,相邻目标侧墙之间的间隔空间可以为第一间隔空间Q1,该第一间隔空间Q1可以理解为相邻沟槽之间的间隔空间,相应的第一间隔空间Q1的关键尺寸可以为第三尺寸y;在用于形成第二尺寸的沟槽的区域,相邻目标侧墙之间的间隔空间可以为第二间隔空间Q2,该第二间隔空间Q2可以限定为第二尺寸沟槽以及其两侧的间隔空间所占据的间隔空间,相应的,第二间隔空间Q2的关键尺寸可以大于或等于第三尺寸y与第二尺寸m的和,即y+m,在本示例中,第二间隔空间Q2的关键尺寸可以为第三尺寸y的2倍与第二尺寸m的和,即2y+m。
基于后续需要去除所述目标核心结构,保留位于所述目标核心结构112侧壁上的目标侧墙,从而为填充层提供工艺空间。因此,所述目标侧墙的材料与所述目标核心结构的材料不同,从而可以减小后续去除所述目标核心结构112的工艺对剩余所述目标侧墙114的影响。
所述目标侧墙114的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中,所述目标侧墙114的材料为氮化硅。
需要说明的是,在本发明实施例基底还包括位于待刻蚀材料层上的硬掩膜层和第一停止层的示例中,所述目标核心结构和目标侧墙可以形成在待刻蚀材料层上的第一停止层表面。
参考图5,去除所述目标核心结构,保留所述目标侧墙114作为第二图形层M2;
在形成所述目标侧墙后,可以通过去除目标核心结构,为后续形成填充层提供工艺空间。
其中,可以采用刻蚀工艺去除所述目标核心结构。具体的,刻蚀所述目标核心结构可以采用湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀与干法刻蚀的结合,本发明在此不做具体的限定。
可以理解的是,基于前述步骤中的结构关系,在第二图形层M2中,目标侧墙的关键尺寸等于所述第一尺寸n,第一间隔空间Q1的关键尺寸可以为第三尺寸y;第二间隔空间Q2的关键尺寸可以大于或等于第三尺寸y与第二尺寸m的和,即y+m,在本示例中,第二间隔空间Q2的关键尺寸可以为第三尺寸y的2倍与第二尺寸m的和,即2y+m。
参考图6至图7,形成位于所述目标侧墙之间的填充层116,其中,所述填充层116完全覆盖所述第一间隔空间Q1,且仅覆盖所述第二间隔空间Q2的侧壁,其中,以所述第二间隔空间Q2侧壁的填充层之间空间为第二目标空间Z2;
所述填充层116用于翻转所述目标侧墙所在位置的空间结构,即,将原本目标侧墙之间的间隔空间填充,将原本目标侧墙所述占据的空间作为间隔空间。需要说明的是,本发明实施例中,在用于形成关键尺寸为第二尺寸m的器件结构的区域,第二间隔空间并不进行空间结构的翻转,而仅是通过在目标侧墙侧壁的填充层限缩第二间隔空间。
具体的,在用于形成关键尺寸为第一尺寸n的器件结构的区域,可以通过后续的刻蚀步骤使得原设置的目标侧墙被去除,从而形成间隔空间,而目标侧墙之间的间隔空间则填充所述填充层;在用于形成关键尺寸为第二尺寸m的器件结构的区域,则可以基于填充层在形成过程中基于较大的第二间隔空间,形成具有较大关键尺寸的第二目标空间作为间隔空间,进而在后续以填充层为掩膜进行的材料去除(例如刻蚀)工艺中,形成具有较大关键尺寸的沟槽。
可以理解的是,在本步骤中,所述第二目标空间的关键尺寸为第二尺寸m。
由于后续还会去除所述填充层,因此所述填充层的材料可以为易于被去除的材料。其中,所述填充层的材料与所述目标侧墙的材料不同,从而可以减小去除所述目标侧墙的工艺对所述填充层造成的损伤。
其中,所述填充层的材料可以为氧化硅、氮化硅、氮氧化硅、氧化钛、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中,所述填充层的材料可以为氧化钛。
具体的,所述填充层的形成过程可以包括:
参考图6,形成覆盖所述目标侧墙的填充材料层140;
所述填充材料层140用于为形成所述填充层提供工艺基础。相应的,所述填充材料层的材料与所述填充层的材料一致。
所述填充材料层的厚度可以为大于或等于所述目标核心层(也可以为第一间隔空间)的关键尺寸的1/2,即(1/2)y,也记为0.5y,例如,该厚度可以为7~10nm,从而可以在用于形成第一尺寸的器件结构的区域充分填充所述目标侧墙之间的间隔空间,也即充分填充所述第一间隔空间。在本实施例中,所述填充材料层的厚度可以为y。
需要说明的是,继续参考图6,在用于形成第二尺寸的器件结构的区域,基于第二间隔空间Q2的关键尺寸远大于所述填充材料层的厚度,使得第二间隔空间Q2内,所述填充材料层沿第二间隔空间Q2的形状保形覆盖。
其中,形成所述填充材料层的工艺可以为沉积工艺,例如化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本发明实施例中可以采用原子层沉积工艺形成所述填充材料层,使得所形成填充材料层的台阶覆盖(step coverage)能力较好,所述填充材料层对第二间隔空间Q2两侧的目标侧墙拐角处的覆盖能力较好。
参考图7,去除所述目标侧墙顶面和所述第二目标空间底部的填充材料层,以剩余的填充材料层作为填充层116;
其中,通过去除目标侧墙顶面的填充材料层,以暴露目标侧墙,从而在后续步骤中可以去除所述目标侧墙,进而实现暴露目标侧墙所占据的第一目标空间,同时,通过去除对应第二目标空间底部的填充材料层,以实现暴露第二目标空间。
在本示例中,基于第二间隔空间Q2的关键尺寸为第三尺寸y的2倍与第二尺寸m的和,即2y+m,所述填充层116在所述第二间隔空间Q2覆盖所述目标侧墙的侧壁厚度可以为y,相应的,第二目标空间Z2的关键尺寸为第二尺寸m。在其他示例中,第二间隔空间Q2的关键尺寸还可以为第三尺寸y与第二尺寸m的和,即y+m,所述填充层116在所述第二间隔空间Q2覆盖所述目标侧墙的侧壁厚度可以为(1/2)y,相应的,第二目标空间Z2的关键尺寸仍可以为第二尺寸m。
所述填充材料层的去除流程可以采用各向异性刻蚀工艺实现,例如离子刻蚀工艺。具体的,可以采用等离子体干法刻蚀工艺,对应的刻蚀气体可以为CF4、CHF3、CH2F2、O2和Ar中的一种或多种,其中,所述等离子体干法刻蚀工艺的具体参数设置还根据所述填充材料层的厚度而定。
参考图8,去除所述目标侧墙,保留所述填充层作为第三图形层M3,所述第三图形层M3中,以暴露出的所述目标侧墙所占据的空间为第一目标空间Z1;
其中,通过暴露所述第一目标空间Z1,用于为后续刻蚀待刻蚀材料层提供工艺基础。可以理解的是,基于目标侧墙的关键尺寸为n,对应的第一目标空间Z1尺寸也为n。
所述第三图形层M3中,第一目标空间Z1尺寸为n,第二目标空间Z2的关键尺寸为第二尺寸m。
去除所述目标侧墙的步骤,可以采用刻蚀工艺实现,所述刻蚀工艺可以为湿法刻蚀、干法刻蚀或湿法刻蚀和干法刻蚀的结合,本发明在此不做具体的限定。
参考图9,以所述第三图形层为掩膜,刻蚀所述第一目标空间和所述第二目标空间对应的待刻蚀材料层,形成与所述第一目标空间和所述第二目标空间尺寸相匹配的沟槽118;
基于所述第三图形层中暴露有第一目标空间和第二目标空间,从而可以基于该第三图形层的结构,刻蚀得到与其图形对应的沟槽118。其中,对应第一目标空间的沟槽具有第一尺寸n,对应第二目标空间的沟槽具有第二尺寸m。
需要说明的是,基于本实施例中,所述待刻蚀材料层110上还设置有硬掩膜层120和第一停止层130,相应的,本发明实施例中,所述待刻蚀材料层的刻蚀流程可以包括:以所述第三图形层为掩膜,刻蚀所述第一停止层130和所述硬掩膜层120,从而将所述第三图形层中的图案传递至硬掩膜层120,之后,以硬掩膜层为掩膜,刻蚀所述待刻蚀材料层110,进而在待刻蚀材料层上形成具有预设尺寸的沟槽118。
需要说明的是,上述刻蚀过程,可以基于各层结构及其相邻层结构的材料,选取适合的刻蚀工艺,本发明在此不做具体的限定。
在进一步的可选示例中,在形成所述沟槽后,参考图10,所述方法还可以进一步包括:在所述沟槽内形成目标器件结构122。
其中,所述目标器件结构122可以为金属导线,也可以为其他结构,本发明在此不做具体的限定。
以所述目标器件结构为金属导线为例,所述形成目标器件结构的过程可以包括:形成覆盖所述沟槽的金属材料层(图中未示出),之后,研磨去除所述待刻蚀材料层110顶面的金属材料层,以剩余在所述沟槽内的金属材料层作为目标器件结构。
其中,所述硬掩膜层可以在形成金属材料层之前去除,也可以在研磨工艺中去除。
可以看出,本发明实施例提供的半导体结构的形成方法,通过形成具有不同间隔距离的目标核心结构,并以该结构为基础,形成对应的目标侧墙层,从而在形成的第三图形层中,除了暴露所述目标侧墙所占据的第一目标空间,还暴露位于第二间隔空间内的第二目标空间,因此,本发明实施例中可以通过调整第二间隔空间的空间参数,形成与第一目标空间尺寸不同的第二目标空间,从而实现同时去除所述第一目标空间和所述第二目标空间暴露的待刻蚀材料层,在第一目标空间和所述第二目标空间对应的区域形成具有不同尺寸的沟槽,进而基于该沟槽形成不同尺寸的器件结构。也就是说,本发明实施例提供的半导体结构的形成方法,能够同时形成具有不同尺寸的沟槽,进而形成不同尺寸的器件结构,从而简化了工艺流程,降低了工艺流程的复杂度。
在一个可选的示例中,参考图11至图14,在所述待刻蚀材料层上形成第一图形层M1的步骤包括:
参考图11,在所述待刻蚀材料层110上形成目标核心材料层240;
所述目标核心材料层通过图形化工艺形成目标核心结构,用于为目标核心结构提供工艺基础。相应的,所述目标核心材料层与所述目标核心结构的材料相同。
在本发明实施例基底还包括位于待刻蚀材料层上的硬掩膜层120和第一停止层130的示例中,所述目标核心材料层240可以形成在待刻蚀材料层110上的第一停止层240表面。
具体的示例中,所述目标核心材料层240可以通过沉积工艺(例如气相沉积等)或旋涂工艺形成。
参考图12,在所述目标核心材料层240上形成图形化目标核心掩膜层250;
所述目标核心掩膜层250用于图形化所述目标核心材料层。其中,所述目标核心掩膜层可以为自对准双重图形化工艺中形成的侧墙掩膜层(即第一次形成的侧墙),也可以为自对准四重图形化工艺或抗自对准四重图形化中第一次形成的侧墙掩膜层,从而使得该部分的目标核心掩膜层的关键尺寸符合预设的要求。所述目标核心掩膜层的尺寸和间距匹配所述目标核心结构的尺寸和间距,从而可以使得所形成的目标核心结构符合预设的尺寸和间距要求。
具体的,所述目标核心掩膜层中的掩膜块的关键尺寸可以为第三尺寸y,在用于形成第一尺寸的沟槽的区域,目标核心掩膜层中相邻掩膜块的间距可以为第一尺寸n的2倍与第三尺寸y之和,即2n+y,在用于形成第二尺寸的沟槽的区域,目标核心掩膜层中相邻掩膜块的间距可以大于或等于第一尺寸n的2倍、第三尺寸y,以及第二尺寸m之和,即2n+y+m。在本示例中,目标核心掩膜层中相邻掩膜块的间距可以为第一尺寸n的2倍、第三尺寸y的2倍,以及第二尺寸m之和,即2n+2y+m。
由于后续还会去除所述目标核心掩膜层,因此所述目标核心掩膜层的材料可以为易于被去除的材料,且所述目标核心掩膜层的材料与所述目标核心结构的材料不同,从而可以减小去除所述目标核心掩膜层的工艺对所述目标核心结构所形成的目标核心结构造成的损伤。
所述目标核心掩膜层的材料例如可以为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中,所述目标核心掩膜层的材料为氮化硅。
参考图13,以所述目标核心掩膜层250为掩膜,刻蚀所述目标核心材料层,以剩余所述目标核心材料层作为所述第一图形层M1;
其中,所述刻蚀所述目标核心材料层可以采用湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀与干法刻蚀的结合,本发明在此不做具体的限定。
基于目标核心掩膜层刻蚀得到的目标核心结构112,对应的关键尺寸为第三尺寸y,对应的间距可以分别为2n+y和2n+2y+m。
参考图14,形成所述第一图形层M1后,去除所述目标核心掩膜层。
通过去除所述目标核心掩膜层,以得到最终的第一图形层M1。需要说明的是,可以采用刻蚀工艺去除所述目标核心掩膜层,所述刻蚀工艺例如可以为湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀与干法刻蚀的结合。
进一步的,参考图15示出的本发明一实施例的形成目标侧墙过程的结构示意图,在本发明实施例中,在所述目标核心结构的侧壁上形成目标侧墙的步骤可以包括:形成保形覆盖所述目标核心结构的目标侧墙材料层;去除所述目标核心结构顶部、所述第一间隔空间Q1和所述第二间隔空间Q2底部的目标侧墙材料层,以剩余在所述目标核心结构侧壁的目标侧墙材料层为目标侧墙114。
其中,所述目标侧墙材料层用于为后续形成目标侧墙提供工艺基础,相应的,所述目标侧墙材料层的材料与所述目标侧墙的材料一致。所述目标侧墙材料层的厚度可以与其预设的关键尺寸一致,即,所述目标侧墙材料层的厚度可以为第一尺寸n。形成所述目标侧墙材料层的工艺可以为沉积工艺,例如化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本发明实施例中可以采用原子层沉积工艺形成所述目标侧墙材料层,使得所形成目标侧墙材料层的台阶覆盖能力较好。
所述目标侧墙材料层的去除流程可以采用各向异性刻蚀工艺实现,例如离子刻蚀工艺。具体的,可以采用等离子体干法刻蚀工艺,对应的刻蚀气体可以为CF4、CHF3、CH2F2、O2和Ar中的一种或多种,其中,所述等离子体干法刻蚀工艺的具体参数设置还根据所述目标侧墙材料层的厚度而定。
在本发明实施例中,还进一步提供了一种目标核心掩膜层的形成流程,具体的,参考图16至图21提供的一种目标核心掩膜层的形成流程,所述在所述目标核心材料层上形成图形化目标核心掩膜层的步骤可以通过借助初始核心结构形成,从而可以通过形成位于初始核心结构两侧的初始侧墙,以初始侧墙作为目标核心掩膜层。
其中,具体的,所述目标核心掩膜层的形成流程包括:
参考图16,在所述目标核心材料层240上形成初始核心材料层260;
所述初始核心材料层260用于为形成初始核心层提供工艺基础,相应的,所述初始核心材料层260的材料为所述初始核心结构所选取的材料,所述初始核心结构用于为形成初始侧墙提供支撑。
其中,所述初始核心结构在后续工艺中被去除,因此所述初始核心结构的材料可以为易于去除的材料。在一个可选的示例中,所述初始核心结构的材料与所述目标核心材料层的材料可以相同,相应的,在所述目标核心材料层与所述初始核心材料层之间还可以形成第二停止层,从而避免对所述初始核心材料层和初始侧墙的处理影响所述目标核心材料层,保护所述目标核心材料层。
具体的,所述初始核心结构的材料可以为无定形碳、有机介电层(OrganicDielectricLayer,ODL)材料、介电抗反射涂层(Dielectric Anti-reflective Coating,DARC)材料或底部抗反射涂层(Bottom Anti-reflective Coating,BARC)材料、多晶硅、氧化硅或光刻胶等。在本实施例中,所述初始核心结构的材料可以为多晶硅。相应的,所述初始核心材料层的材料可以为多晶硅。
所述初始核心材料层可以通过沉积工艺形成,本发明在此不做赘述。
参考图17,在所述初始核心材料层260上形成图形化的初始核心掩膜层280;
所述初始核心掩膜层用于图形化所述初始核心材料层,所述初始核心掩膜层例如可以为光刻胶层,从而可以准确便捷的形成所述初始核心掩膜层。
所述初始核心掩膜层的尺寸应当与后续需要形成的初始核心结构的尺寸相匹配。具体的,所述初始核心结构的关键尺寸可以基于后续所要形成的沟槽的间距和关键尺寸确定。在一个可选的示例中,初始核心结构的关键尺寸可以等于第一尺寸n的2倍与第三尺寸y的和,即2n+y。
相应的,相邻初始核心结构的间距可以由后续所要形成的沟槽的关键尺寸与相邻沟槽的间距确定。可选的,在用于形成第一尺寸的沟槽的区域,相邻初始核心结构的间距可以为第一尺寸n的2倍与第三尺寸y的3倍之和,即2n+3y,在用于形成第二尺寸的沟槽的区域,相邻目标核心结构的间距可以大于或等于第一尺寸n的2倍、第三尺寸y的4倍,以及第二尺寸m之和,即2n+3y+m,具体在本示例中,相邻目标核心结构的间距可以为第一尺寸n的2倍、第三尺寸y的4倍,以及第二尺寸m之和,即2n+4y+m
相应的,所述初始核心掩膜层中,掩膜块的关键尺寸为2n+y,在用于形成第一尺寸的沟槽的区域,相邻掩膜块的间距为2n+3y,在用于形成第二尺寸的沟槽的区域,相邻掩膜块的间距可以为2n+4y+m。
参考图18,以所述初始核心掩膜层为掩膜,图形化所述初始核心材料层,形成初始核心层,所述初始核心层包括多个分立的初始核心结构262;
其中,所述图形化所述初始核心材料层,可以采用刻蚀工艺实现,具体的,所述刻蚀工艺可以为湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀与干法刻蚀的结合。
基于所述初始核心掩膜层的尺寸与后续需要形成的初始核心结构的尺寸相匹配,以所述初始核心掩膜层为掩膜,即可得到对应尺寸的初始核心层。
参考图19,在所述初始核心结构262的侧壁形成初始侧墙264;
所述初始侧墙用于作为掩膜限定后续形成目标核心结构的位置和尺寸,相应的,初始侧墙的尺寸可以等于所述目标核心结构的尺寸,即所述初始侧墙264的关键尺寸为第三尺寸y。
基于后续保留位于初始核心结构侧壁上的初始侧墙,以作为图形化所述目标核心材料层的刻蚀掩膜,因此,所述初始侧墙的材料与所述目标核心材料层的材料不同,所述初始侧墙的材料与所述初始核心材料层的材料也不相同,从而可以减小后续去除所述初始核心结构的工艺对剩余所述初始侧墙的影响,且使初始侧墙能够作为后续刻蚀所述目标核心材料层的刻蚀掩膜。
所述初始侧墙的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中,所述初始侧墙的材料为氮化硅。
具体的,所述在所述初始核心结构的侧壁形成初始侧墙的过程可以包括:形成保形覆盖所述初始核心结构的初始侧墙材料层;去除所述初始核心顶部和所述第二停止层顶部的初始侧墙材料层,保留所述初始核心结构侧壁的初始侧墙材料层作为初始侧墙。
其中,形成所述初始侧墙材料层的工艺可以为沉积工艺,例如化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本发明实施例中可以采用原子层沉积工艺形成所述初始侧墙材料层,使得所形成初始侧墙材料层的台阶覆盖能力较好,所述初始侧墙材料层对所述第二停止层与所述初始核心结构拐角处的覆盖能力较好。
所述初始侧墙材料层的去除流程可以采用各向异性刻蚀工艺实现,例如离子刻蚀工艺。具体的,可以采用等离子体干法刻蚀工艺,对应的刻蚀气体可以为CF4、CHF3、CH2F2、O2和Ar中的一种或多种,其中,所述等离子体干法刻蚀工艺的具体参数设置还根据所述初始侧墙材料层的厚度而定。
参考图20,去除所述初始核心结构,以所述初始侧墙264为目标核心掩膜层;
通过去除所述初始核心结构,以得到符合预设尺寸的目标核心掩膜层。其中,结合图20,可以看出,初始侧墙264的关键尺寸为第三尺寸y,在用于形成较小关键尺寸的区域,初始侧墙264的间距为2n+y,在用于形成较大关键尺寸的区域,初始侧墙264的间距为2n+2y+m。
需要说明的是,在本发明实施例所述目标核心材料层240上还设置有第二停止层270时,参考图21,本发明实施例还可以基于所述目标核心掩膜层(即初始侧墙264)刻蚀所述第二停止层,从而将相应的图形转移至第二停止层,之后,再基于初始核心掩膜层(即初始侧墙264)以及第二停止层对目标核心材料层240进行刻蚀,以实现目标核心材料层240的图形化。
在另一些可选的示例中,所述目标核心掩膜层还可以为光刻胶掩膜层,其中,为使得目标核心掩膜层的关键尺寸符合预设的要求,所述光刻胶掩膜层可以基于EUV光刻工艺形成。
上文描述了本发明实施例提供的多个实施例方案,各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例方案,这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,所述基底包括待刻蚀材料层;
在所述待刻蚀材料层上形成第一图形层,所述第一图形层包括多个分立的目标核心结构,其中,至少部分相邻目标核心结构的间距大于另一部分相邻目标核心结构的间距;
在所述目标核心结构的侧壁上形成目标侧墙,其中,相邻目标侧墙之间,以较小的间隔空间为第一间隔空间,以较大的间隔空间为第二间隔空间;
去除所述目标核心结构,保留所述目标侧墙作为第二图形层;
形成位于所述目标侧墙之间的填充层,所述填充层完全覆盖所述第一间隔空间,且仅覆盖所述第二间隔空间的侧壁,其中,以所述第二间隔空间侧壁的填充层之间空间为第二目标空间;
去除所述目标侧墙,保留所述填充层作为第三图形层,所述第三图形层中,以暴露出的所述目标侧墙所占据的空间为第一目标空间;
以所述第三图形层为掩膜,刻蚀所述第一目标空间和所述第二目标空间对应的待刻蚀材料层,形成与所述第一目标空间和所述第二目标空间尺寸相匹配的沟槽。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述半导体结构的形成方法用于形成至少2种关键尺寸的沟槽,其中,较小的一关键尺寸为第一尺寸n,较大的一关键尺寸为第二尺寸m,在用于形成第一尺寸n的沟槽的区域,相邻沟槽的间距为第三尺寸y;
所述目标侧墙的关键尺寸为n,所述目标核心结构的关键尺寸为第三尺寸y,所述第一间隔空间的关键尺寸为y,所述第二间隔空间大于或等于第三尺寸y与第二尺寸m的和,所述第一目标空间的关键尺寸为n,所述第二目标空间的关键尺寸为m。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述形成位于所述目标侧墙之间的填充层,包括:
形成覆盖所述目标侧墙的填充材料层,其中,所述填充材料层充分填充所述第一间隔空间,且保形覆盖所述第二间隔空间;
去除所述目标侧墙顶面和所述第二目标空间底部的填充材料层,以剩余的填充材料层作为填充层。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述填充材料层的厚度大于或等于0.5y。
5.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述待刻蚀材料层上形成第一图形层的步骤中,在用于形成第一尺寸的沟槽的区域,所述目标核心结构的间距为2n+y,在用于形成第二尺寸的沟槽的区域,所述目标核心结构的间距大于或等于2n+y+m。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述在所述待刻蚀材料层上形成第一图形层,包括:
在所述待刻蚀材料层上形成目标核心材料层;
在所述目标核心材料层上形成图形化的目标核心掩膜层;
以所述目标核心掩膜层为掩膜,刻蚀所述目标核心材料层,以剩余所述目标核心材料层作为所述第一图形层。
7.如权利要求6所述的半导体结构的形成方法,其特征在于,所述在所述目标核心材料层上形成图形化的目标核心掩膜层,包括:
在所述目标核心材料层上形成初始核心材料层;
在所述初始核心材料层上形成图形化的初始核心掩膜层;
以所述初始核心掩膜层为掩膜,图形化所述初始核心材料层,形成初始核心层,所述初始核心层包括多个分立的初始核心结构,所述初始核心结构的关键尺寸为2n+y,在用于形成第一尺寸的沟槽的区域,相邻初始核心结构的间距为2n+3y,在用于形成第二尺寸的沟槽的区域,相邻目标核心结构的间距大于或等于2n+3y+m;
在所述初始核心结构的侧壁形成初始侧墙,所述初始侧墙的关键尺寸为y;
去除所述初始核心结构,以所述初始侧墙为目标核心掩膜层。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述在所述目标核心结构的侧壁上形成目标侧墙,包括:
形成保形覆盖所述目标核心结构的目标侧墙材料层,所述目标侧墙材料层的厚度为n;
去除所述目标核心结构顶部、所述第一间隔空间和所述第二间隔空间底部的目标侧墙材料层,以剩余在所述目标核心结构侧壁的目标侧墙材料层为目标侧墙。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:
在所述沟槽内形成目标器件结构。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述基底还包括位于所述待刻蚀材料层上的硬掩膜层和位于所述硬掩膜层上的第一停止层。
11.如权利要求6所述的半导体结构的形成方法,其特征在于,采用EUV光刻工艺在所述目标核心材料层上形成图形化的目标核心掩膜层。
12.如权利要求8所述的半导体结构的形成方法,其特征在于,在所述目标核心材料层与所述初始核心材料层之间还形成有第二停止层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211011591.3A CN117672820A (zh) | 2022-08-23 | 2022-08-23 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211011591.3A CN117672820A (zh) | 2022-08-23 | 2022-08-23 | 半导体结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117672820A true CN117672820A (zh) | 2024-03-08 |
Family
ID=90068466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211011591.3A Pending CN117672820A (zh) | 2022-08-23 | 2022-08-23 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117672820A (zh) |
-
2022
- 2022-08-23 CN CN202211011591.3A patent/CN117672820A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508560B1 (en) | SiARC removal with plasma etch and fluorinated wet chemical solution combination | |
US10276381B2 (en) | Semiconductor methods and devices | |
KR102102735B1 (ko) | 다중 패터닝 방법 | |
KR101699154B1 (ko) | 반도체 디바이스에서의 대체 금속 게이트 공정을 사용한 자기 정렬 콘택 형성 방법 | |
JP5545524B2 (ja) | 効率的なピッチマルチプリケーションプロセス | |
US7563712B2 (en) | Method of forming micro pattern in semiconductor device | |
US8962432B2 (en) | Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same | |
CN109920730B (zh) | 一种图案化方法 | |
CN112151608B (zh) | 半导体结构及其形成方法 | |
KR20190055681A (ko) | 에칭 및 이에 의하여 형성된 구조물 | |
CN111524794A (zh) | 半导体结构及其形成方法 | |
CN113782487A (zh) | 半导体结构及其形成方法 | |
TW202027143A (zh) | 半導體裝置的形成方法 | |
CN109427651B (zh) | 半导体结构及其形成方法 | |
CN111524855B (zh) | 半导体结构及其形成方法 | |
CN113363203A (zh) | 半导体器件的形成方法 | |
CN108962817B (zh) | 半导体结构及其形成方法 | |
CN112951720B (zh) | 半导体结构的形成方法、半导体器件 | |
US7575997B2 (en) | Method for forming contact hole of semiconductor device | |
CN112349588B (zh) | 半导体结构的形成方法、晶体管 | |
CN114373712A (zh) | 半导体结构及其形成方法 | |
CN112885714B (zh) | 半导体结构及其形成方法 | |
CN112928057B (zh) | 半导体结构及其形成方法 | |
CN112018034B (zh) | 半导体结构及其形成方法 | |
CN117672820A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |