CN111524855B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111524855B
CN111524855B CN201910107770.9A CN201910107770A CN111524855B CN 111524855 B CN111524855 B CN 111524855B CN 201910107770 A CN201910107770 A CN 201910107770A CN 111524855 B CN111524855 B CN 111524855B
Authority
CN
China
Prior art keywords
layer
hard mask
forming
material layer
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910107770.9A
Other languages
English (en)
Other versions
CN111524855A (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910107770.9A priority Critical patent/CN111524855B/zh
Priority to US16/537,100 priority patent/US10991596B2/en
Publication of CN111524855A publication Critical patent/CN111524855A/zh
Application granted granted Critical
Publication of CN111524855B publication Critical patent/CN111524855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成待刻蚀材料层、位于待刻蚀材料层上的核心材料层、以及位于核心材料层上的硬掩膜材料层；图形化硬掩膜材料层，形成硬掩膜层；刻蚀相邻硬掩膜层之间的核心材料层，形成多个露出待刻蚀材料层的第一凹槽，剩余核心材料层作为核心层；在第一凹槽以及硬掩膜层的侧壁上形成侧墙层；形成侧墙层后，去除硬掩膜层以及硬掩膜层底部的核心层，形成多个露出待刻蚀材料层的第二凹槽；以侧墙层和剩余核心层为掩膜，去除第一凹槽和第二凹槽底部的待刻蚀材料层，形成目标图形。本发明实施例提高了第一凹槽和第二凹槽的图形精度，形成目标图形后，目标图形的图形精度相应得到提高。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形精度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成待刻蚀材料层、位于所述待刻蚀材料层上的核心材料层、以及位于所述核心材料层上的硬掩膜材料层；图形化所述硬掩膜材料层，形成多个分立的硬掩膜层；刻蚀相邻所述硬掩膜层之间的核心材料层，在所述核心材料层中形成多个露出所述待刻蚀材料层的第一凹槽，剩余所述核心材料层作为核心层；在所述第一凹槽的侧壁以及所述硬掩膜层的侧壁上形成侧墙层；形成所述侧墙层后，去除所述硬掩膜层、以及所述硬掩膜层底部的核心层，在所述核心层中形成多个露出所述待刻蚀材料层的第二凹槽；以所述侧墙层和剩余核心层为掩膜，去除所述第一凹槽和第二凹槽底部的待刻蚀材料层，在剩余所述待刻蚀材料层中形成目标图形。
相应的，本发明实施例还提供一种半导体结构，包括：基底；待刻蚀材料层，位于所述基底上；核心层，位于所述待刻蚀材料层上，所述核心层内形成有多个露出所述待刻蚀材料层的凹槽；硬掩膜层，分立于所述核心层上，相邻所述硬掩膜层之间形成有多个开口，所述开口与所述凹槽相贯通，且所述开口的侧壁与所述凹槽位于相邻硬掩膜层之间的侧壁相齐平；侧墙层，位于所述凹槽的侧壁以及所述硬掩膜层的侧壁上。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例形成所述第一凹槽后，在所述第一凹槽的侧壁以及所述硬掩膜层的侧壁上形成侧墙层；形成所述侧墙层后，去除所述硬掩膜层、以及所述硬掩膜层底部的核心层，在所述核心层中形成多个露出所述待刻蚀材料层的第二凹槽，与在同一步骤中形成所述第一凹槽和第二凹槽的方案相比，本发明通过分别形成第一凹槽和第二凹槽的方式，有利于降低形成所述第一凹槽和第二凹槽的难度、增大工艺窗口(例如：改善光学临近效应)，使得第一凹槽和第二凹槽的图形精度得到保障，相应的，后续去除所述第一凹槽和第二凹槽底部的待刻蚀材料层，以在剩余待刻蚀材料层中形成目标图形后，所述目标图形的图形精度也得到了提高；而且，通过所述侧墙层，还实现了所述第一凹槽和第二凹槽之间的隔离，并使得相邻第一凹槽和第二凹槽的间距满足设计最小间隔。
附图说明
图1至图22是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图23至25是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图；
图26至28是本发明半导体结构的形成方法又一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
经研究发现，随着技术节点的不断缩小，光刻胶图形的间距也不断减小。然而，在光刻工艺的影响下，当相邻光刻图形的间距小于光刻工艺的临界距离(thresholddistance)时，光刻胶图形容易出现变形、失真等问题。当所述光刻胶图形转移至待图形化膜层内以形成目标图形(例如：互连开口)时，相应会降低所述目标图形的图形精度。
为了解决所述技术问题，本发明实施例形成所述第一凹槽后，在所述第一凹槽的侧壁以及所述硬掩膜层的侧壁上形成侧墙层；形成所述侧墙层后，去除所述硬掩膜层、以及所述硬掩膜层底部的核心层，在所述核心层中形成多个露出所述待刻蚀材料层的第二凹槽，与在同一步骤中形成所述第一凹槽和第二凹槽的方案相比，本发明通过分别形成第一凹槽和第二凹槽的方式，有利于降低形成所述第一凹槽和第二凹槽的难度、增大工艺窗口(例如：改善光学临近效应)，使得第一凹槽和第二凹槽的图形精度得到保障，相应的，去除所述第一凹槽和第二凹槽底部的待刻蚀材料层，以在剩余待刻蚀材料层中形成目标图形后，所述目标图形的图形精度相应得到了提高；而且，通过所述侧墙层，还实现了所述第一凹槽和第二凹槽之间的隔离，并使得相邻第一凹槽和第二凹槽的间距满足设计最小间隔。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图22是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底100。
所述基底100用于为后续制程提供工艺平台。本实施例中，以所形成的半导体结构为平面型晶体管为例，所述基底100包括衬底(图未示)。
具体地，所述衬底为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在其他实施例中，当所形成的半导体结构为鳍式场效应晶体管时，所述基底相应可以包括衬底以及凸出于所述衬底的鳍部。
所述基底100还可以包括其他结构，例如，栅极结构、掺杂区、浅沟槽隔离结构(shallow trench isolation，STI)和介电层等。其中，所述栅极结构可以为金属栅结构或多晶硅栅结构。
本实施例中，所述基底100还包括形成于所述衬底上的层间介质层(图未示)以及形成于所述层间介质层中的接触孔插塞(contact，CT)(图未示)。
继续参考图1，在所述基底100上形成待刻蚀材料层101、位于所述待刻蚀材料层101上的核心材料层102、以及位于所述核心材料层102上的第一硬掩膜材料层103。
所述待刻蚀材料层101为后续需进行图形化以形成目标图形的材料层。
本实施例中，所述待刻蚀材料层101为叠层结构，所述待刻蚀材料层101包括介质层115以及位于所述介质层115上的第二硬掩膜材料层116。
所述介质层115用于实现后续所形成互连结构之间的电隔离。
本实施例中，所述介质层115为金属层间介质(inter metal dielectric，IMD)层，从而为后续金属互连结构的形成提供工艺平台，所述介质层115还用于实现后段(back endof line，BEOL)制程中所述金属互连结构之间的电隔离。
具体地，所述介质层115为第一金属层间介质层，用于实现第一金属互连线(即M1layer)之间的电隔离。其中，所述第一金属互连线指的是最靠近接触孔插塞的金属互连结构。
在另一些实施例中，所述介质层还可以为位于第一金属互连线上的金属层间介质层，用于实现其他互连结构之间的电隔离。例如，所述介质层为第二金属层间介质层，用于实现第二金属互连线、以及位于第二金属互连线和第一金属互连线之间的通孔(via)结构之间的电隔离。
为此，所述介质层115的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述介质层115的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，所述超低k介质材料可以为SiOCH。
在其他实施例中，所述介质层还可以为层间介质层，从而为后续接触孔插塞的形成提供工艺平台，所述层间介质层还用于实现相邻接触孔插塞、以及所述接触孔插塞与栅极结构之间的隔离。
所述第二硬掩膜材料层116经后续的图形化工艺后形成第二硬掩膜层，从而作为后续图形化所述介质层115的掩膜。
所述第二硬掩膜材料层116的材料可以包括氧化硅、氮化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜和氮化铝和氮化钨中的一种或多种。
本实施例中，所述介质层115为金属层间介质层，因此，所述第二硬掩膜材料层116为金属硬掩膜材料层。具体地，所述第二硬掩膜材料层116的材料为氮化钛。氮化钛是后段制程中常用的金属硬掩膜层材料，有利于提高工艺兼容性。
所述核心材料层102用于为后续形成核心层提供工艺基础。
所述核心材料层102的材料可以为硅、氮化硅、氧化硅或氧化钛。本实施例中，所述核心材料层102的材料为硅。
所述第一硬掩膜材料层103用于为后续形成图形化的第一硬掩膜层提供工艺基础，从而作为图形化所述核心材料层102的刻蚀掩膜。
所述第一硬掩膜材料层103与所述核心材料层102的材料不同。本实施例中，所述第一硬掩膜材料层103的材料为氮化硅。氮化硅材料与硅材料的刻蚀选择比较大，从而能够保证后续所形成的第一硬掩膜层能够作为图形化所述核心材料层102的刻蚀掩膜。
在其他实施例中，所述第一硬掩膜材料层的材料还可以是其他与所述核心材料层材料具有较高的刻蚀选择比的材料。
后续制程还包括：图形化所述第一硬掩膜材料层103形成第一硬掩膜层，图形化所述核心材料层103形成核心层，且在所述核心层中形成多个露出所述待刻蚀材料层101的第一凹槽；在所述第一凹槽和第一硬掩膜层的侧壁上形成侧墙层，其中，所述侧墙层用于作为后续图形化所述待刻蚀材料层101的掩膜，因此，所述第一硬掩膜材料层103和所述核心材料层102的总厚度不宜过小，否则在所述第一凹槽和第一硬掩膜层侧壁上所形成的侧墙层的高度相应过小，容易导致所述侧墙层难以起到作为后续图形化所述待刻蚀材料层101的刻蚀掩膜的作用；所述第一硬掩膜材料层103和所述核心材料层102的总厚度也不宜过大，否则容易造成工艺材料的浪费，图形化所述第一硬掩膜材料层103和核心材料层102所需的时间相应也较长，容易降低生产产能，而且，后续形成侧墙层后，还会去除所述第一硬掩模层、以及所述第一硬掩模层底部的核心层，所述总厚度过大相应会导致所述侧墙层的高度过大，从而增大所述侧墙层发生倒塌的风险。为此，本实施例中，所述第一硬掩膜材料层103和所述核心材料层102的总厚度为400埃米至1000埃米。
具体的，为了保证后续图形传递的正常进行，提高图形传递的精度，所述第一硬掩膜材料层103的厚度为200埃米至700埃米，所述核心材料层102的厚度为200埃米至700埃米。
本实施例中，在所述基底100上形成待刻蚀材料层101后，在所述待刻蚀材料层101上形成核心材料层102之前，还包括：在所述待刻蚀材料层101上形成刻蚀停止层114(如图1所示)。
后续在不同步骤中图形化所述核心材料层102，从而分别形成露出所述待刻蚀材料层101的第一凹槽和第二凹槽，所述刻蚀停止层114能够在形成所述第一凹槽和第二凹槽的步骤中起到定义刻蚀停止位置的作用，在保证所述第一凹槽和第二凹槽均能露出所述待刻蚀材料层101的同时，减小所述待刻蚀材料层101的损耗。
本实施例中，所述刻蚀停止层114的材料为氧化硅。氧化硅材料与氮化硅材料和硅材料均具有较好的选择比，从而能够保证所述刻蚀停止层114能够在后续刻蚀所述核心材料层102的步骤中起到定义刻蚀停止位置的作用。
在其他实施例中，根据实际工艺所采用的核心材料层、以及后续形成的侧墙层材料，所述刻蚀停止层的材料还可以是其他与所述核心材料层、侧墙层、待刻蚀材料层的材料具有较好的选择比的材料，例如：氮化硅、碳化硅、氧化铝或NDC(Nitride doped Carbon)等。
参考图2至图5，图形化所述第一硬掩膜材料层103(如图1所示)，形成多个分立的第一硬掩膜层107(如图5所示)。
所述第一硬掩膜层107用于定义后续在所述核心材料层102内所形成的第二凹槽的形成区域，相邻所述第一硬掩膜层107之间的区域还用于定义后续第一凹槽的部分形成区域，而且，所述第一硬掩膜层107还用于为后续形成侧墙层提供工艺平台。
为此，所述第一硬掩膜层107的形貌、尺寸和形成位置根据第一凹槽和第二凹槽的形貌、尺寸和形成位置而定，即根据集成电路设计而定。
本实施例中，所述多个第一硬掩膜层107的延伸方向相同，且在与所述第一硬掩膜层107延伸方向相垂直的方向上，所述多个第一硬掩膜层107平行排列。
具体地，图形化所述第一硬掩膜材料层103的步骤包括：
如图2和图3所示，分别示出了俯视图、图2中沿AA1方向的剖面图，在所述第一硬掩膜材料层103上形成第一图形层106。
所述第一图形层106用于作为图形化所述第一硬掩膜材料层103的掩膜。
本实施例中，所述第一图形层106的材料为光刻胶，形成所述第一图形层106的工艺相应为光刻工艺。
结合参考图3，本实施例中，在所述第一硬掩膜材料层103上形成第一图形层106之前，还包括：在所述第一硬掩膜材料层103上形成第一平坦化层104；在所述第一平坦化层104上形成第一抗反射涂层105。所述第一图形层106相应形成于所述第一抗反射涂层105上。
所述第一平坦化层104用于为第一图形层106的形成提供平坦的表面，从而提高所述第一图形层106的图形精度，使得第一图形层106的形貌、尺寸以及形成位置满足工艺需求。本实施例中，所述第一平坦化层104的材料为旋涂碳(spin on carbon，SOC)材料。
在其他实施例中，所述第一平坦化层104的材料还可以为ODL(organicdielectric layer，有机介电层)材料或DUO(deep UV light absorbing oxide，深紫外光吸收氧化层)材料。
所述第一抗反射涂层105用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述第一抗反射涂层105为Si-ARC层，Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，因此还有利于提高所述第一抗反射涂层105的硬度，从而有利于进一步提高图形的转移精度。
在其他实施例中，所述第一抗反射涂层还可以为其他合适的抗反射材料，例如：BARC(Bottom Anti-reflective coating，底部抗反射涂层)材料。
如图4和图5所示，分别示出了俯视图、图4中沿AA1方向的剖面图，以所述第一图形层106(如图3所示)为掩膜，刻蚀所述第一硬掩膜材料层103(如图3所示)。
图形化所述第一硬掩膜材料层103以形成所述第一硬掩膜层107(如图5所示)后，相邻所述第一硬掩膜层107之间形成有多个开口200(如图5所示)，从而为后续刻蚀相邻所述第一硬掩膜层107之间的核心材料层102提供工艺基础。
本实施例中，采用干法刻蚀工艺刻蚀所述第一硬掩膜材料层103。干法刻蚀工艺具有各向异性刻蚀的特性，从而提高图形转移的精度。
本实施例中，所述第一硬掩膜材料层103上还形成有第一平坦化层104、以及位于所述第一平坦化层104上的第一抗反射涂层105，因此，刻蚀所述第一掩膜材料层103之前，还包括：以所述第一图形层106为掩膜，依次刻蚀所述第一抗反射涂层105和第一平坦化层106。
本实施例中，在刻蚀所述第一硬掩膜材料层103的步骤中，所述第一图形层106和第一抗反射涂层105被逐渐消耗，最终被完全刻蚀掉。
相应地，形成所述第一硬掩膜层107之后，所述形成方法还包括：去除所述第一平坦化层104。具体的，可采用干法或湿法的刻蚀工艺去除所述第一平坦化层104。
参考图6至图9，刻蚀相邻所述第一硬掩膜层107之间的核心材料层102(如图5所示)，在所述核心材料层102中形成多个露出所述待刻蚀材料层101的第一凹槽400(如图9所示)，剩余所述核心材料层102作为核心层111(如图9所示)。
所述第一凹槽400用于为后续侧墙层的形成提供工艺平台，所述第一凹槽400还用于定义所述待刻蚀材料层101中待刻蚀的部分区域。具体的，所述第一凹槽400露出所述第二硬掩膜材料层116。
而且，相邻所述第一硬掩膜层107之间所形成开口200(如图5所示)的位置用于定义所述第一凹槽400的部分形成区域，因此，通过刻蚀相邻所述第一硬掩膜层107之间的核心材料层102的方式形成所述第一凹槽400，有利于降低所述第一凹槽400的形成难度、增大工艺窗口。
具体地，刻蚀相邻所述第一硬掩膜层107之间的核心材料层102的步骤包括：
如图6和图7所示，分别示出了俯视图、图6中沿AA1方向的剖面图，在所述第一硬掩膜层107露出的核心材料层102上形成第二平坦化层108，所述第二平坦化层108覆盖所述第一硬掩膜层107顶部；在所述第二平坦化层108上形成第二图形层110，所述第二图形层110中具有多个开口图形300，位于相邻所述第一硬掩膜层107之间的开口图形300的侧壁与所述开口200的侧壁相齐平。
所述第二图形层110用于作为后续刻蚀所述核心材料层102以形成第一凹槽的掩膜。因此，所述第二图形层110的形貌、尺寸和形成位置根据第一凹槽的形貌、尺寸和形成位置而定，即根据集成电路设计而定。
所述第二平坦化层108用于为第二图形层110的形成提供平坦的表面。
本实施例中，在形成所述第二平坦化层108之后，形成第二图形层110之前，还包括：在所述第二平坦化层108上形成第二抗反射涂层109。
所述第二抗反射涂层109用于减小形成第二图形层110的曝光步骤中的反射效应。
关于所述第二图形层110、第二平坦化层108、以及第二抗反射涂层109的详细描述，可参考前述对所述第一图形层106、第一平坦化层104、以及第一抗反射涂层105的描述，在此不再赘述。
需要说明的是，在其他实施例中，位于相邻硬掩膜层之间的开口图形露出所述开口上方、以及所述开口两侧第一硬掩膜层的部分顶部上方的第二平坦化层，也就是说，所述开口图形的尺寸大于所述开口的尺寸，有利于降低形成所述第二图形层的难度、增大工艺窗口。
如图8和图9所示，分别示出了俯视图、图8中沿AA1方向的剖面图，沿所述开口图形300(如图7所示)依次刻蚀所述第二抗反射涂层109、第二平坦化层108和核心材料层102。
本实施例中，采用干法刻蚀工艺依次刻蚀所述第二抗反射涂层109、第二平坦化层108和核心材料层102，有利于使所述第一凹槽400的剖面满足工艺需求。
由于所述第一硬掩膜层107与所述核心材料层102具有较好的选择比，因此，所述开口图形300的侧壁与所述开口200的侧壁不相齐平的情况下，即所述开口图形300露出开口200上方、以及开口200两侧第一硬掩膜层107部分顶部上方的第二平坦化层108时，所述第一硬掩膜层107也能够在刻蚀核心材料层102的过程中起到阻挡的作用，从而仅刻蚀相邻所述第一硬掩膜层107之间的核心材料层102。
本实施例中，在刻蚀所述核心材料层102的步骤中，所述第二图形层110和第二抗反射涂层109被逐渐消耗，最终被完全刻蚀掉。
因此，结合参考图10至图11，分别示出了俯视图、图10中沿AA1方向的剖面图，形成所述第一凹槽400后，所述形成方法还包括：去除所述第二平坦化层108，从而露出所述第一硬掩膜层107，为后续在第一凹槽400和第一硬掩膜层107的侧壁上形成侧墙层提供工艺平台。
需要说明的是，结合参考图10，本实施例中，以所述第一凹槽400的俯视图图形为矩形为例，所述第一凹槽400的延伸方向和所述第一硬掩膜层107的延伸方向(如图10中X方向所示)相同，且在所述第一硬掩膜层107的延伸方向上，所述第一凹槽400的长度大于所述第一硬掩膜层107的长度，而且所述第一凹槽400的宽度(如图10中Y方向所示)均相等。
但所述第一凹槽400的形成位置、尺寸和形貌不仅限于上述情况。在其他实施例中，根据集成电路设计的实际需求，所述第一凹槽的俯视图图形还可以为不规则形状，例如，沿图10中Y方向上，与位于相邻第一硬掩膜层之间的部分第一凹槽相比，其他区域的剩余第一凹槽的宽度较大，或者，相邻所述第一凹槽的两端相连通，即所述第一凹槽环绕所述第一硬掩膜层。其中，后续在所述第一凹槽和第一硬掩膜层的侧壁上形成侧墙层，且去除所述第一硬掩膜层以及第一硬掩膜层底部的核心层以形成第二凹槽后，所述第一凹槽和第二凹槽也能够通过所述侧墙层实现隔离，后续进行图形转移以在介质层中形成互连开口、且在所述互连开口内形成互连结构后，相邻所述互连结构也能够互相隔离，从而防止互连结构发生短接的问题。
参考图12至图13，分别示出了俯视图、图12中沿AA1方向的剖面图，在所述第一凹槽400的侧壁以及所述第一硬掩膜层107的侧壁上形成侧墙层112。
后续制程还包括：去除所述第一硬掩膜层107、以及所述第一硬掩膜层107底部的核心层111，在所述核心层111中形成多个露出所述待刻蚀材料层101的第二凹槽，所述第一凹槽400在前述步骤中形成，与在同一步骤中形成所述第一凹槽和第二凹槽的方案相比，本发明实施例分别形成第一凹槽400和第二凹槽，有利于降低形成所述第一凹槽400和第二凹槽的难度、增大工艺窗口(例如：改善光学临近效应)，使得第一凹槽400和第二凹槽的图形精度得到保障，相应的，后续去除所述第一凹槽400和第二凹槽底部的待刻蚀材料层101，在剩余待刻蚀材料层101中形成目标图形后，所述目标图形的图形精度也得到了提高；而且，通过所述侧墙层112，还实现了所述第一凹槽400和第二凹槽之间的隔离，并使得相邻第一凹槽400和第二凹槽的间距满足设计最小间隔。
所述侧墙层112的材料可以为氧化钛、氮化钛或氧化硅。本实施例中，所述侧墙层112的材料为氧化钛，氧化钛材料与硅、氮化硅以及SiOCH的刻蚀选择比均较大，所述侧墙层112能够在后续去除第一硬掩膜层107和第一硬掩膜层107底部的核心层111的步骤中被保留，且后续能够以所述侧墙层112和剩余核心层111为掩膜，去除第一凹槽400和第二凹槽底部的待刻蚀材料层101。
具体地，形成所述侧墙层112的步骤包括：形成侧墙材料层(图未示)，所述侧墙材料层保形覆盖所述第一凹槽400的底部和侧壁、所述第一硬掩膜层107顶部和侧壁、以及所述第一硬掩膜层107露出的核心层111顶部；去除位于所述第一凹槽400底部、所述第一硬掩膜层107顶部、以及所述第一硬掩膜层107露出的核心层111顶部的侧墙材料层，保留位于所述第一凹槽400侧壁以及所述第一硬掩膜层107侧壁的剩余侧墙材料层作为所述侧墙层112。
本实施例中，采用原子层沉积工艺形成所述侧墙材料层。通过选用原子层沉积工艺，有利于提高侧墙材料层的厚度均一性，使侧墙层112的厚度能够得到精确控制；而且，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高了所述侧壁材料层的保形覆盖能力。在其他实施例中，根据实际工艺，还可以采用化学气相沉积工艺形成所述侧墙材料层。
相应地，本实施例中，由于所述侧墙材料层保形覆盖第一凹槽400的底部和侧壁、第一硬掩膜层107顶部和侧壁、以及第一硬掩膜层107露出的核心层111顶部，因此本实施例可采用无掩膜刻蚀工艺去除位于第一凹槽400底部、第一硬掩膜层107顶部、以及第一硬掩膜层107所露出核心层111顶部的侧墙材料层，形成所述侧墙层112的步骤不需用到光罩(Mask)，降低了工艺成本。
具体地，采用无掩膜干法刻蚀工艺进行所述无掩膜刻蚀工艺，干法刻蚀工艺具有各向异性刻蚀的特性，有利于保证将位于第一凹槽400底部、第一硬掩膜层107顶部以及第一硬掩膜层107所露出核心层111顶部的侧墙材料层完全去除的同时，对其他膜层结构的损伤较小，而且有利于避免由于对侧墙材料层横向刻蚀所导致侧墙层112厚度减薄的问题，从而保证所述侧墙层112能够在后续形成目标图形的步骤中起到刻蚀掩膜的作用。
参考图14至图19，形成所述侧墙层112后，去除所述第一硬掩膜层107、以及所述第一硬掩膜层107底部的核心层111，在所述核心层111中形成多个露出所述待刻蚀材料层101的第二凹槽500(如图19所示)。
所述第二凹槽500用于定义后续所述待刻蚀材料层101中待刻蚀的剩余区域。
由前述分析可知，本实施例分别在不同的步骤中形成第一凹槽400和第二凹槽500，因此，所述第一凹槽400和第二凹槽400的图形精度均较高，相应的提高了后续所形成目标图形的图形精度。
而且，通过所述侧墙层112，使所述第一凹槽400和第二凹槽500之间实现了隔离，且相邻第一凹槽400和第二凹槽500的间距易于满足设计最小间隔。
以下结合附图对本实施例形成所述第二凹槽500的步骤进行详细说明。
如图14和图15所示，分别示出了俯视图、图14中沿AA1方向的剖面图，在所述第一硬掩膜层107和侧墙层112所露出的核心层111与待刻蚀材料层101上形成保护层113，所述保护层113露出所述第一硬掩膜层107顶部。
所述保护层113用于在后续去除所述第一硬掩膜层107、以及所述第一硬掩膜层107底部的核心层111的步骤中，保护未被所述侧墙层112和第一硬掩膜层107覆盖的核心层111、以及所述待刻蚀材料层101。
本实施例中，所述保护层113的材料为SOC，有利于降低形成以及后续去除所述保护层113的工艺难度，减小所述保护层113对半导体结构的影响。
在其他实施例中，所述保护层的材料还可以为ODL材料、BARC材料、DUO材料或DARC(Dielectric Anti-reflective Coating，介电抗反射涂层)材料。
具体的，形成所述保护层113的步骤包括：在所述侧墙层112以及第一硬掩膜层107露出的核心层111上形成保护材料层(图未示)，所述保护材料层填充于所述第一凹槽400内且覆盖所述第一硬掩膜层107顶部；回刻蚀(Etch back)部分厚度的所述保护材料层，保留剩余保护材料层作为所述保护层。
本实施例中，采用旋涂工艺形成所述保护材料层。旋涂工艺简单易操作，有利于提高工艺兼容性和生产产能。
本实施例中，采用干法刻蚀工艺，回刻蚀部分厚度的所述保护材料层，有利于精确控制所述保护材料层的去除厚度。
如图16至图19所示，以所述保护层113和侧墙层112为掩膜，依次去除所述第一硬掩膜层107、以及所述第一硬掩膜层107底部的核心层111，在所述核心层111中形成露出所述待刻蚀材料层101的第二凹槽500(如图19所示)。
本实施例中，去除所述第一硬掩膜层107之后，所露出的核心层111即为待刻蚀区域，与直接通过光刻工艺形成图形层后、以图形层为掩膜图形化所述核心层以形成第二凹槽的方案相比，本实施例形成第二凹槽500的步骤不需用到光罩，从而降低了工艺成本，而且，通过去除所述第一硬掩膜层107的方式即可露出核心层111中的待刻蚀区域，有利于降低形成所述第二凹槽500的工艺难度、增大工艺窗口。
结合参考图16至图17，分别示出了俯视图、图16中沿AA1方向的剖面图，本实施例中，所述第一硬掩膜层107的材料为氮化硅，采用湿法刻蚀工艺去除所述第一硬掩膜层107。具体的，采用磷酸溶液进行所述湿法刻蚀工艺。湿法刻蚀工艺是去除氮化硅材料常用的刻蚀工艺，工艺风险较低，且去除速率较快。
在其他实施例中，所述第一硬掩膜层的材料为硅时，可采用干法刻蚀工艺(例如：等离子体刻蚀工艺)或湿法刻蚀工艺(例如：采用TMAH溶液或AMMONIA溶液进行湿法刻蚀工艺)，去除所述第一硬掩膜层。在另一些实施例中，当所述第一硬掩膜层的材料为其他材料时，相应选择合适的刻蚀工艺去除所述第一硬掩膜层。其中，TMAH溶液为包括四甲基氢氧化铵和水的混合溶液，AMMONIA溶液为氢氧化铵和水的混合溶液。
结合参考图18至图19，本实施例中，所述核心层111的材料为硅，去除所述第一硬掩膜层107后，采用干法刻蚀工艺去除相邻所述侧墙层112之间的核心层111。
通过选用干法刻蚀工艺，有利于提高所形成第二凹槽500的剖面质量。
继续参考图18至图19，需要说明的是，形成所述第二凹槽500后，还包括：去除所述保护层113，从而露出所述第一凹槽400和第一凹槽400底部的待刻蚀材料层101，进而为后续去除第一凹槽400和第二凹槽500底部的待刻蚀材料层101提供工艺基础。具体地，采用干法刻蚀工艺或灰化工艺去除所述保护层113。
参考图20至21，分别示出了俯视图、图20中沿AA1方向的剖面图，以所述侧墙层112和剩余核心层111为掩膜，去除所述第一凹槽400和第二凹槽500底部的待刻蚀材料层101，在剩余待刻蚀材料层101中形成目标图形。
在去除所述第一凹槽400和第二凹槽500底部的待刻蚀材料层101后，所述第一凹槽400和第二凹槽500的图形传递至剩余待刻蚀材料层101中，形成目标图形。其中，所述第一凹槽400和第二凹槽500的图形精度较高，相应提高了所述目标图形的图形精度。
本实施例中，所述待刻蚀材料层101包括介质层115以及位于所述介质层115上的第二硬掩膜材料层116，因此，在剩余所述待刻蚀材料层101中形成目标图形的步骤包括：以所述侧墙层112和剩余核心层111为掩膜，去除所述第一凹槽400和第二凹槽500底部的第二硬掩膜材料层116，在剩余所述第二硬掩膜材料层116中形成掩膜开口550，剩余所述第二硬掩膜材料层116作为第二硬掩膜层117；所述第二硬掩膜层118为掩膜，沿所述掩膜开口550刻蚀所述介质层115，在所述介质层中形成多个互连开口600。相应的，所述掩膜开口550和互连开口600的图形精度也得到了提高。
本实施例中，形成所述第二掩膜层116后，保留所述侧墙层112和剩余核心层111，使所述侧墙层112和剩余核心层111继续作为刻蚀所述介质层115的掩膜。
因此，形成所述互连开口600后，还包括：去除所述侧墙层112和剩余核心层111。
在其他实施例中，也可以在形成所述第二硬掩膜层后，去除所述侧墙层和剩余核心层。
需要说明的是，所述第二硬掩膜材料层116上形成有刻蚀停止层114，因此，在去除所述第一凹槽400和第二凹槽500底部的第二硬掩膜材料层116之前，还包括：去除所述第一凹槽400和第二凹槽500底部的刻蚀停止层114。相应地，形成所述互连开口600后，还包括：去除剩余所述刻蚀停止层114。
本实施例中，采用干法刻蚀工艺，去除所述侧墙层112、剩余核心层111以及剩余所述刻蚀停止层114。其中，通过调整所述干法刻蚀工艺的参数，从而能够在同一刻蚀机台中去除所述侧墙层112、剩余核心层111以及剩余所述刻蚀停止层114。
结合参考图22，图22是基于图20的俯视图，所述形成方法还包括：在所述互连开口600(如图21所示)内形成互连结构121。
所述互连开口600的图形精度较高，从而有利于使得所述互连结构121的形貌和布局满足设计需求，相应提高了所述互连结构121的性能。
本实施例中，所述互连结构121为后段制程中的金属互连线。
随着电路集成度的增加，后段金属布线的设计复杂度越来越高，相邻金属互连线的间距也越来越小，通过前述形成所述第一凹槽400和第二凹槽500的方式，显著提高了所述金属互连线的形成质量以及性能，有利于在降低相邻金属互连线之间发生短接问题概率的同时，使相邻金属互连线之间满足设计最小间隔，从而提高半导体结构的性能和可靠性。具体地，所述金属互连线为第一金属(M1)互连线。
在其他实施例中，当所述介质层为层间介质层，所述互连结构相应为接触孔插塞。
需要说明的是，形成所述互连结构121的过程通常包括进行平坦化处理的步骤，本实施例中，所述第二硬掩膜层117(如图21所示)在进行平坦化处理的步骤中被去除。在其他实施例中，还可以在形成所述互连结构之前，去除所述第二硬掩膜层。
图23至图25是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第一凹槽400a的形成位置、尺寸和形貌与前述实施例不同。
参考图23，在核心层111a中形成露出刻蚀停止层114a的第一凹槽400a后，在与第一硬掩膜层107a延伸方向相垂直的方向上，在同一个第一凹槽400a中，与位于相邻第一硬掩膜层107a之间的部分相比，剩余部分的宽度更大。
本实施例中，所述第一凹槽400a不仅位于相邻第一硬掩膜层107a之间，在所述第一硬掩膜层107a的延伸方向上，所述第一凹槽400a还延伸至第一硬掩膜层107a两侧，即所述第一凹槽400a环绕所述第一硬掩膜层107a的部分侧壁，以满足集成电路设计的实际需求。
参考图24，在所述第一凹槽400a的侧壁以及所述第一硬掩膜层107a的侧壁上形成侧墙层112a。
后续去除所述第一硬掩膜层107a以及第一硬掩膜层107a底部的核心层(图未示)以形成第二凹槽后，所述第一凹槽400a和第二凹槽也能够通过所述侧墙层112a实现隔离。
后续步骤与前述实施例中的相同，在此不再赘述。
相应地，参考图25，示出了在介质层115a中的互连开口形成互连结构121a的示意图，相邻互连结构121a之间互相隔离，从而防止互连结构121a发生短接的问题；而且，相邻互连结构121a之间的距离仍易于满足设计最小间隔；此外，所述互连结构121a的布局能够满足集成电路的设计需求。
对本实施例所述形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图26至图28是本发明半导体结构的形成方法又一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第一凹槽400b的形成位置、尺寸和形貌与前述实施例不同。
参考图26，在核心层111b中形成露出刻蚀停止层114b的第一凹槽400b后，在与第一硬掩膜层107b延伸方向相垂直的方向上，露出刻蚀停止层114b的第一凹槽400b后，在同一个第一凹槽400b中，与位于相邻第一硬掩膜层107b之间的部分相比，剩余部分的宽度更大，而且，相邻所述第一凹槽400b的两端相连通，即所述第一凹槽400b环绕所述第一硬掩膜层107b。
通过使所述第一凹槽400b环绕所述第一硬掩膜层107b，以满足集成电路设计的实际需求。
参考图27，在所述第一凹槽400b的侧壁以及所述第一硬掩膜层107b的侧壁上形成侧墙层112b。
后续去除所述第一硬掩膜层107b以及第一硬掩膜层107b底部的核心层(图未示)以形成第二凹槽后，所述第一凹槽400b和第二凹槽也能够通过所述侧墙层112b实现隔离。
后续步骤与前述实施例中的相同，在此不再赘述。
相应的，参考图27，示出了在介质层115b中的互连开口内形成互连结构121b后的示意图，相邻互连结构121b之间仍能够互相隔离，从而防止互连结构121b发生短接的问题，而且，相邻互连结构121b之间的距离易于满足设计最小间隔；此外，所述互连结构121b的布局能够满足集成电路的设计需求。
对本实施例所述形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供一种半导体结构。结合参考图12和图13，示出了本发明半导体结构一实施例的结构示意图，图12是俯视图，图13是图12中沿AA1方向的剖面图。
所述半导体结构包括：基底100；待刻蚀材料层101，位于所述基底100上；核心层111，位于所述待刻蚀材料层101上，所述核心层101内形成有多个露出所述待刻蚀材料层101的凹槽400；第一硬掩膜层107，分立于所述核心层111上，相邻所述第一硬掩膜层107之间形成有多个开口200，所述开口200与所述凹槽400相贯通，且所述开口200的侧壁与所述凹槽400位于相邻第一硬掩膜层107之间的侧壁相齐平；侧墙层112，位于所述凹槽400的侧壁以及所述第一硬掩膜层107的侧壁上。
本实施例中，定义所述凹槽400为第一凹槽，后续制程还包括：去除所述第一硬掩膜层107、以及所述第一硬掩膜层107底部的核心层111，在所述核心层111中形成多个露出所述待刻蚀材料层101的第二凹槽，与在同一步骤中形成所述第一凹槽和第二凹槽的方案相比，本发明实施例分别形成第一凹槽400和第二凹槽，有利于降低形成所述第一凹槽400和第二凹槽的难度、增大工艺窗口(例如：改善光学临近效应)，使得第一凹槽400和第二凹槽的图形精度得到保障，相应的，后续去除所述第一凹槽400和第二凹槽底部的待刻蚀材料层101，以在剩余待刻蚀材料层101中形成目标图形后，所述目标图形中的图形精度也得到了提高；而且，通过所述侧墙层112，实现了所述第一凹槽400和第二凹槽之间的隔离，并使得相邻第一凹槽400和第二凹槽的间距满足设计最小间隔。
此外，后续去除所述第一硬掩膜层107之后所露出的核心层111即为待刻蚀区域，有利于降低形成第二凹槽的工艺难度、增大工艺窗口。
所述基底100用于为半导体结构的形成提供工艺平台。本实施例中，以所述半导体结构为平面型晶体管为例，所述基底100包括衬底(图未示)。
具体地，所述衬底为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在其他实施例中，当所述半导体结构为鳍式场效应晶体管时，所述基底相应可以包括衬底以及凸出于所述衬底的鳍部。
所述基底100还可以包括其他结构，例如，栅极结构、掺杂区、浅沟槽隔离结构、介电层等。其中，所述栅极结构可以为金属栅结构或多晶硅栅结构。
本实施例中，所述基底100还包括位于所述衬底上的层间介质层(图未示)以及位于所述层间介质层中的接触孔插塞(图未示)。
所述待刻蚀材料层101为后续需进行图形化以形成目标图形的材料层。
本实施例中，所述待刻蚀材料层101包括介质层115以及位于所述介质层115上的第二硬掩膜材料层116。
所述介质层115用于实现后续所形成互连结构之间的电隔离。
本实施例中，所述介质层115为金属层间介质层，从而为后续金属互连结构的形成提供工艺平台，所述介质层115还用于实现后段制程中所述金属互连结构之间的电隔离。
本实施例中，所述目标图形包括位于介质层115中的互连开口，互连开口用于为形成互连结构提供空间位置。互连开口的图形精度高，从而显著提高了互连结构的形成质量以及性能，有利于在降低相邻互连结构之间发生短接问题概率的同时，使相邻互连结构之间满足设计最小间隔，从而提高半导体结构的性能和可靠性。
具体地，所述介质层115为第一金属层间介质层，用于实现第一金属互连线之间的电隔离。其中，所述第一金属互连线指的是最靠近接触孔插塞的金属互连结构。
在另一些实施例中，所述介质层还可以为位于第一金属互连线上的金属层间介质，用于实现其他互连结构之间的电隔离。例如，所述介质层为第二金属层间介质，用于实现第二金属互连线、以及位于第二金属互连线和第一金属互连线之间的通孔结构之间的电隔离。
为此，所述介质层的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。本实施例中，所述介质层的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，所述超低k介质材料可以为SiOCH。
在其他实施例中，所述介质层还可以为层间介质层，从而为后续接触孔插塞的形成提供工艺平台，所述层间介质层还用于实现相邻接触孔插塞、以及所述接触孔插塞与栅极结构之间的隔离。同理，目标图形包括位于层间介质层中的接触孔，且所述接触孔的图形精度较高，相应提高了接触孔插塞的形成质量以及性能，有利于在降低相邻接触孔插塞之间发生短接问题概率的同时，使相邻接触孔插塞之间满足设计最小间隔，从而提高半导体结构的性能和可靠性。
所述第二硬掩膜材料层116经后续的图形化工艺后形成第二硬掩膜层，从而作为后续图形化所述介质层115的掩膜。
所述第二硬掩膜材料层116的材料可以包括氧化硅、氮化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜和氮化铝和氮化钨中的一种或多种。
本实施例中，所述介质层115为金属层间介质层，因此，所述第二硬掩膜材料层116为金属硬掩膜材料层。具体地，所述第二硬掩膜材料层116的材料为氮化钛。氮化钛是后段制程中常用的金属硬掩膜层材料，有利于提高工艺兼容性。
所述核心层111还用于为后续形成第二凹槽提供工艺基础。
所述核心层111的材料可以为硅、氮化硅、氧化硅或氧化钛。本实施例中，所述核心层111的材料为硅。
所述第一硬掩膜层107用于定义后续第二凹槽的形成区域，相邻所述第一硬掩膜层107之间的区域还用于定义所述第一凹槽400的部分区域，而且，所述第一硬掩膜层107还用于为侧墙层112的形成提供工艺平台。
为此，所述第一硬掩膜层107的形貌、尺寸和形成位置根据第一凹槽400和第二凹槽的形貌、尺寸和形成位置而定，即根据集成电路设计而定。
本实施例中，所述多个第一硬掩膜层107的延伸方向相同，且在于所述第一硬掩膜层107延伸方向相垂直的方向上，所述多个第一硬掩膜层107平行排列。
所述第一硬掩膜层107与所述核心层111的材料不同。本实施例中，所述第一硬掩膜层107的材料为氮化硅。氮化硅材料与硅材料的刻蚀选择比较大，从而能够保证第一硬掩膜层107能够在形成核心层111的图形化工艺中起到刻蚀掩膜的作用。
在其他实施例中，所述第一硬掩膜层的材料还可以是其他与所述核心层材料具有较高的刻蚀选择比的材料。
需要说明的是，所述第一硬掩膜层107和核心层111的总厚度不宜过小，也不宜过大。如果所述总厚度过小，则形成在所述第一凹槽400和第一硬掩膜层107的侧壁上的侧墙层112的高度相应过小，容易导致所述侧墙层112难以起到作为后续图形化所述待刻蚀材料层101的刻蚀掩膜的作用；如果所述总厚度过大，容易造成工艺材料的浪费，而且后续去除所述第一硬掩膜层107以及所述第一硬掩膜层107底部的核心层111所需的时间相应较长，容易降低生产产能，此外，后续还会去除所述第一硬掩模层107、以及所述第一硬掩模层107底部的核心层111，所述总厚度过大相应会导致所述侧墙层112的高度过大，从而增大所述侧墙层112发生倒塌的风险。为此，本实施例中，所述第一硬掩膜层107和核心层111的总厚度为400埃米至1000埃米。
具体的，本实施例中，为了保证后续图形传递的正常进行，提高图形传递的精度，所述第一硬掩膜层107的厚度为200埃米至700埃米，所述核心层111的厚度为200埃米至700埃米。
所述第一凹槽400用于为侧墙层112的形成提供工艺平台，所述第一凹槽400还用于定义所述待刻蚀材料层101中待刻蚀的部分区域。
需要说明的是，结合参考图12，本实施例中，以所述第一凹槽400的俯视图图形为矩形为例，所述第一凹槽400的延伸方向和所述第一硬掩膜层107的延伸方向(如图12中X方向所示)相同，且在所述第一硬掩膜层107的延伸方向上，所述第一凹槽400的长度大于所述第一硬掩膜层107的长度，而且所述第一凹槽400的宽度(如图12中Y方向所示)均相等。
但所述第一凹槽400的形成位置、尺寸和形貌不仅限于上述情况。在其他实施例中，根据集成电路设计的实际需求，所述第一凹槽的俯视图图形还可以为不规则形状，例如，沿图12中Y方向上，与位于相邻第一硬掩膜层之间的部分第一凹槽相比，其他区域的剩余所述第一凹槽的宽度较大，或者，相邻所述第一凹槽的两端相连通，即所述第一凹槽环绕所述第一硬掩膜层。后续去除所述第一硬掩膜层以及第一硬掩膜层底部的核心层以形成第二凹槽后，所述第一凹槽和第二凹槽也能够通过所述侧墙层实现隔离，后续进行图形转移以在介质层中形成互连开口、且在所述互连开口内形成互连结构后，相邻所述互连结构也能够互相隔离，从而防止互连结构发生短接的问题。
所述侧墙层112用于作为后续在所述核心层111中形成第二凹槽的部分掩膜，所述侧墙层112还用于作为后续图形化所述待刻蚀材料层101的部分掩膜。
所述侧墙层112的材料可以为氧化钛、氮化钛或氧化硅。本实施例中，所述侧墙层112的材料为氧化钛，氧化钛材料与硅、氮化硅以及SiOCH的刻蚀选择比均较大，从而所述侧墙层112能够在后续去除第一硬掩膜层107和第一硬掩膜层107底部的核心层111以形成第二凹槽的步骤中被保留，进而使所述侧墙层112能够作为后续图形化所述待刻蚀材料层101的部分掩膜。
本实施例中，所述半导体结构还包括：所述刻蚀停止层114，位于所述待刻蚀材料层101和核心层111之间，所述刻蚀停止层114还位于所述核心层111露出的待刻蚀材料层101上。
所述刻蚀停止层114用于在图形化核心材料层以形成所述核心层111和露出所述待刻蚀材料层101的第一凹槽400的步骤中，起到定义刻蚀停止位置的作用，从而能够对所述待刻蚀材料层101起到保护作用；而且，后续还包括去除所述第一硬掩膜层107和第一硬掩膜层107底部的核心层111以形成多个露出所述待刻蚀材料层101的第二凹槽的步骤，所述刻蚀停止层114也能够在形成所述第二凹槽的步骤中起到定义刻蚀停止位置的作用，从而在保证所述第一凹槽400和第二凹槽均能露出所述待刻蚀材料层101的同时，减小所述待刻蚀材料层101的损耗。
本实施例中，所述刻蚀停止层114的材料为氧化硅。氧化硅材料与氮化硅材料和硅材料均具有较好的选择比，从而能够保证所述刻蚀停止层114能够在刻蚀核心材料层形成第一凹槽400和第二凹槽的步骤中起到定义刻蚀停止位置的作用。
在其他实施例中，根据实际工艺所采用的核心层、侧墙层以及待刻蚀材料层的材料，所述刻蚀停止层的材料还可以是其他与所述核心层、侧墙层、待刻蚀材料层的材料具有较好的选择比的材料，例如：氮化硅、碳化硅、氧化铝或NDC等。
参考图24，图24为俯视图，示出了本发明半导体结构另一实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第一凹槽400a的形成位置、尺寸和形貌与前述实施例不同。
参考图23，在与第一硬掩膜层107a延伸方向相垂直的方向上，在同一个第一凹槽400a中，与位于相邻第一硬掩膜层107a之间的部分相比，剩余部分的宽度更大。
本实施例中，所述第一凹槽400a不仅位于相邻第一硬掩膜层107a之间，在所述第一硬掩膜层107a的延伸方向上，所述第一凹槽400a还延伸至第一硬掩膜层107a两侧，即所述第一凹槽400a环绕所述第一硬掩膜层107a的部分侧壁，以满足集成电路设计的实际需求。
后续去除所述第一硬掩膜层107a以及第一硬掩膜层107a底部的核心层(图未示)以形成第二凹槽后，所述第一凹槽400a和第二凹槽也能够通过所述侧墙层112a实现隔离。
相应地，后续在介质层(图未示)中的互连开口形成互连结构后，相邻互连结构之间互相隔离，从而防止互连结构发生短接的问题；而且，相邻互连结构之间的距离仍易于满足设计最小间隔；此外，所述互连结构的布局能够满足集成电路的设计需求。
参考图27，图25为俯视图，示出了本发明半导体结构又一实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第一凹槽400b的形成位置、尺寸和形貌与前述实施例不同。
参考图27，在与第一硬掩膜层107b延伸方向相垂直的方向上，露出刻蚀停止层114b的第一凹槽400b后，在同一个第一凹槽400b中，与位于相邻第一硬掩膜层107b之间的部分相比，剩余部分的宽度更大，而且，相邻所述第一凹槽400b的两端相连通，即所述第一凹槽400b环绕所述第一硬掩膜层107b。
后续去除所述第一硬掩膜层107b以及第一硬掩膜层107b底部的核心层(图未示)以形成第二凹槽后，所述第一凹槽400b和第二凹槽也能够通过所述侧墙层112b实现隔离。
相应地，后续在介质层(图未示)中的互连开口形成互连结构后，相邻互连结构之间互相隔离，从而防止互连结构发生短接的问题；而且，相邻互连结构之间的距离仍易于满足设计最小间隔；此外，所述互连结构的布局能够满足集成电路的设计需求。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成待刻蚀材料层、位于所述待刻蚀材料层上的核心材料层、以及位于所述核心材料层上的硬掩膜材料层；
图形化所述硬掩膜材料层，形成多个分立的硬掩膜层，相邻所述硬掩膜层之间围成开口；
刻蚀相邻所述硬掩膜层之间的核心材料层，在所述核心材料层中形成多个露出所述待刻蚀材料层的第一凹槽，所述第一凹槽位于相邻所述硬掩膜层之间的侧壁与所述开口的侧壁相齐平，剩余所述核心材料层作为核心层；
在所述第一凹槽的侧壁以及所述硬掩膜层的侧壁上形成侧墙层；
形成所述侧墙层后，去除所述硬掩膜层、以及所述硬掩膜层底部的核心层，在所述核心层中形成多个露出所述待刻蚀材料层的第二凹槽，且在沿第一凹槽和第二凹槽的排布方向上，第一凹槽和第二凹槽之间交替排布，相邻所述第二凹槽与所述第一凹槽之间通过所述侧墙层隔离；
以所述侧墙层和侧墙层露出的剩余核心层为掩膜，去除所述第一凹槽和第二凹槽底部的待刻蚀材料层，在剩余所述待刻蚀材料层中形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述硬掩膜材料层的步骤包括：在所述硬掩膜材料层上形成第一图形层；以所述第一图形层为掩膜，刻蚀所述硬掩膜材料层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述硬掩膜层后，相邻所述硬掩膜层之间形成有多个开口；
刻蚀相邻所述硬掩膜层之间的核心材料层的步骤包括：在所述硬掩膜层露出的核心材料层上形成平坦化层，所述平坦化层覆盖所述硬掩膜层顶部；在所述平坦化层上形成第二图形层，所述第二图形层中具有多个开口图形，位于相邻所述硬掩膜层之间的开口图形的侧壁与所述开口的侧壁相齐平，或者，位于相邻所述硬掩膜层之间的开口图形露出所述开口上方、以及所述开口两侧硬掩膜层的部分顶部上方的平坦化层；沿所述开口图形依次刻蚀所述平坦化层和核心材料层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的步骤包括：形成侧墙材料层，所述侧墙材料层保形覆盖所述第一凹槽的底部和侧壁、所述硬掩膜层顶部和侧壁、以及所述硬掩膜层露出的核心层顶部；去除位于所述第一凹槽底部、所述硬掩膜层顶部、以及所述硬掩膜层露出的核心层顶部的侧墙材料层，保留位于所述第一凹槽侧壁以及所述硬掩膜层侧壁的剩余侧墙材料层作为所述侧墙层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或化学气相沉积工艺形成所述侧墙材料层。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，采用无掩膜干法刻蚀工艺去除位于所述第一凹槽底部、所述硬掩膜层顶部、以及所述硬掩膜层露出的核心层顶部的侧墙材料层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层、以及所述硬掩膜层底部的核心层的步骤包括：在所述硬掩膜层和侧墙层所露出的核心层与待刻蚀材料层上形成保护层，所述保护层露出所述硬掩膜层顶部；以所述保护层和侧墙层为掩膜，依次去除所述硬掩膜层、以及所述硬掩膜层底部的核心层，在所述核心层中形成露出所述待刻蚀材料层的第二凹槽；
形成所述第二凹槽后，还包括：去除所述保护层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料为SOC材料、ODL材料、BARC材料、DUO材料或DARC材料。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺包括旋涂工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述硬掩膜材料层和核心材料层的步骤中，所述硬掩膜材料层和所述核心材料层的总厚度为400埃米至1000埃米。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述硬掩膜材料层的步骤中，所述硬掩膜材料层的厚度为200埃米至700埃米；形成所述核心材料层的步骤中，所述核心材料层的厚度为200埃米至700埃米。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的步骤中，所述侧墙层的材料为氧化钛、氮化钛或氧化硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀材料层包括介质层；
在剩余所述待刻蚀材料层中形成目标图形的步骤包括：在所述介质层中形成互连开口；
所述形成方法还包括：在所述互连开口内形成互连结构。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述互连结构为金属互连线或接触孔插塞。
CN201910107770.9A 2019-02-02 2019-02-02 半导体结构及其形成方法 Active CN111524855B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910107770.9A CN111524855B (zh) 2019-02-02 2019-02-02 半导体结构及其形成方法
US16/537,100 US10991596B2 (en) 2019-02-02 2019-08-09 Semiconductor structure and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910107770.9A CN111524855B (zh) 2019-02-02 2019-02-02 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111524855A CN111524855A (zh) 2020-08-11
CN111524855B true CN111524855B (zh) 2023-05-05

Family

ID=71835778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910107770.9A Active CN111524855B (zh) 2019-02-02 2019-02-02 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US10991596B2 (zh)
CN (1) CN111524855B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834212B (zh) * 2019-04-23 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN114373713A (zh) * 2020-10-14 2022-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115223984A (zh) * 2021-04-15 2022-10-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090078163A (ko) * 2008-01-14 2009-07-17 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성 방법
CN103794490A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准双图形的形成方法
US9466534B1 (en) * 2015-12-09 2016-10-11 International Business Machines Corporation Cointegration of directed self assembly and sidewall image transfer patterning for sublithographic patterning with improved design flexibility

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221759B1 (en) * 1998-06-19 2001-04-24 Philips Electronics North America Corp. Method for forming aligned vias under trenches in a dual damascene process
TW451417B (en) * 2000-08-07 2001-08-21 United Microelectronics Corp Manufacturing method for dual damascene structure
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
KR100529673B1 (ko) * 2003-12-24 2005-11-17 동부아남반도체 주식회사 듀얼-다마신 패턴을 이용한 반도체 소자의 제조 방법
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100919349B1 (ko) * 2007-12-27 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100972674B1 (ko) * 2008-04-02 2010-07-27 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
DE102008049727A1 (de) * 2008-09-30 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
KR101098062B1 (ko) * 2009-11-05 2011-12-26 주식회사 하이닉스반도체 반도체 소자의 형성방법
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
KR101096270B1 (ko) * 2010-04-07 2011-12-22 주식회사 하이닉스반도체 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
JP2013089801A (ja) * 2011-10-19 2013-05-13 Elpida Memory Inc 半導体装置の製造方法
CN103840079B (zh) * 2012-11-27 2016-06-29 中芯国际集成电路制造(上海)有限公司 相变存储器、其底部接触结构及其各自制作方法
DE102013109759A1 (de) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zum Strukturieren von Vias in einem Chip und Chipstruktur mit Vias
US20150035064A1 (en) * 2013-08-01 2015-02-05 International Business Machines Corporation Inverse side-wall image transfer
US10073342B2 (en) * 2016-03-04 2018-09-11 Micron Technology, Inc. Method of forming patterns
CN108321079B (zh) * 2017-01-16 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10446395B1 (en) * 2018-04-11 2019-10-15 Globalfoundries Inc. Self-aligned multiple patterning processes with layered mandrels
US10629436B2 (en) * 2018-04-12 2020-04-21 International Business Machines Corporation Spacer image transfer with double mandrel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090078163A (ko) * 2008-01-14 2009-07-17 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성 방법
CN103794490A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准双图形的形成方法
US9466534B1 (en) * 2015-12-09 2016-10-11 International Business Machines Corporation Cointegration of directed self assembly and sidewall image transfer patterning for sublithographic patterning with improved design flexibility

Also Published As

Publication number Publication date
US20200251348A1 (en) 2020-08-06
US10991596B2 (en) 2021-04-27
CN111524855A (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
US10714343B1 (en) Semiconductor structure and method for forming same
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
US11651964B2 (en) Semiconductor structure and forming method thereof
CN112928057B (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法
CN113823591B (zh) 半导体结构及其形成方法
CN114639604A (zh) 半导体结构的形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113097065B (zh) 半导体结构及其形成方法
CN114639603A (zh) 半导体结构的形成方法
CN114664727A (zh) 半导体结构的形成方法
CN115132571A (zh) 半导体结构的形成方法
CN115223927A (zh) 半导体结构的形成方法
CN114823300A (zh) 半导体结构的形成方法
CN114823299A (zh) 半导体结构的形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN114823291A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant