CN115132571A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN115132571A CN115132571A CN202110315141.2A CN202110315141A CN115132571A CN 115132571 A CN115132571 A CN 115132571A CN 202110315141 A CN202110315141 A CN 202110315141A CN 115132571 A CN115132571 A CN 115132571A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- filling
- opening
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 145
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 655
- 239000000463 material Substances 0.000 claims abstract description 242
- 238000011049 filling Methods 0.000 claims abstract description 182
- 239000012792 core layer Substances 0.000 claims abstract description 122
- 230000004888 barrier function Effects 0.000 claims abstract description 108
- 238000005530 etching Methods 0.000 claims abstract description 60
- 238000000059 patterning Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims description 88
- 239000011368 organic material Substances 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 23
- 239000000945 filler Substances 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 15
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 4
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000006117 anti-reflective coating Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000011068 loading method Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- -1 copper nitride Chemical class 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910004541 SiN Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法，方法包括：提供基底，基底包括用于形成目标图形的目标层，目标层上形成有核心层，核心层中形成有贯穿核心层的开口；形成保形覆盖核心层侧壁和顶部，以及开口底部的侧墙材料层；形成覆盖侧墙材料层的填充材料层，填充材料层还填充于开口的剩余空间中；图形化填充材料层，形成位于开口中的填充层；去除核心层顶部、以及填充层露出的开口底部的侧墙材料层，剩余侧墙材料层作为侧墙层；去除部分厚度的填充层，保留开口中的剩余填充层作为阻挡层；形成阻挡层后，去除核心层；以侧墙层和阻挡层为掩膜刻蚀目标层，在目标层中形成目标图形。提高在开口中形成的阻挡层的厚度均一性，从而提高了半导体的性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸) 逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有核心层，所述核心层中形成有贯穿所述核心层的开口；形成保形覆盖所述核心层的侧壁和顶部，以及所述开口的底部的侧墙材料层；形成覆盖所述侧墙材料层的填充材料层，所述填充材料层还填充于所述开口的剩余空间中；图形化所述填充材料层，形成位于所述开口中的填充层，所述填充层露出所述核心层顶部的所述侧墙材料层，且所述填充层在所述开口的延伸方向上分割所述开口；去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层，剩余所述侧墙材料层作为侧墙层；去除部分厚度的所述填充层，保留所述开口中的剩余填充层作为阻挡层；形成所述阻挡层后，去除所述核心层；去除所述核心层之后，以所述侧墙层和阻挡层为掩膜刻蚀所述目标层，在所述目标层中形成目标图形。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，形成覆盖侧墙材料层的填充材料层后，图形化填充材料层，形成位于开口中的填充层，所述填充层露出核心层顶部的侧墙材料层，且所述填充层在所述开口的延伸方向上分割所述开口；去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层，剩余所述侧墙材料层作为侧墙层；去除部分厚度的所述填充层，保留所述开口中的剩余填充层作为阻挡层；形成所述阻挡层后，去除所述核心层；去除所述核心层之后，以所述侧墙层和阻挡层为掩膜刻蚀所述目标层，在所述目标层中形成目标图形。与目前先在所述开口中形成具有沟槽的填充层、再在沟槽中形成阻挡层，且在形成阻挡层之后依次去除填充层以及核心层顶部的侧墙材料层的方案相比，本发明实施例直接通过图形化填充材料层的方式形成填充层，并通过去除部分厚度的所述填充层的方式形成阻挡层，也就是说，所述阻挡层是通过图形化填充材料层来形成的，这减少了形成阻挡层的工艺步骤，相应在提高生产效率的同时，降低工艺成本，而且，直接利用所述填充材料层来形成阻挡层，也就是说，所述阻挡层和填充材料层为同一膜层，工艺步骤(例如，膜层沉积步骤)的减少降低了膜层厚度负载效应的叠加，提高了在开口中形成的阻挡层的厚度均一性，降低了所述开口中形成的阻挡层发生过刻蚀现象或者缺失现象的概率，从而提高了图形传递的精度，进而提高了半导体结构的性能。
附图说明
图1至图8是一种半导体结构的形成方法中各步骤对应的结构示意图；
图9至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构的性能仍有待提高的原因。图1至图8是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底，所述基底包括用于形成目标图形的目标层10，所述目标层10上形成有核心层11，所述核心层11中形成有贯穿所述核心层11 的开口60；形成保形覆盖所述核心层11的侧壁和顶部，以及所述开口60的底部的侧墙材料层12。
参考图2，在所述侧墙材料层12的顶部，以及所述开口60的剩余空间中形成第一填充材料层61，在所述第一填充层61的顶部形成掩膜层13。
参考图3，以所述掩膜层13为掩膜，刻蚀所述第一填充材料层61，形成具有沟槽63的第一填充层62。
参考图4，在所述第一填充层62的顶部形成第二填充材料层14，所述第二填充材料层还填充于所述沟槽63的空间中。
参考图5，以所述侧墙材料层12的顶部为停止位置，对所述第二填充材料层14进行平坦化，剩余的所述第二填充材料层14作为阻挡层64，所述阻挡层64在所述开口60的延伸方向上分割所述开口60。
参考图6，形成所述阻挡层64之后，去除所述核心层12顶部的所述侧墙材料层12，剩余的所述侧墙材料层12作为侧墙层65。
参考图7，去除所述核心层11。
参考图8，以所述侧墙层65和阻挡层64为掩膜刻蚀所述目标层10，在所述目标层10中形成目标图形20。
经研究发现，为了形成阻挡层64，在所述开口60中进行了两次沉积工艺，第一次为形成第一填充材料层61的沉积步骤，第二次为形成第二填充材料层14的沉积步骤。由于进行两次沉积工艺形成所述阻挡层64，工艺步骤的增加提高了膜层厚度负载效应的叠加，例如，当第一填充材料层61的厚度均一性不佳时(例如，当受到不同区域的开口60的图形密度的影响，开口60中的第一填充材料层61的厚度均一性差)，第一填充材料层61的厚度均一性的问题会影响后续膜层的厚度，导致第二填充材料层14的厚度均一性进一步恶化，从而产生负载效应的叠加，进而导致在所述开口60中形成的阻挡层64 的厚度不一致，相应的，提高了在所述开口60中形成的阻挡层64发生过刻蚀现象或者缺失现象的概率，从而影响了图形传递的精度，进而影响半导体结构的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有核心层，所述核心层中形成有贯穿所述核心层的开口；形成保形覆盖所述核心层的侧壁和顶部，以及所述开口的底部的侧墙材料层；形成覆盖所述侧墙材料层的填充材料层，所述填充材料层还填充于所述开口的剩余空间中；图形化所述填充材料层，形成位于所述开口中的填充层，所述填充层露出所述核心层顶部的所述侧墙材料层，且所述填充层在所述开口的延伸方向上分割所述开口；去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层，剩余所述侧墙材料层作为侧墙层；去除部分厚度的所述填充层，保留所述开口中的剩余填充层作为阻挡层；形成所述阻挡层后，去除所述核心层；去除所述核心层之后，以所述侧墙层和阻挡层为掩膜刻蚀所述目标层，在所述目标层中形成目标图形。
本发明实施例所公开的方案中，形成覆盖侧墙材料层的填充材料层后，图形化填充材料层，形成位于开口中的填充层，所述填充层露出核心层顶部的侧墙材料层，且所述填充层在所述开口的延伸方向上分割所述开口；去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层，剩余所述侧墙材料层作为侧墙层；去除部分厚度的所述填充层，保留所述开口中的剩余填充层作为阻挡层；形成所述阻挡层后，去除所述核心层；去除所述核心层之后，以所述侧墙层和阻挡层为掩膜刻蚀所述目标层，在所述目标层中形成目标图形。与目前先在所述开口中形成具有沟槽的填充层、再在沟槽中形成阻挡层，且在形成阻挡层之后依次去除填充层以及核心层顶部的侧墙材料层的方案相比，本发明实施例直接通过图形化填充材料层的方式形成填充层，并通过去除部分厚度的所述填充层的方式形成阻挡层，也就是说，所述阻挡层是通过图形化填充材料层来形成的，这减少了形成阻挡层的工艺步骤，相应在提高生产效率的同时，降低工艺成本，而且，直接利用所述填充材料层来形成阻挡层，也就是说，所述阻挡层和填充材料层为同一膜层，工艺步骤(例如，膜层沉积步骤)的减少降低了膜层厚度负载效应的叠加，提高了在开口中形成的阻挡层的厚度均一性，降低了所述开口中形成的阻挡层发生过刻蚀现象或者缺失现象的概率，从而提高了半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图9至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图
参考图9，图9(b)是俯视图，图9(a)是图9(b)沿AB方向的剖视图。提供基底100，所述基底100包括用于形成目标图形的目标层1002，所述目标层1002上形成有核心层101，所述核心层101中形成有贯穿所述核心层101的开口130。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
所述目标层1002用于作为后续需进行图形化以形成目标图形的材料层。
本实施例中，所述目标层1002为硬掩膜材料层。
所述硬掩膜材料层用于经后续图形化工艺，形成硬掩膜层(图未示)。
本实施例中，所述硬掩膜材料层的材料为氮化硅。在其他实施例中，所述硬掩膜材料层的材料还可以为氧化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
相应的，所述目标图形为形成于硬掩膜层中的掩膜开口，所述掩膜开口用于定义基底中功能图形。其中，功能图形可以为栅极结构、后段(Back end of line，BEOL)制程中的互连开口、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，所述基底还包括介电层1003，且所述目标层位于所述介电层1003上。
后续图形化所述介电层1003，在所述介电层1003中形成多个互连开口。所述互连开口作为功能图形。
本实施例中，所述介电层1003的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料 (超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。具体地，所述介电层1003的材料可以为SiOCH。
需要说明的是，本实施例中，未示意出所述基底中位于所述介电层1003 下方的其他膜层或结构。
本实施例中，所述基底还包括刻蚀停止层1001，且所述刻蚀停止层1001 位于所述目标层1002的上方。
刻蚀停止层1001用于在后续图形定义处理的刻蚀工艺中，起到定义刻蚀停止位置的作用，从而有利于减小对所述目标层1002的损耗、提高刻蚀工艺的深度一致性，进而提高后续图形化工艺的效果。
本实施例中，所述刻蚀停止层1001的材料为氧化硅。在其他实施例中，刻蚀停止层的材料还可以为氮化硅、氧化铝、氮化钛、氮化钨或氮化铝等。
本实施例中，所述核心层101为后续形成覆盖所述核心层101侧壁的侧墙层提供工艺基础。
需要说明的是，在后续刻蚀所述目标层1002，形成目标图形的步骤前，需要先去除所述核心层101，为了便于去除所述核心层101，则选用易于被去除的材料。本实施例中，所述核心层101的材料包括无定形硅、多晶硅、氧化硅、氮化硅和氮氧化硅中的一种或多种。作为一种实施例，所述核心层101 的材料为无定形硅。
本实施例中，所述开口130为后续在所述开口130中形成侧墙层和阻挡层提供空间位置，还用于定义后续目标图形的形状和位置。
参考图10，图10(b)是俯视图，图10(a)是图10(b)沿AB方向的剖视图。形成保形覆盖所述核心层101的侧壁和顶部，以及所述开口130的底部的侧墙材料层102。
所述侧墙材料层102为后续形成侧墙层提供工艺基础。
本实施例中，形成所述侧墙材料层102的工艺包括原子层沉积工艺。
所述原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高侧墙材料层102的厚度均一性，并使所述侧墙材料层102能够保形覆盖在所述核心层101的侧壁和顶部，以及所述开口130的底部。在其他实施例中，还可以采用化学气相沉积工艺(ChemicalVapor Deposition，CVD)形成所述侧墙材料层。
本实施例中，形成所述侧墙材料层102的步骤中，所述侧墙材料层102 的材料包括TiO、SiN和SiO2中的一种或多种。
在半导体制作工艺过程中，TiO、SiN和SiO2为形成侧墙最常用的材料，在成熟的原子层沉积工艺下，在所述核心层101的侧壁和顶部，以及所述开口130的底部形成的侧墙材料层102的厚度均一性较好，并且对所述核心层 101(例如无定型硅)的材料具有较高的刻蚀选择比，有利于后续去除所述核心层101。
参考图11，图11(b)是俯视图，图11(a)是图11(b)沿AB方向的剖视图。形成覆盖所述侧墙材料层102的填充材料层103，所述填充材料层 103还填充于所述开口130的剩余空间中。
所述填充材料层103为后续在所述开口130中形成阻挡层提供工艺基础。
本实施例中，形成所述填充材料层103的步骤中，所述填充材料层103 的材料包括有机材料。
需要说明的是，后续需要图形化所述填充材料层103，以形成露出所述侧墙材料层102顶部的填充层，并通过去除部分厚度的所述填充层，以形成阻挡层，即所述填充层、阻挡层和填充材料层103为同一膜层。为此，需要选择一种易于刻蚀的材料来形成所述填充材料层103，且能够起到刻蚀掩膜的作用。因此，所述填充材料层103的材料包括有机材料。
具体地，所述填充材料层103的材料为旋涂掩膜(Spin-on hardmasks， SOH)、旋涂碳(Spin-on carbon，SOC)和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。作为一种示例，本实施例中，所述填充材料层103的材料为旋涂碳(Spin-on carbon，SOC)。
本实施例中，形成覆盖所述侧墙材料层102的填充材料层103的工艺包括旋涂工艺或者化学气相沉积工艺。
以旋涂碳为例，所述旋涂工艺包括将旋涂碳溶于溶剂，旋涂在所述侧墙材料层102的表面，并进行烘焙去除所述溶剂。所述旋涂工艺具有填充性、覆盖性好的特点，有利于所述填充材料层103填充满所述开口130的剩余空间，并且使所述填充材料层103能够保形覆盖在所述侧墙材料层102侧壁和顶部。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述填充材料层。
本实施例中，形成覆盖所述侧墙材料层102的填充材料层103的步骤中，高于所述核心层101顶部的所述填充材料层103的厚度H为50纳米至200纳米。
需要说明的是，高于所述核心层101顶部的所述填充材料层103的厚度H 不宜过大，也不宜过小。
如果高于所述核心层101顶部的所述填充材料层103的厚度H过大，容易导致后续图形化所述填充材料层103的过程中，剩余的所述填充材料层103 (即填充层)高于所述核心层101顶部的厚度也过大，而后续需要去除部分厚度的所述填充层，保留所述开口中的剩余填充层作为阻挡层，相应的，这容易导致剩余的所述填充层(即阻挡层)不仅将所述开口130中的剩余空间填满，而且所述阻挡层的顶部仍高于核心层101的顶部，进而容易导致所述阻挡层发生倾倒，降低了所述半导体结构的可靠性，从而影响半导体结构的性能。
而且，本实施例中，后续在同一步骤中，去除所述核心层101顶部、以及填充层露出的开口底部的所述侧墙材料层102，并去除部分厚度的所述填充层，也就是说，在同一步骤中形成侧墙层和阻挡层。如果高于所述核心层101 顶部的所述填充材料层103的厚度过大，高于所述核心层101顶部的所述填充层的厚度也相应过大，则后续难以在同一步骤中形成侧墙层和阻挡层。例如，去除所述核心层101顶部、以及所述填充层露出的开口130底部的所述侧墙材料层后，开口130中的剩余填充材料层103的厚度仍过大，或者，为了使开口130中的填充层厚度达到目标厚度，容易对侧墙材料层102造成过刻蚀，从而影响侧墙层的高度。
如果高于所述核心层101顶部的所述填充材料层103的厚度H过小，则后续去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层的过程中，所述开口130中的填充层容易被过量地消耗，进而导致后续无法在所述开口130中形成阻挡层，即提高了所述阻挡层发生过刻蚀现象或缺失现象的概率，从而影响半导体的结构性能。
为此，本实施例中，高于所述核心层101顶部的所述填充材料层103的厚度H为50纳米至200纳米。例如，高于所述核心层101顶部的所述填充材料层103的厚度H为80纳米、100纳米或130纳米。
参考图12至图13，其中，图12(b)是俯视图，图12(a)是图12(b) 沿AB方向的剖视图；图13(b)是俯视图，图13(a)是图13(b)沿AB 方向的剖视图。图形化所述填充材料层103，形成位于所述开口130中的填充层107，所述填充层107露出所述核心层101顶部的所述侧墙材料层102，且所述填充层107在所述开口130的延伸方向上分割所述开口130。
图形化所述填充材料层103，形成位于所述开口130中的填充层107，为后续形成阻挡层提供工艺基础。而且，所述填充层107露出所述核心层101 顶部的所述侧墙材料层102，为后续去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102做准备。
本实施例中，图形化所述填充材料层103的步骤包括：在所述填充材料层103的部分顶部形成第一掩膜层106，所述第一掩膜层106位于所述开口130上方，并在所述开口130的延伸方向上分割所述开口130内的填充材料层 103，且所述第一掩膜层106露出所述核心层101顶部的填充材料层103；以所述第一掩膜层106为掩膜，去除所述第一掩膜层106露出的所述填充材料层103。
所述第一掩膜层106包括第一抗反射涂层105以及位于所述第一抗反射涂层105上的第一光刻胶层104。
第一抗反射涂层105的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC(含硅的抗反射涂层)材料。
本实施例中，去除所述第一掩膜层106露出的所述填充材料层103之前，还包括：以所述第一光刻胶层104为掩膜，刻蚀所述第一抗反射涂层105。
本实施例中，所述填充材料层103为第一光刻胶层104的形成提供平坦面，所述填充材料层103的材料为有机材料，从而与第一掩膜层106的形成工艺相兼容。
本实施例中，图形化所述填充材料层103的工艺包括干法刻蚀工艺。
所述干法刻蚀工艺为各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺具有各向异性的特性。其纵向刻蚀速率远远大于横向刻蚀速率，能够在图形化所述填充材料层103的过程中，能够获得相当准确的图形转换，进行有利于精确控制所述填充层107侧壁的形貌。
参考图14，图14(b)是俯视图，图14(a)是图14(b)沿AB方向的剖视图，去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102，剩余所述侧墙材料层102作为侧墙层108。
所述侧墙层108用于作为后续刻蚀所述目标层1002以形成目标图形的刻蚀掩膜。
具体到本实施例，所述侧墙层108用于作为后续刻蚀硬掩膜材料层的掩膜，从而使得形成于硬掩膜材料层中的掩膜开口之间相互隔离，防止相邻掩膜开口出现贯通的问题，且使得相邻掩膜开口的间距满足设计最小间隔(designed minimum space)，相应使得相邻目标图形能够相间隔，且相邻目标图形的间距满足设计最小间隔。
本实施例中，去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102的工艺包括干法刻蚀工艺。
需要说明的是，所述干法刻蚀工艺包括各向异性的干法刻蚀工艺。所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，其纵向刻蚀速率远远大于横向刻蚀速率，能够在除核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102的同时，使得核心层101侧壁上的侧墙材料层102被保留，从而能够获得相当准确的图形转换，进行有利于精确控制所述侧墙层108侧壁的形貌。
继续参考图14，去除部分厚度的所述填充层107，保留所述开口130中的剩余填充层107作为阻挡层109。
去除部分厚度的所述填充层107，使得阻挡层109的厚度达到目标厚度。
需要说明的是，所述开口130暴露所述阻挡层109在所述开口130延伸方向上的侧壁，所述阻挡层109与侧墙层108共同作为后续刻蚀所述目标层 1002以形成目标图形的掩膜。
具体地，所述阻挡层109与侧墙层108共同作为后续刻蚀所述目标层1002 以形成掩膜开口的掩膜。
需要说明的是，所述阻挡层109在所述开口130延伸方向上的侧壁以及所述阻挡层109的底面均与侧墙材料层102接触，因此，所述阻挡层109用于在所述开口130的延伸方向上对所述开口130进行切断。也就是说，所述阻挡层109用于作为开口130的剪切部件。后续将开口130的图形传递至目标层1002(即硬掩膜材料层)中时，所述阻挡层109起到刻蚀掩膜的作用，从而能够在目标层1002中形成相隔离的目标图形，且目标图形在所述开口130 的延伸方向上相隔离。与通过光刻工艺将目标图形在其延伸方向上进行分割的方案相比，本实施例有利于增大形成目标图形的工艺窗口，从而提高图形传递的精度。
本实施例直接通过图形化所述填充材料层103的方式形成填充层107，并通过去除部分厚度的所述填充层107形成阻挡层109，也就是说，所述阻挡层 109是通过图形化填充材料层103来形成的，这减少了形成阻挡层109的工艺步骤，相应在提高生产效率的同时，降低工艺成本，而且，直接利用所述填充材料层103来形成阻挡层109，也就是说，所述阻挡层109和填充材料层103为同一膜层，工艺步骤(例如，膜层沉积步骤)的减少降低了膜层厚度负载效应的叠加，提高了在开口130中形成的阻挡层109的厚度均一性，降低了所述开口130中形成的阻挡层109发生过刻蚀现象或者缺失现象的概率，从而提高了半导体结构的性能。
本实施例中，去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102的步骤包括：以所述填充层107为掩膜，去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102。
在去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102的过程中，填充层107能够对位于其底部的侧墙材料层102起到保护作用，因此，后续以所述侧墙层和阻挡层为掩膜刻蚀所述目标层时，所述填充层107底部的目标层不会被刻蚀，从而使得目标图形在所述开口130的延伸方向上实现分割。
本实施例中，在去除所述核心层101顶部、以及所述填充层107露出的所述开口130底部的所述侧墙材料层102的过程中，去除部分厚度的所述填充层107，保留所述开口130中的剩余填充层107作为阻挡层109。也就是说，在同一步骤中，去除所述核心层101顶部、以及所述填充层107露出的所述开口130底部的所述侧墙材料层102，并去除部分厚度的所述填充层107。
需要说明的是，在同一步骤中，形成所述侧墙层108和阻挡层109，减少了工艺步骤，降低了工艺成本，同时工艺步骤(例如，膜层沉积步骤)的减少，也降低了膜层厚度负载效应的叠加，提高了在开口130中形成的阻挡层 109的厚度均一性。
具体地，由于所述侧墙材料层102的材料硬度较大，而所述填充层107 的材料为有机材料，有机材料的材料硬度较小，即在相同的刻蚀条件下，以所述填充层107为掩膜刻蚀所述侧墙材料层102的过程中，所述填充层107 的被刻蚀速率大于所述侧墙材料层102的被刻蚀速率。
侧墙材料层102的厚度通常较小，且填充层107的顶部高于侧墙材料层 102的顶部，因此，通过使所述填充层107的被刻蚀速率大于所述侧墙材料层 102的被刻蚀速率，有利于将所述侧墙材料层102去除的情况下，将填充层 107的厚度减小值目标厚度，例如，使得阻挡层109顶部低于或齐平于核心层 101顶部，为后续图形化所述目标层1002提供工艺基础。
需要说明的是，侧墙材料层102的厚度通常较小，而填充层107的厚度更大，因此，即使所述填充层107的被刻蚀速率大于所述侧墙材料层102的被刻蚀速率，在形成侧墙层108后，开口130中仍有剩余厚度的填充层107。具体地，可以通过设定高于所述核心层101顶部的所述填充材料层103的厚度H、以及所述侧墙材料层102与所述填充层107的刻蚀选择比，使得阻挡层109的厚度达到目标厚度。
还需要说明的是，所述侧墙材料层102与所述填充层107的刻蚀选择比不宜过小，也不宜过大。如果所述侧墙材料层102与所述填充层107的刻蚀选择比过小，则容易导致填充层107的被刻蚀速率过大，从而导致阻挡层109 的厚度难以达到目标厚度，甚至出现填充层107完全被消耗的可能性；如果所述侧墙材料层102与所述填充层107的刻蚀选择比过大，则在去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102的过程中，难以对填充层107进行刻蚀，所述阻挡层109的厚度相应难以达到目标厚度。其中，如果所述侧墙材料层102与所述填充层107的刻蚀选择比指的是：在同一刻蚀条件下，所述侧墙材料层102的被刻蚀速率与所述填充层107的被刻蚀速率的比值。
因此，本实施例中，去除所述核心层101顶部、以及所述填充层107露出的开口130底部的所述侧墙材料层102的过程中，所述侧墙材料层102与所述填充层107的刻蚀选择比为1：3至1：1.5。
参考图15至图17，图15(b)是俯视图，图15(a)是图15(b)沿AB 方向的剖视图；图16(b)是俯视图，图16(a)是图16(b)沿AB方向的剖视图；图17(b)是俯视图，图17(a)是图17(b)沿AB方向的剖视图，形成所述阻挡层109后，去除所述核心层101。
去除所述核心层101，以露出目标层中待刻蚀的区域，从而为后续在所述目标层1002中形成目标图形做准备。
本实施例中，去除所述核心层101的步骤包括：如图18所示，形成覆盖所述侧墙层108顶部、所述阻挡层109顶部以及所述开口130底部的第二掩膜层115，所述第二掩膜层115中形成掩膜开口116，所述掩膜开口116位于所述核心层101的顶部；以所述第二掩膜层115为掩膜，沿所述掩膜开口116 去除所述核心层101。
本实施例中，去除所述核心层101的工艺包括干法刻蚀工艺。
需要说明的是，所述干法刻蚀工艺包括各向异性的干法刻蚀工艺。所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形转换，从而有利于在去除所述核心层101的过程中，精确控制所述侧墙层108的形貌。
所述第二掩膜层115包括有机材料层114、位于所述有机材料层114上的第二抗反射涂层113以及位于所述第二抗反射涂层113上的第二光刻胶层 112。
所述有机材料层114为光刻胶层112的形成提供平坦表面，从而提高形成光刻胶层112的过程中的曝光效果。所述有机材料层114的材料包括有机材料。本实施例中，所述有机材料层114的材料为旋涂碳(Spin-on carbon， SOC)。在其他实施例中，所述有机材料层的材料还可以为其他有机材料，例如：ODL(organic dielectric layer，有机介电层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料和APF(AdvancedPatterning Film，先进图膜)材料中的一种或多种。
所述第二抗反射涂层113的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC (含硅的抗反射涂层)材料。
本实施例中，在去除所述核心层101之前，还包括：以所述第二光刻胶层112为掩膜，依次刻蚀所述第二抗反射涂层113和机材料层114。
需要说明的是，在其他实施例中，在刻蚀所述抗反射涂层和有机材料层的过程中，所述光刻胶层会被消耗，所述第二掩膜层相应可以仅包括有机材料层、以及位于所述有机材料层上的抗反射涂层。
本实施例中，去除所述核心层101之后，还包括：去除剩余的所述第二掩膜层115。
参考图15，在形成所述阻挡层109之后，在去除所述核心层101之前，还包括：形成保形覆盖所述阻挡层109、核心层101、侧墙层108和目标层1002 的顶部、以及所述阻挡层109和侧墙层108的侧壁的保护层110。
去除所述核心层101的过程中，需要采用第二掩膜层115，且在所述核心层101后，还会去除第二掩膜层115，所述保护层110覆盖所述阻挡层109被暴露的侧壁和顶部，所述保护层110用于对所述阻挡层109起到保护作用，减小所述阻挡层109在去除第二掩膜层115的过程中受损的概率。
具体地，由于所述阻挡层109的材料为有机材料，所述有机材料层114 的材料也为有机材料，所述阻挡层109与所述有机材料层114的材料属性相同，相应的，在去除所述核心层101之后，在去除剩余的所述第二掩膜层115 的过程中，由于所述保护层110将所述阻挡层109与所述有机材料层114相隔离，降低了所述阻挡层109也被去除的概率，从而提高了半导体结构的性能。
本实施例中，形成所述保护层110的工艺包括原子层沉积工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高所述保护层110的厚度均一性，并使所述保护层110能够覆盖在所述阻挡层109、核心层101、侧墙层108和刻蚀停止层1001的顶部、以及所述阻挡层109和侧墙层108的侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述保护层。
本实施例中，所述保护层110的材料为无机材料，从而在去除第二掩膜层115时，确保所述保护层110对阻挡层109的保护作用。具体地，所述保护层110的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
所述氧化硅、氮化硅和氮氧化硅的材料硬度比所述有机材料的材料硬度大，即在去除所述有机材料层114的过程中，所述保护层110能够得到保留。
本实施例中，形成所述保护层110的步骤中，所述保护层110的厚度为2 纳米至15纳米。
需要说明的是，所述保护层110的厚度不宜过大，也不宜过小。如果所述保护层110的厚度过大，即在所述阻挡层109两侧露出的开口130中形成的所述保护层厚度也相应的过大，进而导致所述阻挡层109两侧的所述开口 130达不到工艺所要求的预设宽度或预设长度，从而影响半导体结构的性能；如果所述保护层110的厚度过小，则在去除剩余的所述第二掩膜层115的过程中，所述保护层110不能起到较理想的保护作用，进而提高了所述阻挡层 109也被去除的概率，从而影响了半导体结构的性能。为此，本实施例中，所述保护层110的厚度为2纳米至15纳米。
本实施例中，在去除所述核心层101之前，还包括：去除所述核心层101 顶部的所述保护层110。
需要说明的是，本实施例中，在去除所述核心层101的过程中，包括：依次去除所述位于核心层101顶部的第二抗反射涂层113、有机材料层114和保护层110、以及所述核心层101。
参考图18至图19，图18(b)是俯视图，图18(a)是图18(b)沿AB 方向的剖视图；图19(b)是俯视图，图19(a)是图19(b)沿AB方向的剖视图，去除所述核心层101之后，以所述侧墙层108和阻挡层109为掩膜刻蚀所述目标层1002，在所述目标层1002中形成目标图形118。
由前述记载可知，本实施例工艺步骤的减少降低了膜层厚度负载效应的叠加，提高了在开口130中形成的阻挡层109的厚度均一性，这相应的也提高了所述目标图形118的图形精度和图形质量。
本实施例中，形成所述目标图形118的过程中，还包括：以所述保护层 110为掩膜，刻蚀所述目标层1002，形成目标图形118。也就是说，在形成目标图形118的过程中，以所述侧墙层108、阻挡层109和保护层110共同作为掩膜。
本实施例中，以所述侧墙层108和阻挡层109为掩膜刻蚀所述目标层 1002，在所述目标层1002中形成目标图形118的步骤包括：以所述侧墙层108、阻挡层109和保护层110共同作为掩膜，刻蚀所述目标层1002，在所述目标层1002中形成掩膜开口，所述掩膜开口用于作为目标图形118，且剩余的所述目标层1002作为硬掩膜层(如图19所示)。
所述硬掩膜层为后续刻蚀所述介电层1003，在所述介电层1003中形成互连开口提供工艺基础。
本实施例中，所述目标层1002上还形成有所述刻蚀停止层1001，因此，以所述侧墙层108、阻挡层109和保护层110共同作为掩膜，刻蚀所述目标层 1002形成目标图形118的过程中，还包括：刻蚀所述刻蚀停止层1001。
需要说明的是，如图19所示，在形成所述目标图形118之后，还包括：去除所述侧墙层108、阻挡层109和保护层110。
参考图20，图20(b)是俯视图，图20(a)是图20(b)沿AB方向的剖视图，在形成所述目标图形118之后，所述形成方法还包括：以所述硬掩膜层为掩膜，沿所述掩膜开口刻蚀所述介电层1003，在所述介电层1003中形成互连开口200。
所述互连开口200为后续形成金属互连线提供空间位置。
本实施例中，通过先将图形传递到目标层1002中形成硬掩膜层，有利于提高刻蚀所述介电层1003的工艺稳定性和工艺效果，提高目标图形传递的精度。
需要说明的是，本实施例中，未示意出所述基底中位于所述介电层1003 下方的其他膜层或结构，因此，在实际工艺中，所述互连开口200底部暴露相对应的导电结构(例如，接触孔插塞等)。
还需要说明的是，后续在互连开口200中形成金属互连线的过程中，去除剩余的所述刻蚀停止层1001和硬掩膜层，从而暴露所述介电层1003的顶面，为后续的制程工艺做准备。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有核心层，所述核心层中形成有贯穿所述核心层的开口；
形成保形覆盖所述核心层的侧壁和顶部，以及所述开口的底部的侧墙材料层；
形成覆盖所述侧墙材料层的填充材料层，所述填充材料层还填充于所述开口的剩余空间中；
图形化所述填充材料层，形成位于所述开口中的填充层，所述填充层露出所述核心层顶部的所述侧墙材料层，且所述填充层在所述开口的延伸方向上分割所述开口；
去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层，剩余所述侧墙材料层作为侧墙层；
去除部分厚度的所述填充层，保留所述开口中的剩余填充层作为阻挡层；
形成所述阻挡层后，去除所述核心层；
去除所述核心层之后，以所述侧墙层和阻挡层为掩膜刻蚀所述目标层，在所述目标层中形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层的过程中，去除部分厚度的所述填充层，保留所述开口中的剩余填充层作为阻挡层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述阻挡层之后，在去除所述核心层之前，还包括：形成保形覆盖所述阻挡层、核心层、侧墙层和目标层的顶部、以及所述阻挡层和侧墙层的侧壁的保护层；
去除所述核心层之前，还包括：去除所述核心层顶部的所述保护层；
形成所述目标图形的过程中，还包括：以所述保护层为掩膜，刻蚀所述目标层，形成目标图形。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述填充材料层的步骤包括：在所述填充材料层的部分顶部形成第一掩膜层，所述第一掩膜层位于所述开口上方，并在所述开口的延伸方向上分割所述开口内的填充材料层，且所述第一掩膜层露出所述核心层顶部的填充材料层；以所述第一掩膜层为掩膜，去除所述第一掩膜层露出的所述填充材料层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层的步骤包括：形成覆盖所述侧墙层顶部、所述阻挡层顶部以及所述开口底部的第二掩膜层，所述第二掩膜层中形成掩膜开口，所述掩膜开口位于所述核心层的顶部；以所述第二掩膜层为掩膜，沿所述掩膜开口去除所述核心层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙材料层的工艺包括原子层沉积工艺。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙材料层的步骤中，所述侧墙材料层的材料包括TiO、SiN和SiO2中的一种或多种。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述填充材料层的步骤中，所述填充材料层的材料包括有机材料。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述填充材料层的步骤中，所述填充材料层的材料包括SOH、SOC和APF中的一种或多种。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成覆盖所述侧墙材料层的填充材料层的工艺包括旋涂工艺或化学气相沉积工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成覆盖所述侧墙材料层的填充材料层的步骤中，高于所述核心层顶部的所述填充材料层的厚度为50纳米至200纳米。
12.如权利要求2所述的半导体结构的形成方法，其特征在于，在去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层的过程中，所述填充层的被刻蚀速率大于所述侧墙材料层的被刻蚀速率。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，在去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层的过程中，所述侧墙材料层和所述填充层之间的刻蚀选择比为1：3至1：1.5。
14.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺包括原子层沉积工艺。
15.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
16.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层的厚度为2纳米至15纳米。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述填充材料层的工艺包括干法刻蚀工艺。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层顶部、以及所述填充层露出的开口底部的所述侧墙材料层的工艺包括干法刻蚀工艺。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层的工艺包括干法刻蚀工艺。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底还包括介电层，所述目标层位于所述介电层上；
以所述侧墙层和阻挡层为掩膜刻蚀所述目标层，在所述目标层中形成目标图形的步骤包括：刻蚀所述目标层，在所述目标层中形成掩膜开口，所述掩膜开口用于作为目标图形，且剩余的所述目标层作为硬掩膜层；
形成所述目标图形后，所述形成方法还包括：以所述硬掩膜层为掩膜，沿所述掩膜开口刻蚀所述介电层，在所述介电层中形成互连开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110315141.2A CN115132571A (zh) | 2021-03-24 | 2021-03-24 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110315141.2A CN115132571A (zh) | 2021-03-24 | 2021-03-24 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115132571A true CN115132571A (zh) | 2022-09-30 |
Family
ID=83374225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110315141.2A Pending CN115132571A (zh) | 2021-03-24 | 2021-03-24 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115132571A (zh) |
-
2021
- 2021-03-24 CN CN202110315141.2A patent/CN115132571A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714343B1 (en) | Semiconductor structure and method for forming same | |
| CN112151608B (zh) | 半导体结构及其形成方法 | |
| US10991596B2 (en) | Semiconductor structure and method for forming same | |
| CN113782487B (zh) | 半导体结构及其形成方法 | |
| CN111640656B (zh) | 半导体器件及其形成方法 | |
| US11276608B2 (en) | Semiconductor structure and forming method thereof | |
| CN111199880B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| US11769672B2 (en) | Semiconductor structure and forming method thereof | |
| US20090286396A1 (en) | Method for manufacturing a semiconductor device having a stepped through-hole | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN112885714B (zh) | 半导体结构及其形成方法 | |
| CN112928057B (zh) | 半导体结构及其形成方法 | |
| CN112018034B (zh) | 半导体结构及其形成方法 | |
| CN115132571A (zh) | 半导体结构的形成方法 | |
| CN114664727A (zh) | 半导体结构的形成方法 | |
| CN114639604A (zh) | 半导体结构的形成方法 | |
| CN113097065A (zh) | 半导体结构及其形成方法 | |
| CN111952154A (zh) | 图形化方法及其形成的半导体器件 | |
| CN113782488B (zh) | 半导体结构及其形成方法 | |
| CN114823299A (zh) | 半导体结构的形成方法 | |
| CN113745151B (zh) | 半导体结构及其形成方法 | |
| CN112951724B (zh) | 半导体结构及其形成方法 | |
| CN115346913A (zh) | 半导体结构的形成方法 | |
| CN114639603A (zh) | 半导体结构的形成方法 | |
| CN115223927A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |