CN113745151B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113745151B
CN113745151B CN202010473448.0A CN202010473448A CN113745151B CN 113745151 B CN113745151 B CN 113745151B CN 202010473448 A CN202010473448 A CN 202010473448A CN 113745151 B CN113745151 B CN 113745151B
Authority
CN
China
Prior art keywords
layer
forming
sacrificial
core
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010473448.0A
Other languages
English (en)
Other versions
CN113745151A (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010473448.0A priority Critical patent/CN113745151B/zh
Publication of CN113745151A publication Critical patent/CN113745151A/zh
Application granted granted Critical
Publication of CN113745151B publication Critical patent/CN113745151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成待刻蚀层在待刻蚀层上形成多个沿第一方向延伸的核心层；在核心层的侧壁上形成第一侧墙；在待刻蚀层上形成多个沿第一方向延伸的牺牲层，覆盖第一侧墙沿第一方向的部分侧壁，牺牲层与核心层沿第二方向间隔排列，第二方向垂直于第一方向，所述牺牲层与核心层之间由第一侧墙相隔离；在核心层和牺牲层露出的待刻蚀层上形成掩膜层，掩膜层包括填充层；去除核心层以形成第一凹槽，去除牺牲层以形成第二凹槽；以掩膜层为掩膜，刻蚀第一凹槽和第二凹槽下方的待刻蚀层形成目标图形。本发明实施例有利于提高目标图形的布局设计灵活度和自由度，节约工艺成本。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高目标图形的布局设计灵活度和自由度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成待刻蚀层；在所述待刻蚀层上形成多个沿第一方向延伸的核心层，；在所述核心层的侧壁上形成第一侧墙；在所述待刻蚀层上形成多个沿所述第一方向延伸的牺牲层，覆盖所述第一侧墙沿所述第一方向的部分侧壁，所述牺牲层与所述核心层沿第二方向间隔排列，第二方向垂直于第一方向，所述牺牲层与所述核心层之间由所述第一侧墙相隔离；在所述核心层和牺牲层露出的所述待刻蚀层上形成掩膜层，所述掩膜层包括填充层；去除所述核心层以形成由所述掩膜层与待刻蚀层围成的第一凹槽，以及去除所述牺牲层以形成由所述掩膜层与待刻蚀层围成的第二凹槽；以所述掩膜层为掩膜，刻蚀所述第一凹槽和第二凹槽下方的待刻蚀层，形成目标图形。
相应的，本发明实施例还提供一种半导体结构，包括：基底；待刻蚀层，位于所述基底上；多个沿第一方向延伸的核心层，分立于所述待刻蚀层上；第一侧墙，位于所述核心层的侧壁上；多个沿所述第一方向延伸的牺牲层，分立于所述待刻蚀层上且覆盖所述第一侧墙沿所述第一方向的部分侧壁，所述牺牲层与核心层沿第二方向间隔排列，第二方向垂直于第一方向，所述牺牲层与所述核心层之间由所述第一侧墙相隔离。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，先形成所述核心层，再在核心层的侧壁上形成第一侧墙，之后形成覆盖第一侧墙沿第一方向的部分侧壁的牺牲层；与先在待刻蚀层中形成多个沿第一方向延伸的第一凹槽、且沿第一方向相邻第一凹槽之间保留有部分待刻蚀层，之后再在第一凹槽的侧壁形成内侧墙(Inner Spacer)，随后沿第二方向刻蚀所述内侧墙之间的待刻蚀层以形成第二凹槽的方案相比，本发明实施例中先形成核心层，再在核心层的侧壁上形成所述第一侧墙，所述核心层的图形和位置用于定义后续第一凹槽的图形和位置，沿第一方向相邻的核心层之间的距离用于定义第一凹槽之间的距离，也就是说，所述第一侧墙为外侧墙(Outer Spacer)，沿第一方向相邻的第一凹槽之间的距离不是核心层之间的距离与两倍的第一侧墙厚度之和，有利于防止形成内侧墙导致沿第一方向相邻的第一凹槽之间的距离增大的问题，因此，本发明实施例有利于使沿第一方向相邻的第一凹槽之间实现更小的距离，相应地，在刻蚀第一凹槽和第二凹槽下方的待刻蚀层形成目标图形后，相邻的目标图形在头对头(Head To Head)的位置处能够实现更小的距离，从而有利于提高目标图形的布局设计灵活度和自由度；而且，与利用切断(Cut)工艺以减小第一凹槽在头对头的位置处的距离的方案相比，进行切断工艺需要利用一张光罩(Mask)，本发明实施例相应省去了一张光罩，从而有利于节约工艺成本。
附图说明
图1至图8是一种半导体结构的形成方法中各步骤对应的结构示意图；
图9至图31是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图32至图35是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图；
图36至图39是本发明半导体结构的形成方法又一实施例中各步骤对应的结构示意图。
具体实施方式
目前后段互连工艺的难度较大，工艺窗口较小，导致目标图形的布局设计灵活度和自由度较差。现结合一种半导体结构的形成方法分析目标图形的布局设计灵活度和自由度较差的原因。
参考图1至图8，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1和图2，分别示出了俯视图、图1中沿aa1割线的剖面图，提供基底1；在基底1上形成介质层2、以及位于介质层2上的硬掩膜层3。
参考图3，示出了俯视图，形成多个贯穿硬掩膜层3的第一凹槽4，第一凹槽4沿第一方向(如图3中X方向)延伸，且沿第二方向(如图3中Y方向)间隔排布，且沿第一方向分布有多个第一凹槽4。
参考图4，刻蚀沿第二方向位于部分第一凹槽4之间的硬掩膜层3，形成阻断槽5，阻断槽5与第一凹槽4相连通，第二方向垂直于第一方向。
参考图5，在第一凹槽4和阻断槽5的侧壁上形成内侧墙6，其中，位于阻断槽5中的内侧墙6的侧壁相接触，从而填充阻断槽5，填充于阻断槽5的内侧墙6用于作为阻断结构7。
参考图6，刻蚀沿第二方向位于第一凹槽4之间的硬掩膜层3，在硬掩膜层3中形成多个沿第一方向延伸的第二凹槽8，第二凹槽8与第一凹槽4沿第二方向间隔排列，第二凹槽8与第一凹槽4之间由内侧墙6相隔离，其中，沿第一方向位于阻断结构7两侧的第二凹槽8由阻断结构7分割。
参考图7，以内侧墙6、硬掩膜层3和阻断结构7为掩膜，刻蚀第一凹槽4下方的介质层2形成第一互连沟槽9，刻蚀第二凹槽8下方的介质层2形成第二互连沟槽10。
参考图8，其中，在图8中用虚线圈示意出了第一凹槽4的形状与位置，对第一互连沟槽9和第二互连沟槽10进行填充，形成位于第一互连沟槽9中的第一互连线11、以及位于第二互连沟槽10中的第二互连线12；去除硬掩膜层3、内侧墙6和阻断结构7。
上述形成方法中，先形成第一凹槽4，再在第一凹槽4的侧壁上形成内侧墙6，在刻蚀沿第二方向位于第一凹槽4之间的硬掩膜层3的过程中，刻蚀硬掩膜层3的工艺对硬掩膜层3和内侧墙6具有较高的刻蚀选择比，从而使内侧墙6定义刻蚀的停止位置，进而使内侧墙6能够隔离第二凹槽4和第一凹槽8。
但是，上述形成方法中，由于在第一凹槽4的侧壁中形成了内侧墙6，沿第一方向，第一互连沟槽10之间的距离d1为第一凹槽4之间的距离d2与两倍的内侧墙6厚度之和，这容易增大沿第一方向第一互连沟槽10之间的距离，沿第一方向第一互连沟槽10之间的距离d1用于定义第一互连线11之间距离d1，相应地，第一互连线11在头对头(HTH)的位置处的距离d1也较大，这容易导致后段互连结构的布局设计灵活度和自由度较差。
为了解决上述问题，一种方法是利用切断(Cut)工艺，刻蚀沿第一方向第一凹槽之间的部分硬掩膜层，以减小沿第一方向第一凹槽之间的距离，或者，在形成第一互连沟槽后，刻蚀沿第一方向相邻第一互连沟槽之间的部分介质层，从而减小第一互连线在头对头的位置处的距离。但是，切断工艺会再引入一张光罩(Mask)，这容易导致工艺成本过高。
为了解决技术问题，本发明实施例提供的半导体结构的形成方法中，先形成核心层，再在核心层的侧壁上形成第一侧墙，核心层的图形和位置用于定义后续第一凹槽的图形和位置，沿第一方向相邻的核心层之间的距离用于定义第一凹槽之间的距离，也就是说，第一侧墙为外侧墙(Outer Spacer)，沿第一方向相邻的第一凹槽之间的距离不是核心层之间的距离与两倍的第一侧墙厚度之和，有利于防止形成内侧墙导致沿第一方向相邻的第一凹槽之间的距离增大的问题，因此，本发明实施例有利于使沿第一方向相邻的第一凹槽之间实现更小的距离，相应地，在刻蚀第一凹槽和第二凹槽下方的待刻蚀层形成目标图形后，相邻的目标图形在头对头(Head To Head)的位置处能够实现更小的距离，从而有利于提高目标图形的布局设计灵活度和自由度；而且，与利用切断(Cut)工艺以减小第一凹槽在头对头的位置处的距离的方案相比，进行切断工艺需要利用一张光罩，本发明实施例相应省去了一张光罩，从而有利于节约工艺成本。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图9至图31是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图9，提供基底100。基底100用于为工艺制程提供工艺平台。
本实施例中，基底100中可以形成有晶体管、电容器等半导体器件，基底100中还可以形成有电阻结构、导电结构等功能结构。
继续参考图9，在基底100上形成待刻蚀层110。
待刻蚀层110为待进行图形化以形成目标图形的膜层。本实施例中，待刻蚀层110包括金属层间介质(Inter Metal Dielectric，IMD)层111。金属层间介质层111为待图形化以形成目标图形的膜层。后续图形化金属层间介质层111，在金属层间介质层111中形成多个互连沟槽，之后再在互连沟槽中形成互连线，金属层间介质层111用于实现相邻互连线之间的电隔离。
为此，金属层间介质层111的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。本实施例中，金属层间介质层111的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。本实施例中，待刻蚀层110为叠层结构，包括位于基底100上依次堆叠的金属层间介质层111、应力缓冲层112、第一刻蚀停止层113、金属硬掩膜层114以及第二刻蚀停止层115。
应力缓冲层112用于在形成第一刻蚀停止层113时提供缓冲作用，有利于防止第一刻蚀停止层113直接形成在金属层间介质层111上产生较大的应力、位错等缺陷的概率。本实施例中，应力缓冲层112的材料为氧化硅。
后续在待刻蚀层110上形成掩膜层后，先将掩膜层的图形传递到金属硬掩膜层114中，图形化后的金属硬掩膜层114能够作为图形化金属层间介质层111的掩膜。第一刻蚀停止层113位于金属硬掩膜层114与应力缓冲层112之间，有利于防止在图形化金属硬掩膜层114的过程中出现刻蚀深度不一致的问题，相应提高后续刻蚀金属层间介质层111以形成互连沟槽的刻蚀的深度一致性。
本实施例中，第一刻蚀停止层113的材料为氮化硅。
通过使待刻蚀层110还包括金属硬掩膜层114，从而后续在待刻蚀层上形成掩膜层后，能够先将掩膜层的图形传递到金属硬掩膜层114中，在图形化待刻蚀层110的过程中，即使掩膜层被消耗部分厚度或全部厚度，也能接着以金属硬掩膜层114为掩膜，继续图形化金属层间介质层111，有利于提高图形化金属层间介质层111的工艺稳定性，相应提高图形传递的精度。
本实施例中，金属硬掩膜层114的材料为氮化钛。
后续在待刻蚀层110上形成核心层、第一侧墙、牺牲层、填充层、以及形成第一凹槽和第二凹槽的过程均包括进行刻蚀的步骤，第二刻蚀停止层115用于在这些刻蚀步骤中定义刻蚀的停止位置，以免引起过刻蚀的问题。
本实施例中，第二刻蚀停止层115的材料为氮化硅。
结合参考图9至图11，其中，图9为剖面图，图10为俯视图，图11为图10沿b-b割线的剖面图，在待刻蚀层110上形成多个沿第一方向(如图10中X方向所示)延伸的核心(Mandrel)层120。本实施例中，沿第一方向上，相邻的核心层120与待刻蚀层110围成第一开口20。
核心层120用于为形成第一凹槽占据空间位置，从而定义后续第一凹槽的图形和位置。与直接通过刻蚀工艺形成第一凹槽相比，本实施例先形成核心层120，后续再去除核心层120形成第一凹槽，有利于降低第一凹槽的形成难度，使第一凹槽的图形精度得到保障，相应地，后续刻蚀第一凹槽下方的待刻蚀层110以形成目标图形后，有利于提高目标图形的图形精度。后续在核心层120的侧壁上形成第一侧墙，核心层120还为形成第一侧墙提供支撑。
本实施例中，核心层120为易于去除的材料，从而降低后续去除核心层120的难度。核心层120为单层或多层结构，核心层120的材料包括无定形硅、多晶硅、单晶硅、氧化硅、氮化硅、先进图膜(Advanced Patterning Film，APF)材料、旋涂碳(Spin-On-Carbon，SOC)和碳化硅中的一种或多种。
作为一种示例，核心层120为单层结构，核心层120的材料为无定形硅。
本实施例中，在形成核心层120的过程中，形成第一开口20，也就是说，沿第一方向，核心层120之间的距离由第一开口20沿第一方向的开口宽度定义。
具体地，本实施例中，形成核心层120的步骤包括：
如图9所示，在待刻蚀层110上形成核心材料层116、位于核心材料层116上的第一平坦层117、位于第一平坦层117上的第一抗反射涂层118以及位于第一抗反射涂层118上的第一图形层119。
核心材料层116用于经图形化工艺形成核心层。
第一平坦层117用于为第一图形层119的形成提供平坦的表面，从而提高第一图形层119的图形精度，使得第一图形层119的形貌、尺寸以及形成位置满足工艺需求。本实施例中，第一平坦层117的材料为旋涂碳(Spin On Carbon，SOC)材料。在其他实施例中，第一平坦层的材料还可以为ODL(Organic Dielectric Layer，有机介电层)材料或DUO(Deep UVlight absorbing Oxide，深紫外光吸收氧化层)材料。
第一抗反射涂层118用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，第一抗反射涂层118为Si-ARC层，Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，还有利于提高第一抗反射涂层118的硬度，从而有利于进一步提高图形的转移精度。在其他实施例中，第一抗反射涂层还可以为其他合适的抗反射材料，例如：BARC(Bottom Anti-reflective Coating，底部抗反射涂层)材料。
第一图形层119用于作为图形化核心材料层116的掩膜，从而定义核心层的图形和位置，相应定义第一开口的图形和位置。
本实施例中，第一图形层119的材料为光刻胶，第一图形层119通过光刻胶涂布、曝光、显影等光刻工艺形成。相应地，在形成第一图形层119的过程中，能够调整光刻工艺，使沿第一方向上相邻第一图形层119之间的距离较小，从而使第一开口在第一方向上的开口宽度较小，相应有利于使相邻的核心层沿第一方向的距离较小。
如图10和图11所示，以第一图形层119为掩膜，依次刻蚀第一平坦层117、第一抗反射涂层118以及核心材料层116，形成核心层120；去除第一图形层119、第一平坦层117以及第一抗反射涂层118。
本实施例中，采用各向异性的干法刻蚀工艺，依次刻蚀第一抗反射涂层118、第一平坦层117、以及核心材料层116。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，从而提高图形转移的精度。
本实施例中，通过第一图形层119定义核心层120的图形和位置，相应通过第一图形层119定义第一开口20沿第一方向上的开口宽度，沿第一方向上第一图形层119在头对头的位置处的距离较小，相应地，第一开口20沿第一方向的宽度也较小，有利于使核心层120在头对头的位置处具有较小的距离。
本实施例中，在形成核心层120后，采用灰化工艺和湿法去胶工艺中的一种或两种，去除第一图形层119、第一平坦层117以及第一抗反射涂层118。
本实施例中，为方便示意和说明，仅在俯视图中示意出两个核心层120，且两个核心层120的端部相对设置，其中，核心层120的端部指的是核心层120沿第一方向的端部。在其他实施例中，核心层的数量还可以大于两个，且多个核心层之间可以沿第二方向(如图10中Y方向所示)间隔排布。
参考图12至图13，图12为俯视图，图13为图12沿b-b割线的剖面图，在核心层120的侧壁上形成第一侧墙130。
作为一种示例，第一侧墙130还填充于第一开口20，填充于第一开口20的第一侧墙130相应实现沿第一方向上相邻核心层120之间的隔离。在其他实施例中，位于第一开口侧壁的第一侧墙之间相互分立。
后续在待刻蚀层110上形成多个沿第一方向延伸的牺牲层，牺牲层还覆盖第一侧墙130沿第一方向的部分侧壁，第一侧墙130相应实现牺牲层与核心层120之间的隔离。
后续还去除核心层120形成第一凹槽、去除牺牲层形成第二凹槽，相应地，第一凹槽与第二凹槽之间由第一侧墙130相隔离，从而通过形成第一侧墙130，易于通过控制第一侧墙130的形成厚度，使第一凹槽和第二凹槽之间的间距满足设计最小间隔。
作为一种示例，本实施例中，后续保留第一侧墙130与填充层形成掩膜层，掩膜层用于作为刻蚀待刻蚀层110以形成目标图形的掩膜。
本实施例中，先形成核心层120，后续再在核心层120的侧壁上形成第一侧墙，因此，核心层120的图形和位置用于定义后续第一凹槽的图形和位置，沿第一方向相邻的核心层120之间的距离用于定义第一凹槽之间的距离，第一侧墙130为外侧墙(Outer Spacer)，沿第一方向相邻的第一凹槽之间的距离不是核心层之间的距离与两倍的第一侧墙厚度之和，有利于防止形成内侧墙导致沿第一方向相邻的第一凹槽之间距离增大的问题，因此，本发明实施例有利于使沿第一方向相邻的第一凹槽之间实现更小的距离，也就是说，有利于使第一凹槽在头对头的位置处实现更小的距离。
此外，与利用切断(Cut)工艺以减小第一凹槽在头对头的位置处的距离的方案相比，进行切断工艺需要利用一张光罩(Mask)，本发明实施例相应省去了一张光罩，从而有利于节约工艺成本。
其中，本实施例中，所述头对头的位置处指的是：在沿所述的膜层或凹槽的延伸方向上，相邻的所述膜层相对的位置处，或者，相邻的凹槽相对的位置处。
第一侧墙130选用与核心层120、待刻蚀层110以及后续的牺牲层具有刻蚀选择性的材料，第一侧墙130的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
本实施例中，形成第一侧墙130的步骤包括：形成保形覆盖待刻蚀层110的顶面、核心层120的顶面和侧壁的侧墙膜(图未示)，侧墙膜还填充于第一开口20；去除位于待刻蚀层110和核心层120的顶面的侧墙膜，保留位于核心层120侧壁的侧墙膜作为第一侧墙130。
本实施例中，采用原子层沉积工艺形成侧墙膜，有利于提高侧墙膜的厚度均一性，相应使第一侧墙130的厚度能够得到精确控制；而且，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高侧壁膜的保形覆盖能力。其他实施例中，还可以采用其他的沉积工艺，例如：化学气相沉积工艺，形成侧墙膜。
相应地，由于侧墙膜保形覆盖待刻蚀层110的顶面、核心层120的顶面和侧壁，因此，本实施例中能够采用各向异性的无掩膜刻蚀工艺去除位于待刻蚀层110和核心层120的顶面的侧墙膜，形成第一侧墙130的步骤不需用到光罩，有利于降低工艺成本。
具体地，采用各向异性的干法刻蚀工艺进行各向异性的无掩膜刻蚀工艺。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，有利于保证将位于待刻蚀层110和核心层120的顶面的侧墙膜完全去除的同时，对其他膜层结构的损伤较小，而且有利于减小对位于核心层120侧壁的侧墙膜的横向刻蚀，相应保证第一侧墙130能够在后续图形化待刻蚀层110的步骤中起到刻蚀掩膜的作用，此外，干法刻蚀工艺易于实现各向异性的刻蚀，且干法刻蚀工艺的刻蚀精度高。
参考图14至图19，在待刻蚀层110上形成多个沿第一方向(如图18中X方向所示)延伸的牺牲层140(如图18所示)，覆盖第一侧墙130沿第一方向的部分侧壁，牺牲层140与核心层120沿第二方向(如图18中Y方向所示)间隔排列，第二方向垂直于第一方向，牺牲层140与核心层120之间由第一侧墙130相隔离。
本实施例中，沿第一方向上，相邻的牺牲层140与待刻蚀层110围成第二开口30(如图18所示)。牺牲层140用于为形成第二凹槽占据空间，相应地，牺牲层140用于定义第二凹槽的图形和位置。与直接通过刻蚀工艺形成第二凹槽的方案相比，后续去除牺牲层140形成第二凹槽，有利于降低形成第二凹槽的难度，相应有利于使第二凹槽的图形精度得到保障。
本实施例中，通过先形成核心层120和位于核心层120侧壁的第一侧墙130，再形成牺牲层140，相应地，牺牲层140与核心层120之间能够被第一侧墙130隔离，有利于使牺牲层140与核心层120之间满足设计最小间隔，相应使第二凹槽与第一凹槽之间满足设计最小间隔。
而且，与在同一步骤中形成核心层和牺牲层或在同一步骤中直接通过刻蚀工艺得到第一凹槽和第二凹槽的方案相比，本实施例分别在不同步骤中形成核心层120和牺牲层130，并通过核心层120和牺牲层140来定义第一凹槽和第二凹槽的图形，形成核心层120或牺牲层130的难度较低，相应有利于降低形成第一凹槽、第二凹槽的难度，进而有利于提高第一凹槽和第二凹槽的图形精度，后续刻蚀第一凹槽和第二凹槽下方的待刻蚀层110以形成目标图形时，相应有利于使目标图形具有较高的图形精度。
本实施例中，沿第一方向，相邻牺牲层140之间的距离由第二开口30的开口宽度定义，形成牺牲层140包括进行光刻工艺和刻蚀工艺的过程，第二开口30的宽度相应由光刻工艺定义，从而在实际工艺中，能够通过调整光刻工艺，使第二开口30的开口宽度较小，相应使得相邻牺牲层140在沿第一方向上具有较小的距离，后续去除牺牲层140以形成第二凹槽后，沿第一方向上，相邻第二凹槽之间的距离也较小，进而在刻蚀第二凹槽下方的待刻蚀层以形成目标图形后，相邻的目标图形在头对头对的位置处能够实现较小的距离，有利于提高目标图形的布局设计灵活度和自由度。
本实施例中，牺牲层140选用易于被去除的材料，从而降低去除牺牲层140的难度。牺牲层140为单层或叠层结构，牺牲层140的材料包括旋涂碳、氧化硅、金属氧化物、有机介电层材料和先进图膜材料中的一种或多种。其中，氧化硅包括旋涂氧化硅(Spin-On-Glass，SOG)；金属氧化物包括旋涂金属氧化物(Spin-On Metal Oxide)。牺牲层140的材料适用于旋涂工艺，有利于降低形成牺牲层140的难度。本实施例中，牺牲层140的材料为旋涂碳。旋涂碳的填充性能较好，且旋涂碳材料易于被刻蚀，有利于降低形成牺牲层140的难度。
作为一种示例，牺牲层140还覆盖第一侧墙130沿第二方向的部分侧壁。在其他实施例中，牺牲层还能够仅覆盖第一侧墙沿第一方向的侧壁。
后续在核心层120和牺牲层140露出的待刻蚀层110上形成掩膜层，掩膜层包括填充层。本实施例中，形成牺牲层140的步骤中，牺牲层140的顶面与核心层120的顶面相齐平，相应使得牺牲层140、核心层130以及第一侧墙130的顶面齐平，从而为形成填充层提供平坦和高度一致的顶面，在形成填充层的过程中，有利于使填充层的顶面与牺牲层140和核心层120的顶面齐平，从而降低形成填充层的难度。
作为一种示例，本实施例中，形成牺牲层140的步骤包括：
如图14和图15所示，图14为俯视图，图15为图14沿b-b割线的剖面图，在待刻蚀层110上形成覆盖核心层120的牺牲材料层131。为方便示意和说明，在图14中用虚线框示意出了核心层120和第一侧墙130的图形和位置。
牺牲材料层131用于经后续的图形化和刻蚀工艺，形成牺牲层。本实施例中，采用旋涂工艺形成牺牲材料层131。旋涂工艺操作简单，工艺成本低。
结合参考图14至图17，图形化牺牲材料层131，保留与核心层120沿第一方向侧壁相邻的部分牺牲材料层131作为初始牺牲层135，初始牺牲层135的顶面高于核心层120的顶面。
本实施例中，图形化牺牲材料层131的步骤包括：如图14和图15所示，在牺牲材料层131上形成第二抗反射涂层132以及位于第二抗反射涂层132上的第二图形层133；如图16和图17所示，图16为俯视图，图17为图16沿b-b割线的剖面图，以第二图形层133为掩膜依次刻蚀第二抗反射涂层132和牺牲材料层131，形成初始牺牲层135；去除第二图形层133和第二抗反射涂层132。
第二抗反射涂层132用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，第二抗反射涂层132为Si-ARC层。
第二图形层133用于作为图形化牺牲材料层131的掩膜，从而定义牺牲层的图形和位置，相应定义第二开口的图形和位置。
本实施例中，第二图形层133的材料为光刻胶，第二图形层133能够通过光刻胶涂布、曝光、显影等光刻工艺形成。相应地，在形成第二图形层133的过程中，能够调整光刻工艺，使沿第一方向上第二图形层133之间的距离较小，从而使第二开口在沿第一方向上的开口宽度较小。
关于第二抗反射涂层132和第二图形层133的详细描述，可参考前述对第一抗反射涂层118和第一图形层119的相关描述，在此不再赘述。
本实施例中，采用各向异性的干法刻蚀工艺，依次刻蚀第二抗反射涂层132和牺牲材料层131。本实施例中，采用干法刻蚀工艺，去除第二图形层133和第二抗反射涂层132。
如图18和图19所示，图18为俯视图，图19为图18沿b-b割线的剖面图，去除高于核心层120顶面的初始牺牲层135，剩余的初始牺牲层135作为牺牲层140。本实施例中，采用干法刻蚀工艺，去除高于核心层120顶面的初始牺牲层135。
需要说明的是，以上形成牺牲层140的步骤仅作为一种示例，本发明形成牺牲层140的步骤不仅限于此。例如，在其他实施例中，形成牺牲层的步骤包括：在待刻蚀层上形成覆盖核心层的牺牲材料层；回刻蚀部分厚度的牺牲材料层，形成初始牺牲层，初始牺牲层的顶面与核心层的顶面相齐平；图形化初始牺牲层，保留覆盖于第一侧墙沿第一方向侧壁的部分初始牺牲层作为牺牲层。
还需要说明的是，本实施例中，为方便示意和说明，以仅在俯视图示意出两个牺牲层140，且两个牺牲层140的端部相对设置作为一种示例。但是，牺牲层140的数量、形状和位置不仅限于此。例如：在其他实施例中，牺牲层的数量还可以为多个，多个牺牲层之间可以沿第二方向排布，具体地，牺牲层与核心层之间沿第二方向间隔排布。
后续还在核心层120和牺牲层140露出的待刻蚀层110上形成掩膜层，掩膜层包括填充层。需要说明的是，结合参考图20，本实施例中，在形成牺牲层140后，形成掩膜层之前，半导体结构的形成方法还包括：在牺牲层140和核心层120的侧壁上形成第二侧墙150，第二侧墙150用于与填充层形成掩膜层。
作为一种示例，第二侧墙150填充于第二开口30。在其他实施例中，位于第二开口侧壁上的第二侧墙之间还能够相互分立。
通过形成第二侧墙150，后续的填充层能够覆盖在第二侧墙150的侧壁上，使第二侧墙150与填充层用于形成掩膜层，以定义目标图形的边界和形状，第二侧墙150材料的抗刻蚀度大于填充层材料的抗刻蚀度，第二侧墙150在后续去除核心层120和牺牲层140、以及在刻蚀第一凹槽和第二凹槽下方的待刻蚀层110的步骤中受损的几率低，从而有利于提高第一凹槽和第二凹槽的图形质量，相应提高掩膜层用于作为刻蚀掩膜的效果，使图形传递的精度和工艺稳定性高，进而有利于提高目标图形的图形质量，使目标图形满足设计的要求。
作为一种示例，第二侧墙150形成在牺牲层140的侧壁以及牺牲层140露出的第一侧墙130的侧壁上，因此，第二侧墙150与第一侧墙130和填充层形成掩膜层，从而作为图形化待刻蚀层110的掩膜。
第二侧墙150选用与核心层120、待刻蚀层110以及牺牲层140具有刻蚀选择性的材料，第二侧墙150的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。第二侧墙150的材料与第一侧墙130的材料相同或不同。
需要说明的是，本实施例中，形成第二侧墙150的步骤中，第二侧墙150还形成在待刻蚀层110、牺牲层140和核心层120的顶面上。具体地，第二侧墙150还形成在第一侧墙130的顶面上。
本实施例中，采用原子层沉积工艺，形成第二侧墙150，有利于提高第二侧墙150的阶梯覆盖能力和第二侧墙150的厚度均一性。
后续还会去除核心层120和牺牲层140，因此，本实施例中，半导体结构的形成方法还包括：在形成第二侧墙150后，去除核心层120和牺牲层140之前，去除高于所核心层120和牺牲层140顶面的第二侧墙150，从而暴露出核心层120和牺牲层140的顶面，以便为去除核心层120和牺牲层140做准备。
作为一种示例，结合参考图21和图22，图21为俯视图，图22为图21沿b-b割线的剖面图，本实施例中，在形成第二侧墙150之后，形成掩膜层之前，去除高于核心层120和牺牲层140顶面的第二侧墙150。
本实施例中，半导体结构的形成方法还包括：在去除高于核心层120和牺牲层140顶面的第二侧墙150的步骤中，去除位于待刻蚀层110顶面上的第二侧墙150。
本实施例中，由于第二侧墙150位于核心层120、待刻蚀层110和第一侧墙130顶面、牺牲层140顶面和侧壁以及牺牲层140露出的第一侧墙130侧壁，因此，能够采用各向异性的无掩膜刻蚀工艺，去除高于核心层120顶面以及位于待刻蚀层110顶面的第二侧墙150，去除高于核心层120顶面以及位于待刻蚀层110顶面的第二侧墙150的步骤不需用到光罩，有利于降低工艺成本。
具体地，采用各向异性的干法刻蚀工艺，进行各向异性的无掩膜刻蚀工艺，各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，有利于保证在将去除位于核心层120和牺牲层140顶面的完全去除的同时，对其他膜层结构的损伤较小，而且有利于减小对位于牺牲层140的侧壁以及牺牲层140露出的第一侧墙130侧壁上的第二侧墙150的横向刻蚀，相应保证第二侧墙150能够在后续图形化待刻蚀层110的步骤中起到刻蚀掩膜的作用，此外，干法刻蚀工艺易于实现各向异性的刻蚀，且干法刻蚀工艺的刻蚀精度高。
需要说明的是，本实施例中，以在形成第二侧墙150之后，形成掩膜层之前，去除高于核心层120和牺牲层140顶面的第二侧墙150，作为一种示例。在其他实施例中，还能够在形成掩膜层的步骤中，去除高于核心层和牺牲层顶面的第二侧墙。
参考图23至图25，图23为剖面图，图24为俯视图，图25为图24沿b-b割线的剖面图，在核心层120和牺牲层140露出的待刻蚀层110上形成掩膜层170，掩膜层170包括填充层160。本实施例中，掩膜层170还填充于核心层120与牺牲层140之间、以及第一开口20和第二开口30中。
掩膜层170用于作为刻蚀待刻蚀层110以形成目标图形的掩膜。
本实施例中，形成掩膜层170的步骤包括：在待刻蚀层110上形成覆盖第一侧墙130和牺牲层140侧壁的填充层160，填充层160用于与第一侧墙130形成掩膜层170。
作为一种示例，在形成掩膜层170之前，还在牺牲层140和核心层120的侧壁上形成第二侧墙150，因此，第一侧墙130、第二侧墙150以及填充层160用于构成掩膜层170。在其他实施例中，当未形成第二侧墙时，相应地，第一侧墙与覆盖第一侧墙和牺牲层侧壁的填充层用于构成掩膜层。
填充层160的材料包括氧化硅或金属氧化物。其中，氧化硅包括旋涂氧化硅，金属氧化物包括旋涂金属氧化物(例如：氧化钛)。填充层160的材料适用于旋涂工艺，有利于降低填充层160的形成难度。
本实施例中，填充层160的材料为旋涂氧化硅。
本实施例中，形成填充层160的步骤包括：
如图23所示，在待刻蚀层110上形成覆盖核心层120和牺牲层140的填充材料层155。填充材料层155用于经后续的刻蚀工艺，形成填充层。
形成填充材料层155的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。作为一种示例，采用旋涂工艺形成填充材料层155。旋涂工艺操作简单，工艺成本低。
如图24和图25所示，去除高于核心层120顶面的填充材料层155，剩余的填充材料层155用于作为填充层160。本实施例中，采用干法刻蚀工艺，例如：各向异性的干法刻蚀工艺，去除高于核心层120顶面的填充材料层155。
在其他实施例中，当在形成掩膜层的步骤中去除高于核心层和牺牲层顶面的第二侧墙时，形成掩膜层的步骤相应包括：在第二侧墙上形成覆盖核心层和牺牲层的填充材料层；去除高于核心层和牺牲层顶面的填充材料层，形成填充层，用于与位于待刻蚀层顶面以及核心层和牺牲层侧壁的第二侧墙形成掩膜层。
其中，在去除高于核心层和牺牲层顶面的填充材料层的步骤中，去除高于核心层和牺牲层顶面的第二侧墙。相应地，在该实施例中，掩膜层包括：第一侧墙；位于待刻蚀层顶面、牺牲层的侧壁以及牺牲层露出的第一侧墙侧壁上的第二侧墙；位于待刻蚀层顶面上且覆盖第二侧墙侧壁的填充层。
参考图26至图27，图26为俯视图，图27为图26中沿b-b割线的剖面图，去除核心层120以形成由掩膜层170与待刻蚀层110围成的第一凹槽40，以及去除牺牲层140以形成由掩膜层170与待刻蚀层110围成的第二凹槽50。
去除核心层120和牺牲层140后，暴露出第一凹槽40和第二凹槽50底部的待刻蚀层110，从而后续能够以掩膜层170为掩膜，刻蚀第一凹槽40和第二凹槽50下方的待刻蚀层110。
本发明实施例中，沿第一方向相邻的核心层120之间的距离用于定义第一凹槽40之间的距离，第一侧墙130为外侧墙，沿第一方向相邻的第一凹槽40之间的距离不是核心层之间的距离与两倍的第一侧墙厚度之和，有利于防止形成内侧墙导致沿第一方向相邻的第一凹槽之间的距离增大的问题，因此，本发明实施例有利于使沿第一方向相邻的第一凹槽40之间实现更小的距离，相应地，在刻蚀第一凹槽40和第二凹槽50下方的待刻蚀层110以形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，从而有利于提高目标图形的布局设计灵活度和自由度。
而且，与利用切断工艺以减小第一凹槽40在头对头的位置处的距离的方案相比，进行切断工艺需要利用一张光罩，本发明实施例相应省去了一张光罩，从而有利于节约工艺成本。
此外，本实施例中，通过先形成核心层120和位于核心层120侧壁的第一侧墙130，再形成牺牲层140，有利于使牺牲层140与核心层120之间满足设计最小间隔，相应使第二凹槽50与第一凹槽40之间满足设计最小间隔。而且，本实施例分别在不同步骤中形成核心层120和牺牲层140，并通过核心层120和牺牲层140来定义第一凹槽40和第二凹槽50的图形，与在同一步骤中形成核心层和牺牲层、或在同一步骤中直接通过刻蚀工艺得到第一凹槽和第二凹槽的方案相比，本实施例形成核心层120或牺牲层130的难度较低，相应有利于降低形成第一凹槽40和第二凹槽50的难度，进而有利于提高第一凹槽40和第二凹槽50的图形精度，后续刻蚀第一凹槽40和第二凹槽50下方的待刻蚀层110以形成目标图形时，相应有利于使目标图形具有较高的图形精度。
具体地，本实施例中，第一凹槽40和第二凹槽50的底部暴露出待刻蚀层110中的第二刻蚀停止层115。
作为一种示例，核心层120和牺牲层140的材料不同，在不同步骤中去除核心层120和牺牲层140。
去除核心层120的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。
作为一种示例，采用湿法刻蚀工艺去除核心层120。本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
去除牺牲层140的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。
作为一种示例，采用干法刻蚀工艺，例如：灰化工艺，去除牺牲层140。
参考图28至图29，图28为俯视图，图29为图28中沿b-b割线的剖面图，以掩膜层170为掩膜，刻蚀第一凹槽40和第二凹槽50下方的待刻蚀层110，形成目标图形。
由前述可知，沿第一方向，相邻的第一凹槽40之间、相邻的第二凹槽50之间的距离较小，第一凹槽40和第二凹槽50在头对头的位置处均具有较小的距离，因此在刻蚀第一凹槽40和第二凹槽50下方的待刻蚀层110以形成目标图形时，相邻的目标图形在头对头的位置处能够实现更小的距离，从而有利于提高目标图形的布局设计灵活度和自由度。而且，牺牲层140与核心层120之间易于满足设计最小间隔，相应易于使第二凹槽50与第一凹槽40之间满足设计最小间隔，进而使目标图形之间满足设计最小间隔。此外，第一凹槽40和第二凹槽50具有较高的图形精度，相应有利于使目标图形具有较高的图形精度。
本实施例中，待刻蚀层110包括金属层间介质层111。相应地，以掩膜层170为掩膜，刻蚀第一凹槽40和第二凹槽50下方的待刻蚀层，在待刻蚀层110中形成多个互连沟槽60。目标图形为互连沟槽60。
互连沟槽60用于为形成互连线提供空间位置。因此，相邻的互连沟槽60在头对头的位置处能够实现更小的距离，且相邻的互连沟槽60在沿第二方向上的间距易于满足设计最小间隔，此外，互连沟槽60的图形精度较高。
具体地，以掩膜层170为掩膜，刻蚀第一凹槽40和第二凹槽50下方的第二刻蚀停止层115、金属硬掩膜层114、第一刻蚀停止层113、应力缓冲层112以及金属层间介质层111，在金属层间介质层111中形成多个互连沟槽60。
本实施例中，采用干各向异性的干法刻蚀工艺，刻蚀第一凹槽40和第二凹槽50下方的第二刻蚀停止层115、金属硬掩膜层114、第一刻蚀停止层113、应力缓冲层112以及金属层间介质层111。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，有利于提高图形传递的精度。
结合参考图30和图31，图30为俯视图，图31为图30中沿b-b割线的剖面图，在形成多个互连沟槽60后，半导体结构的形成方法还包括：在互连沟槽60中形成互连线180。
本实施例中形成的互连沟槽60在头对头的位置处具有更小的距离，相应地，互连线180在头对头的位置处也能够实现更小的距离，从而有利于提高互连线180在头对头的位置处的连线能力，还有利于提高互连线的布局设计的自由度和灵活度；而且，相邻的互连沟槽60在沿第二方向上的间距易于满足设计最小间隔，且互连沟槽60的图形精度较高，相应有利于使互连线180在第二方向上的间距满足设计最小间隔、提高互连线180的图形精度。
互连线180用于实现半导体结构与外部电路或其他互连结构的电连接。
本实施例中，互连线180的材料为铜。其他实施例中，互连线的材料还能够为钴、钨、铝等导电材料。
本实施例中，在形成互连沟槽60后，形成互连线180之前，半导体结构的形成方法还包括：去除掩膜层170。
去除掩膜层170的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。
相应地，本实施例中，形成互连线180的步骤包括：在待刻蚀层110上形成填充互连沟槽60的导电层(图未示)；去除第二刻蚀停止层115、金属硬掩膜层114、第一刻蚀停止层113、应力缓冲层112以及高于金属层间介质层111顶面的导电层，位于互连沟槽60中的剩余导电层作为互连线180。
本实施例中，形成导电层包括电化学镀工艺。
本实施例中，采用平坦化工艺，例如：化学机械研磨工艺，去除第二刻蚀停止层115、金属硬掩膜层114、第一刻蚀停止层113、应力缓冲层112以及高于金属层间介质层111顶面的导电层。
图32至图35是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：在形成牺牲层之后，且在形成掩膜层之前，半导体结构的形成方法还包括：去除部分高度或全部高度的第一侧墙。
具体地，结合参考图32至图33，图32为俯视图，图33为图32中沿b-b割线的剖面图，本实施例中，在形成牺牲层240之后，且在形成掩膜层270之前，去除全部高度的第一侧墙。
本实施例中，去除全部高度的第一侧墙的工艺包括干法刻蚀工艺。
去除全部高度的第一侧墙后，暴露出核心层220的侧壁。具体地，本实施例中，去除全部高度的第一侧墙后，暴露出第一开口20a的底部和侧壁。
参考图34和图35，图34为俯视图，图35为图34中沿b-b割线的剖面图，在核心层220和牺牲层240露出的待刻蚀层210上掩膜层，掩膜层包括填充层260。本实施例中，掩膜层填充于核心层220与牺牲层270之间、以及第一开口20a和第二开口30a中。
掩膜层用于作为图形化待刻蚀层210以形成目标图形的掩膜。
本实施例中，形成掩膜层的步骤包括：在核心层220和牺牲层240露出的待刻蚀层210上形成填充层260，填充层260用于作为掩膜层。
本实施例中，填充层260还填充于核心层220侧壁和牺牲层240侧壁之间以及第一开口20a和第二开口30a中。关于填充层260的描述可参考前述实施例的相关描述，不再赘述。
本实施例中，以在去除全部高度的第一侧墙之后，接着形成填充层260作为一种示例。在其他实施例中，在去除全部高度的第一侧墙之后，形成掩膜层之前，半导体结构的形成方法还包括：在牺牲层和核心层的侧壁上形成第二侧墙。第二侧墙用于与填充层形成掩膜层。相应地，在该实施例中，填充层形成在待刻蚀层上且覆盖第二侧墙的侧壁。
关于第二侧墙的详细描述可参考前述实施例的相关描述，在此不再赘述。
后续步骤与前述实施例相同，本实施例在此不再赘述。
对本实施例半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图36至图39是本发明半导体结构的形成方法又一实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
参考图36至图37，图36为俯视图，图37为图36沿b-b割线的剖面图，在形成牺牲层340之后，且在形成掩膜层之前，去除部分高度的第一侧墙，形成剩余侧墙335。
沿平行于待刻蚀层310表面且垂直于核心层320侧壁的方向，第一侧墙的厚度较小，且第一侧墙的高度较大，与去除全部高度的第一侧墙相比，去除部分高度的第一侧墙的工艺难度更小。
剩余侧墙335用于作为后续图形化待刻蚀层310的部分掩膜。
本实施例中，形成剩余侧墙335后，还暴露出部分的第一开口20b。
本实施例中，去除部分高度的第一侧墙的工艺包括干法刻蚀工艺。
参考图38和图39，图38为俯视图，图39为图38中沿b-b割线的剖面图，在核心层320和牺牲层340露出的待刻蚀层310上形成掩膜层370，掩膜层370包括填充层360。掩膜层370用于作为图形化待刻蚀层310的掩膜。
本实施例中，掩膜层370还填充于核心层320与牺牲层340之间、以及第一开口20b和第二开口30b中。
本实施例中，形成掩膜层370的步骤包括：在核心层320、牺牲层340以及剩余侧墙335露出的待刻蚀层310上形成填充层360，填充层360还覆盖剩余侧墙335露出的核心层320和牺牲层340的侧壁，填充层360与剩余侧墙335用于作为掩膜层370。
关于填充层360的描述可参考前述实施例的相关描述，在此不再赘述。
本实施例中，以在去除部分高度的第一侧墙之后，接着形成填充层360作为一种示例。在其他实施例中，在去除部分高度的第一侧墙之后，形成掩膜层之前，半导体结构的形成方法还包括：在牺牲层和核心层的侧壁上形成第二侧墙，第二侧墙用于与填充层形成掩膜层。具体地，第二侧墙与剩余侧墙以及后续形成的填充层用于作为掩膜层。在该实施例中，第二侧墙覆盖于剩余侧墙的侧壁上、剩余侧墙露出的牺牲层和核心层的侧壁上。
后续步骤与前述实施例相同，本实施例在此不再赘述。
对本实施例所述半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图18和图19，示出了本发明半导体结构一实施例的结构示意图。图18是俯视图，图19是图18沿b-b割线的剖面图。
所述半导体结构包括：基底100；待刻蚀层110，位于所述基底100上；多个沿第一方向(如图18中X方向所示)延伸的核心层120，分立于待刻蚀层110上；第一侧墙130，位于核心层120的侧壁上；多个沿第一方向延伸的牺牲层140，分立于待刻蚀层110上且覆盖第一侧墙130沿第一方向的部分侧壁，牺牲层140与核心层120沿第二方向(如图18中Y方向所示)间隔排列，第二方向垂直于第一方向，牺牲层140与核心层120之间由第一侧墙130相隔离。
后续去除核心层120形成第一凹槽；去除牺牲层140形成第二凹槽。
本发明实施例中，第一侧墙130位于核心层120的外侧壁上，第一侧墙130用于作为外侧墙(Outer Spacer)，所述核心层120的图形和位置用于定义后续第一凹槽的图形和位置，沿第一方向上，相邻的核心层120之间的距离用于定义第一凹槽之间的距离，也就是说，沿第一方向相邻的第一凹槽之间的距离不是核心层之间的距离与两倍的第一侧墙厚度之和，从而有利于防止形成内侧墙导致沿第一方向相邻的第一凹槽之间的距离增大的问题，因此，本发明实施例有利于使相邻的核心层120在沿所述第一方向上具有更小的距离，相应地，在后续刻蚀第一凹槽和第二凹槽下方的待刻蚀层110以形成目标图形后，相邻的目标图形在头对头(Head To Head)的位置处能够实现更小的距离，进而有利于提高目标图形的布局设计灵活度和自由度。
基底100为工艺制程提供工艺平台。基底100中可以形成有晶体管、电容器等半导体器件，基底100中还可以形成有电阻结构、导电结构等功能结构。
待刻蚀层110为待进行图形化以形成目标图形的膜层。
本实施例中，待刻蚀层110包括金属层间介质层111。金属层间介质层111为待图形化以形成目标图形的膜层。后续图形化金属层间介质层111，在金属层间介质层111中形成多个互连沟槽，之后再在互连沟槽中形成互连线。金属层间介质层111用于实现相邻互连线之间的电隔离。
互连沟槽用于为形成互连线提供空间位置。相应地，本实施例中，目标图形为互连沟槽。后续形成第一凹槽和第二凹槽后，沿第一方向上，相邻的第一凹槽之间、相邻的第二凹槽之间的距离也较小，进而在后续刻蚀第一凹槽和第二凹槽下方的待刻蚀层110，在金属层间介质层111中形成互连沟槽后，相邻的互连沟槽在头对头的位置处能够实现更小的距离，相应地，互连线在头对头的位置处也能够实现更小的距离，有利于提高互连线在头对头的位置处的连线能力，还有利于提高互连线的布局设计的自由度和灵活度。
而且，相邻的互连沟槽在沿第二方向上的间距易于满足设计最小间隔，且互连沟槽的图形精度较高，相应有利于使互连线在第二方向上的间距满足设计最小间隔、提高互连线的图形精度。
本实施例中，金属层间介质层111的材料为超低k介质材料。
本实施例中，待刻蚀层110为叠层结构，包括依次堆叠的金属层间介质层111、应力缓冲层112、第一刻蚀停止层113、金属硬掩膜层114以及第二刻蚀停止层115。
应力缓冲层112用于在形成第一刻蚀停止层113时提供缓冲作用。本实施例中，应力缓冲层112的材料为氧化硅。
后续在待刻蚀层110上形成掩膜层后，先将掩膜层的图形传递到金属硬掩膜层114中，图形化后的金属硬掩膜层114能够作为图形化金属层间介质层111的掩膜，在图形化待刻蚀层110的过程中，即使掩膜层被消耗部分厚度或全部厚度，也能接着以金属硬掩膜层114为掩膜图形化金属层间介质层111，有利于提高图形化金属层间介质层111的工艺稳定性，相应提高图形传递的精度。
其中，第一刻蚀停止层113位于金属硬掩膜层114与应力缓冲层112之间，有利于防止在图形化金属硬掩膜层114的过程中出现刻蚀深度不一致的问题，相应提高后续刻蚀金属层间介质层111以形成互连沟槽的刻蚀的深度一致性。
本实施例中，第一刻蚀停止层113的材料为氮化硅。
本实施例中，金属硬掩膜层114的材料为氮化钛。
在待刻蚀层110上形成核心层120、第一侧墙130、牺牲层140、填充层、以及形成第一凹槽和第二凹槽的过程均包括进行刻蚀的步骤，第二刻蚀停止层115用于在这些刻蚀步骤中定义刻蚀的停止位置，以免引起过刻蚀的问题。
本实施例中，第二刻蚀停止层115的材料为氮化硅。
后续步骤还包括：去除核心层120形成第一凹槽，核心层120用于定义后续第一凹槽的图形和位置。与直接通过刻蚀工艺形成第一凹槽相比，本实施例先形成用于为第一凹槽占位的核心层120，后续再去除核心层120形成第一凹槽，有利于降低第一凹槽的形成难度，使第一凹槽的图形精度得到保障，相应地，后续刻蚀第一凹槽下方的待刻蚀层110以形成目标图形后，有利于提高目标图形的图形精度。核心层120还为形成第一侧墙130提供支撑。
本实施例中，核心层120的材料为无定形硅。
本实施例中，沿第一方向上，相邻的核心层120与待刻蚀层110围成第一开口20(如图10所示)，相应地，沿第一方向，核心层120之间的距离由第一开口20的开口宽度定义。
作为一种示例，第一侧墙130位于核心层120的侧壁上且填充第一开口20。在其他实施例中，位于第一开口侧壁的第一侧墙之间相互分立。
本实施例中，为方便示意和说明，仅在俯视图中示意出两个核心层120，且两个核心层120的端部相对设置，其中，核心层120的端部指的是核心层120沿第一方向的端部。在其他实施例中，核心层的数量还可以大于两个，且多个核心层之间可以沿第二方向间隔排布。
第一侧墙130用于实现牺牲层140与核心层120之间的隔离。后续还去除核心层120形成第一凹槽、去除牺牲层140形成第二凹槽，相应地，第一凹槽与第二凹槽之间由第一侧墙130相隔离，从而通过设置第一侧墙130，有利于通过调整第一侧墙130的厚度，使第一凹槽和第二凹槽之间的间距满足设计最小间隔，进而使后续的目标图形之间的间距满足设计最小间隔。
作为一种示例，第一侧墙130作为掩膜层的一部分，掩膜层作为刻蚀待刻蚀层110以形成目标图形的掩膜。第一侧墙130的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
牺牲层140用于为形成第二凹槽占据空间，相应地，牺牲层140用于定义第二凹槽的图形和位置。与直接通过刻蚀工艺形成第二凹槽的方案相比，后续去除牺牲层140形成第二凹槽，有利于降低形成第二凹槽的难度，相应有利于使第二凹槽的图形精度得到保障。
本实施例中，通过核心层120和牺牲层140分别定义第一凹槽和第二凹槽的图形，与在同一步骤中形成核心层和牺牲层或在同一步骤中直接通过刻蚀工艺得到第一凹槽和第二凹槽的方案相比，本实施例能够分别在不同步骤中形成核心层120和牺牲层130，形成核心层120或牺牲层130的难度较低，相应有利于降低形成第一凹槽、第二凹槽的难度，进而有利于提高第一凹槽和第二凹槽的图形精度，后续刻蚀第一凹槽和第二凹槽下方的待刻蚀层110以形成目标图形时，相应有利于使目标图形具有较高的图形精度。
本实施例中，沿第一方向上，相邻的牺牲层140与待刻蚀层110围成第二开口30，相应地，沿第一方向，相邻牺牲层140之间的距离由第二开口30的开口宽度定义，形成牺牲层140包括进行光刻工艺和刻蚀工艺的过程，第二开口30的开口宽度相应由光刻工艺定义，从而在实际工艺中，能够通过调整光刻工艺，使第二开口30的开口宽度较小，相应使得相邻牺牲层140在沿第一方向上具有较小的距离，后续去除牺牲层140以形成第二凹槽后，沿第一方向上，相邻第二凹槽之间的距离也较小，进而在刻蚀第二凹槽下方的待刻蚀层以形成目标图形后，相邻的目标图形在头对头对的位置处能够实现较小的距离，有利于提高目标图形的布局设计灵活度和自由度。
牺牲层140为单层或叠层结构，牺牲层140的材料包括旋涂碳、氧化硅、金属氧化物、有机介电层材料和先进图膜材料中的一种或多种。其中，氧化硅包括旋涂氧化硅；金属氧化物包括旋涂金属氧化物。牺牲层140的材料适用于旋涂工艺，有利于降低牺牲层140的形成难度。
作为一种示例，牺牲层140还覆盖第一侧墙130沿第二方向的部分侧壁。在其他实施例中，牺牲层还能够仅覆盖第一侧墙沿第一方向的侧壁。
后续在核心层120和牺牲层140露出的待刻蚀层110上形成掩膜层，掩膜层包括填充层。本实施例中，牺牲层140的顶面与核心层120的顶面相齐平，相应使得牺牲层140、核心层130以及第一侧墙130的顶面齐平，从而为后续形成填充层提供平坦和高度一致的顶面，在形成填充层的过程中，易于使填充层的顶面与牺牲层140和核心层120的顶面齐平，从而降低形成填充层的难度。
需要说明的是，本实施例中，为方便示意和说明，以仅在俯视图示意出两个牺牲层140，且两个牺牲层140的端部相对设置作为一种示例。但牺牲层140的数量、形状和位置不仅限于此。在其他实施例中，牺牲层的数量还可以为多个，多个牺牲层之间可以沿第二方向排布，具体地，牺牲层与核心层之间沿第二方向间隔排布。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成待刻蚀层；
在所述待刻蚀层上形成多个沿第一方向延伸的核心层；
在所述核心层的侧壁上形成第一侧墙；
在所述待刻蚀层上形成多个沿所述第一方向延伸的牺牲层，覆盖所述第一侧墙沿所述第一方向的部分侧壁，所述牺牲层与所述核心层沿第二方向间隔排列，第二方向垂直于第一方向，所述牺牲层与所述核心层之间由所述第一侧墙相隔离；
在所述核心层和牺牲层露出的待刻蚀层上形成掩膜层，所述掩膜层包括填充层；
去除所述核心层以形成由所述掩膜层与待刻蚀层围成的第一凹槽，以及去除所述牺牲层以形成由所述掩膜层与待刻蚀层围成的第二凹槽；在形成所述牺牲层之后，且在形成所述掩膜层之前，所述半导体结构的形成方法还包括：去除部分高度或全部高度的所述第一侧墙；
以所述掩膜层为掩膜，刻蚀所述第一凹槽和第二凹槽下方的待刻蚀层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掩膜层的步骤包括：在所述待刻蚀层上形成覆盖所述第一侧墙和牺牲层侧壁的填充层，所述填充层用于与所述第一侧墙形成所述掩膜层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述牺牲层之后，且在形成所述掩膜层之前，去除全部高度的所述第一侧墙；
形成所述掩膜层的步骤包括：在所述核心层和牺牲层露出的待刻蚀层上形成所述填充层，所述填充层用于作为所述掩膜层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述牺牲层之后，且在形成所述掩膜层之前，去除部分高度的所述第一侧墙，形成剩余侧墙；
形成所述掩膜层的步骤包括：在所述核心层、牺牲层以及剩余侧墙露出的待刻蚀层上形成所述填充层，所述填充层还位于所述剩余侧墙上且覆盖剩余侧墙露出的核心层和牺牲层的侧壁，所述填充层与剩余侧墙用于作为所述掩膜层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤中，所述牺牲层的顶面与所述核心层的顶面相齐平。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：在所述待刻蚀层上形成覆盖所述核心层的牺牲材料层；回刻蚀部分厚度的所述牺牲材料层，形成初始牺牲层，所述初始牺牲层的顶面与所述核心层的顶面相齐平；图形化所述初始牺牲层，保留覆盖于所述第一侧墙沿所述第一方向侧壁的部分初始牺牲层作为所述牺牲层；
或者，形成所述牺牲层的步骤包括：在所述待刻蚀层上形成覆盖所述核心层的牺牲材料层；图形化所述牺牲材料层，保留与所述核心层沿第一方向侧壁相邻的部分牺牲材料层作为初始牺牲层，所述初始牺牲层的顶面高于所述核心层的顶面；去除高于所述核心层顶面的初始牺牲层，剩余的所述初始牺牲层作为所述牺牲层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充层的材料包括氧化硅或金属氧化物。
8.如权利要求1至4任一项所述的半导体结构的形成方法，其特征在于，形成所述填充层的步骤包括：在所述待刻蚀层上形成覆盖所述核心层和牺牲层的填充材料层；去除高于所述核心层顶面的所述填充材料层，剩余的所述填充材料层用于作为所述填充层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述填充材料层的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分高度或全部高度的所述第一侧墙的工艺包括干法刻蚀工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述牺牲层后，形成所述掩膜层之前，所述半导体结构的形成方法还包括：在所述牺牲层和核心层的侧壁上形成第二侧墙，所述第二侧墙用于与所述填充层形成所述掩膜层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除部分高度或全部高度的所述第一侧墙之后，形成所述掩膜层之前，所述半导体结构的形成方法还包括：在所述牺牲层和核心层的侧壁上形成第二侧墙，所述第二侧墙用于与所述填充层形成所述掩膜层。
13.如权利要求11或12所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙的步骤中，所述第二侧墙还形成在所述待刻蚀层、牺牲层和核心层的顶面上；
所述半导体结构的形成方法还包括：在形成所述第二侧墙后，去除所述核心层和牺牲层之前，去除高于所述核心层和牺牲层顶面的第二侧墙。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在形成所述掩膜层的步骤中，去除高于所述核心层和牺牲层顶面的第二侧墙；
形成所述掩膜层的步骤包括：在所述第二侧墙上形成覆盖所述核心层和牺牲层的填充材料层；去除高于所述核心层和牺牲层顶面的填充材料层，形成所述填充层，所述填充层用于与位于所述待刻蚀层顶面以及所述核心层和牺牲层侧壁的所述第二侧墙形成所述掩膜层；
在去除高于所述核心层和牺牲层顶面的填充材料层的步骤中，去除高于所述核心层和牺牲层顶面的所述第二侧墙。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，在形成所述第二侧墙之后，且在形成所述掩膜层之前，去除高于所述核心层和牺牲层顶面的所述第二侧墙；
所述半导体结构的形成方法还包括：在去除高于所述核心层和牺牲层顶面的所述第二侧墙的步骤中，去除位于所述待刻蚀层顶面上的所述第二侧墙。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括金属层间介质层；
以所述掩膜层为掩膜，刻蚀所述第一凹槽和第二凹槽下方的待刻蚀层，在所述金属层间介质层中形成多个互连沟槽；
所述半导体结构的形成方法还包括：在所述互连沟槽中形成互连线。
17.一种半导体结构，其特征在于，包括：
基底；
待刻蚀层，位于所述基底上；
多个沿第一方向延伸的核心层，分立于所述待刻蚀层上；
第一侧墙，位于所述核心层的侧壁上；
多个沿所述第一方向延伸的牺牲层，分立于所述待刻蚀层上且覆盖所述第一侧墙沿所述第一方向的部分侧壁，所述牺牲层与核心层沿第二方向间隔排列，第二方向垂直于第一方向，所述牺牲层与所述核心层之间由所述第一侧墙相隔离，所述牺牲层与所述核心层的顶面相齐平；
所述核心层的图形和位置用于定义第一凹槽的图形和位置，所述牺牲层用于定义第二凹槽的图形和位置，所述第一凹槽和第二凹槽下方的待刻蚀层用于被刻蚀形成目标图形。
18.如权利要求17所述的半导体结构，其特征在于，所述牺牲层的材料包括旋涂碳、氧化硅、金属氧化物、有机介电层材料和先进图膜材料中的一种或多种。
CN202010473448.0A 2020-05-29 2020-05-29 半导体结构及其形成方法 Active CN113745151B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010473448.0A CN113745151B (zh) 2020-05-29 2020-05-29 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010473448.0A CN113745151B (zh) 2020-05-29 2020-05-29 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113745151A CN113745151A (zh) 2021-12-03
CN113745151B true CN113745151B (zh) 2024-05-31

Family

ID=78724488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010473448.0A Active CN113745151B (zh) 2020-05-29 2020-05-29 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113745151B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559978A (zh) * 2017-09-27 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363203A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US9887127B1 (en) * 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559978A (zh) * 2017-09-27 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363203A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN113745151A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
CN113363203A (zh) 半导体器件的形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
CN114373712A (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
US11651964B2 (en) Semiconductor structure and forming method thereof
CN112885714B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN114639604A (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113097065B (zh) 半导体结构及其形成方法
CN113764332B (zh) 半导体结构及其形成方法
CN114823300A (zh) 半导体结构的形成方法
CN115223927A (zh) 半导体结构的形成方法
CN115206936A (zh) 半导体结构及其形成方法
CN114664727A (zh) 半导体结构的形成方法
CN114639603A (zh) 半导体结构的形成方法
CN113097060A (zh) 半导体结构及其形成方法
CN114823298A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant