CN114823300A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114823300A
CN114823300A CN202110071814.4A CN202110071814A CN114823300A CN 114823300 A CN114823300 A CN 114823300A CN 202110071814 A CN202110071814 A CN 202110071814A CN 114823300 A CN114823300 A CN 114823300A
Authority
CN
China
Prior art keywords
layer
sacrificial
side wall
forming
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110071814.4A
Other languages
English (en)
Inventor
李强
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110071814.4A priority Critical patent/CN114823300A/zh
Publication of CN114823300A publication Critical patent/CN114823300A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，方法包括：提供基底，包括形成目标图形的目标层，目标层上形成图形定义层，图形定义层中形成有第一牺牲层；去除图形定义层和第一牺牲层交界处的第一牺牲层，形成第一开口；在第一开口的侧壁形成第一侧墙层，第一侧墙层包括第一子侧墙层和第二子侧墙层；在第一开口中填充第二牺牲层，第二牺牲层和第一牺牲层构成牺牲结构；去除与第一子侧墙层侧壁或第二子侧墙层侧壁相接触的牺牲结构，形成由牺牲结构、第二子侧墙层和目标层围成的第二开口；在第二开口的侧壁形成第二侧墙层；将第一侧墙层和第二侧墙层的图形传递至目标层，形成目标图形。本发明既增大工艺窗口，又缩小目标图形之间的节距。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何突破目前因为光刻机设备的制约，满足金属线线宽越来越小的工艺要求成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步缩小目标图形之间的节距。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有沿第一方向延伸、并贯穿所述图形定义层的第一牺牲层，所述第一牺牲层和图形定义层之间具有刻蚀选择比；沿第二方向，去除所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成由所述图形定义层、目标层和剩余所述第一牺牲层围成的第一开口，所述第二方向和第一方向相垂直；在所述第一开口的侧壁形成第一侧墙层，所述第一侧墙层包括沿所述第二方向交替排布的第一子侧墙层和第二子侧墙层；形成所述第一侧墙层后，在所述第一开口的剩余空间中填充第二牺牲层，所述第二牺牲层和所述第一牺牲层构成牺牲结构；去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，形成由剩余所述牺牲结构、第一子侧墙层和目标层围成的第二开口，或者，形成由剩余所述牺牲结构、第二子侧墙层和目标层围成的第二开口；在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层；形成所述第二侧墙层后，去除所述牺牲结构；去除所述牺牲结构后，将所述第一侧墙层和第二侧墙层的图形传递至所述目标层中，形成目标图形。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，在第一开口的侧壁形成第一侧墙层，所述第一侧墙层包括沿第二方向交替排布的第一子侧墙层和第二子侧墙层，形成所述第一侧墙层后，在所述第一开口的剩余空间中填充第二牺牲层，所述第二牺牲层和第一牺牲层构成牺牲结构，去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，形成由剩余所述牺牲结构、第一子侧墙层和目标层，或者，形成由剩余所述牺牲结构、第二子侧墙层和目标层围成的第二开口，在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层，随后去除所述牺牲结构后，并将所述第一侧墙层和第二侧墙层的图形传递至所述目标层中，形成目标图形。本发明实施例通过先形成在第二方向上线宽较大的第一开口，接着去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，以形成第二开口，并通过在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层，对所述第一开口的空间在第二方向上进行分割，这增大了形成第一开口和第二开口时所采用光刻工艺的工艺窗口，且使得形成的目标图形沿第二方向的尺寸缩小，因此本实施例能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽(width)不断缩小的要求，从而有利于进一步缩小目标图形之间的节距(pitch)。
附图说明
图1至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前因为光刻机设备的制约，在半导体器件中形成的金属线线宽过大，不能满足金属线线宽越来越小的工艺要求，从而难以进一步缩小目标图形之间的节距。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有沿第一方向延伸、并贯穿所述图形定义层的第一牺牲层，所述第一牺牲层和图形定义层之间具有刻蚀选择比；沿第二方向，去除所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成由所述图形定义层、目标层和剩余所述第一牺牲层围成的第一开口，所述第二方向和第一方向相垂直；在所述第一开口的侧壁形成第一侧墙层，所述第一侧墙层包括沿所述第二方向交替排布的第一子侧墙层和第二子侧墙层；形成所述第一侧墙层后，在所述第一开口的剩余空间中填充第二牺牲层，所述第二牺牲层和所述第一牺牲层构成牺牲结构；去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，形成由剩余所述牺牲结构、第一子侧墙层和目标层，或者，形成由剩余所述牺牲结构、第二子侧墙层和目标层围成的第二开口；在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层；形成所述第二侧墙层后，去除所述牺牲结构；去除所述牺牲结构后，将所述第一侧墙层和第二侧墙层的图形传递至所述目标层中，形成目标图形。
本发明实施例提供的形成方法中，在第一开口的侧壁形成第一侧墙层，所述第一侧墙层包括沿第二方向交替排布的第一子侧墙层和第二子侧墙层，形成所述第一侧墙层后，在所述第一开口的剩余空间中填充第二牺牲层，所述第二牺牲层和第一牺牲层构成牺牲结构，去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，形成由剩余所述牺牲结构、第一子侧墙层和目标层，或者，形成由剩余所述牺牲结构、第二子侧墙层和目标层围成的第二开口，在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层，随后去除所述牺牲结构后，并将所述第一侧墙层和第二侧墙层的图形传递至所述目标层中，形成目标图形。本发明实施例通过先形成在第二方向上线宽较大的第一开口，接着去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，以形成第二开口，并通过在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层，对所述第一开口的空间在第二方向上进行分割，这增大了形成第一开口和第二开口时所采用光刻工艺的工艺窗口，且使得形成的目标图形沿第二方向的尺寸缩小，因此本实施例能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽(width)不断缩小的要求，从而有利于进一步缩小目标图形之间的节距(pitch)。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图14是本发明半导体结构的制作方法一实施例中各步骤对应的结构示意图。
参考图1至图2，提供基底，包括用于形成目标图形的目标层100，所述目标层100上形成有图形定义层103，所述图形定义层103中形成有沿第一方向(如图2中Y方向所示)延伸、并贯穿所述图形定义层103的第一牺牲层101，所述第一牺牲层101和图形定义层103之间具有刻蚀选择比。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
所述目标层100用于作为后续需进行图形化以形成目标图形的材料层。
其中，目标图形可以为栅极结构、后段(Back end of line，BEOL)制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，所述目标层100为介电层，后续图形化所述目标层100，在目标层100中形成多个互连槽，之后在互连槽中形成金属互连线，所述目标层100用于实现后段制程中金属互连线之间的电隔离。
为此，所述目标层100的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述目标层100的材料为超低k介质材料，从而降低后段互连线之间的寄生电容，进而减小后段RC延迟。具体地，所述目标层100的材料可以为SiOCH。
本实施例中，所述基底还包括位于所述目标层100上的硬掩膜材料层(图未示)、以及位于硬掩膜材料层上的刻蚀停止层(图未示)。
所述硬掩膜材料层用于经后续图形化工艺后，形成硬掩膜层(图未示)。
具体地，后续先将图形传递到硬掩膜材料层中形成硬掩膜层，再以硬掩膜层为掩膜刻蚀所述目标层100，有利于提高图形化的工艺稳定性和工艺效果。
本实施例中，所述硬掩膜材料层的材料为氮化硅。在其他实施例中，所述硬掩膜材料层的材料还可以为氧化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
后续制程包括进行多次的图形定义处理，刻蚀停止层用于在后续图形定义处理的刻蚀工艺中，起到定义刻蚀停止位置的作用，从而有利于减小对目标层100的损耗、提高刻蚀工艺的深度一致性，进而提高后续图形化工艺的效果。
本实施例中，刻蚀停止层的材料为氧化硅。在其他实施例中，刻蚀停止层的材料还可以为氮化硅、氧化铝、氮化钛、氮化钨或氮化铝等。
需要说明的是，本实施例中，未示意出所述目标层100下方的其他膜层结构。
本实施例中，所述图形定义层103和第一牺牲层101形成于所述刻蚀停止层上。
本实施例中，所述图形定义层103中形成有沿第一方向延伸、并贯穿所述图形定义层103的第一牺牲层101。其中，所述第一方向指的是所述第一牺牲层101在俯视图下的延伸方向。
本实施例中，平行于所述基底表面且与所述第一方向相垂直的方向为第二方向(如图2中X方向所示)。
本实施例中，所述第一牺牲层101和图形定义层103之间具有刻蚀选择比。
需要说明的是，后续还会去除所述第一牺牲层101，随后将所述第一侧墙层和第二侧墙层的图形传递至所述目标层100的过程中，还会以所述图形定义层103为掩膜刻蚀所述目标层100，为此，通过所述第一牺牲层101和图形定义层103之间具有刻蚀选择比，在去除所述第一牺牲层101的同时，使得所述图形定义层103得到保留且受损的概率较低。
其中，所述第一牺牲层101和图形定义层103之间具有刻蚀选择比指的是：在同一刻蚀工艺条件下，所述第一牺牲层101和图形定义层103的被刻蚀速率不同。
本实施例中，形成所述第一牺牲层101和图形定义层103的步骤包括：在所述目标层100的顶部形成图形材料层300；对部分区域的所述图形材料层300进行掺杂处理，掺杂有离子的所述图形材料层300作为图形定义层103，剩余未掺杂有离子的所述图形材料层300作为第一牺牲层101。
所述图形材料层300为形成所述图形定义层103和第一牺牲层101提供了工艺基础。
本实施例中，所述第一牺牲层101的材料包括无定形硅。
需要说明的是，无定形硅的晶格结构具有不稳定的特性，刻蚀无定形硅时的刻蚀速率均一性较高，利于后续去除所述第一牺牲层101。
本实施例中，采用离子注入工艺对部分区域的所述图形材料层300进行掺杂处理。
需要说明的是，所述离子注入工艺具有均匀的大面积注入离子、更准确地控制离子掺杂深度和可重复性高的特点。
具体地，对所述图形材料层300进行掺杂处理后，掺杂有离子的所述图形材料层300作为图形定义层103，未掺杂有离子的所述图形材料层300作为第一牺牲层101，所述图形定义层103和第一牺牲层101之间具有刻蚀选择比，为后续去除所述第一牺牲层101形成第一开口提供了工艺基础。
本实施例中，所述掺杂处理的掺杂深度为所述图形材料层300的整个厚度。
本实施例中，对所述图形材料层300进行掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
参考图1，对所述图形材料层300进行掺杂处理之前，所述半导体结构的形成方法还包括：在所述图形材料层300的顶部形成第一掩膜层102，所述第一掩膜层102覆盖部分所述图形材料层300的顶部。
所述第一掩膜层102用于对所述图形材料层300中不希望被掺杂的区域起到遮挡的作用。
本实施例中，所述第一掩膜层102包括第一有机材料层1021、位于所述第一有机材料层1021上的第一抗反射涂层1022以及位于所述第一抗反射涂层1022上的第一光刻胶层1023。
所述第一有机材料层1021的材料包括有机材料。本实施例中，所述有机材料层1021的材料为旋涂碳(Spin-on carbon，SOC)。在其他实施例中，所述有机材料层的材料还可以为其他有机材料，例如：ODL(organic dielectric layer，有机介电层)材料、DUO(DeepUV Light Absorbing Oxide，深紫外光吸收氧化层)材料和APF(Advanced PatterningFilm，先进图膜)材料中的一种或多种。
第一抗反射涂层1022的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC(含硅的抗反射涂层)材料。
本实施例中，在形成所述第一掩膜层102的过程中，以所述第一光刻胶层1023为掩膜，依次刻蚀所述第一抗反射涂层1022和有机材料层1021。
本实施例中，对所述图形材料层300进行掺杂处理之后，还包括：去除剩余的第一掩膜层102。
需要说明的是，在其他实施例中，对部分区域的所述图形材料层进行掺杂处理的过程中，也可以为：掺杂有离子的所述图形材料层作为第一牺牲层，剩余未掺杂有离子的所述图形材料层作为图形定义层。
参考图3至图4，沿第二方向(如图4中X方向所示)，去除所述图形定义层103和第一牺牲层101交界处的部分宽度的所述第一牺牲层101，形成由所述图形定义层103、目标层100和剩余所述第一牺牲层101围成的第一开口106，所述第二方向和第一方向相垂直。
本实施例中，所述第一开口106露出所述目标层100的顶面。
本实施例中，所述第一开口106为后续形成第一侧墙层和第二牺牲层提供空间位置。
本实施例中，形成所述第一开口106的步骤包括：在所述图形定义层103和第一牺牲层101的顶部形成具有第一掩膜开口200的第二掩膜层105，所述第一掩膜开口200沿所述第一方向延伸，并在所述第二方向上露出部分宽度的所述第一牺牲层101的顶部；以所述第二掩膜层105为掩膜，沿所述第一掩膜开口200去除露出的所述第一牺牲层101，形成第一开口106。
本实施例中，采用干法刻蚀工艺，去除所述图形定义层103和第一牺牲层101交界处的部分所述第一牺牲层101。
所述干法刻蚀工艺包括各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形传递，提高所述第一开口106的侧壁形貌质量。
本实施例中，所述第一掩膜开口200靠近所述图形定义层103一侧的侧壁和所述第一牺牲层101的侧壁相齐平。
需要说明的是，由于所述第一牺牲层101和图形定义层103之间具有刻蚀选择比，因此，在形成第一掩膜开口200的过程中，增大了光刻工艺的工艺窗口。例如，在其他实施例中，所述第一掩膜开口还可以露出所述图形定义层和第一牺牲层交界处的部分宽度的所述图形定义层。
本实施例中，所述第二掩膜层105包括第二有机材料层1051、位于所述第二有机材料层1051上的第二抗反射涂层1052以及位于所述第二抗反射涂层1052上的第二光刻胶层1053。
对所述第二掩膜层105的具体描述，可结合参考前述对第一掩膜层102的相应描述，在此不再赘述。
本实施例中，形成所述第一开口106之后，还包括：去除剩余的所述第二掩膜层105。
参考图5，在所述第一开口106的侧壁形成第一侧墙层107，所述第一侧墙层107包括沿所述第二方向(如图5中X方向所示)交替排布的第一子侧墙层1071和第二子侧墙层1072。
所述第一侧墙层107用于作为后续刻蚀目标层100的刻蚀掩膜。
需要说明的是，通过在所述第一开口106的侧壁形成第一侧墙层107，缩小所述第一开口106沿第二方向的尺寸，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求。
需要说明的是，沿所述第二方向，所述第一侧墙层107的尺寸不宜过大，也不宜过小。如果所述第一侧墙层107的尺寸过大，则容易过多的占用所述第一开口106的空间位置，进而容易导致后续形成的目标图形尺寸过小，进而导致不能满足目标图形的线宽的要求，或者，导致目标图形之间的间隔无法达到最小设计间隔，从而影响金属互连线的性能；如果所述第一侧墙层107的尺寸过小，则容易导致所述第一开口106的剩余空间过大，进而导致后续以所述第一侧墙层107为掩膜刻蚀所述目标层100形成的目标图形过大，进而导致不能满足目标图形的线宽不断缩小的要求，从而影响金属互连线的性能，或者，为了使目标图形的线宽满足工艺需求，相应需要减小所述第一开口106的尺寸，从而容易减小形成所述第一开口106的工艺窗口。为此，本实施例中，沿所述第二方向，所述第一侧墙层107的尺寸为10纳米至20纳米。例如，沿所述第二方向，所述第一侧墙层107的尺寸为13纳米、15纳米或17纳米。
需要说明的是，本实施例中，所述第一侧墙层107沿所述第二方向的尺寸较小，从而使得后续相邻目标图形之间实现较小的间隔。
本实施例中，形成所述第一侧墙层107的工艺包括原子层沉积工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一侧墙层107的厚度均一性，并使第一侧墙层107能够覆盖在所述图形定义层103的侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第一侧墙层。
第一侧墙层107的材料选取为：第一侧墙层107能够在后续去除所述第一牺牲层101、第二牺牲层和填充层的过程中被保留，且后续能够以第一侧墙层107为掩膜，刻蚀所述目标层100。
因此，本实施例中，第一侧墙层107的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第一侧墙层107的材料为氧化钛。氧化钛材料与无定型硅或旋涂玻璃的刻蚀选择比较大。
本实施例中，形成所述第一侧墙层107的步骤包括：在所述图形定义层103的顶部和侧壁、第一牺牲层101的顶部和侧壁、以及第一开口106的底部形成第一侧墙材料层(图未示)，去除所述图形定义层103顶部、第一牺牲层101顶部和第一开口106底部的所述第一侧墙材料层，剩余的所述第一侧墙材料层作为第一侧墙层107。
参考图6，形成所述第一侧墙层107后，在所述第一开口106的剩余空间中填充第二牺牲层108，所述第二牺牲层108和所述第一牺牲层101构成牺牲结构800。
后续去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，形成由剩余所述牺牲结构、第一子侧墙层和目标层，或者，形成由剩余所述牺牲结构、第二子侧墙层和目标层围成的第二开口，所述第二牺牲层108用于为第二开口的形成提供工艺平台。
其中，后续在第二开口露出的牺牲结构800的侧壁形成第二侧墙层，并通过将第一侧墙层107和第二侧墙层的图形传递至所述目标层100中，以形成目标图形。
本实施例中，在所述第一开口106的剩余空间中填充第二牺牲层108的步骤中，所述第二牺牲层108还覆盖所述图形定义层103、第一牺牲层101和第一侧墙层107的顶部。
需要说明的是，所述第二牺牲层108覆盖所述图形定义层103、第一牺牲层101和第一侧墙层107的顶部，为后续在所述第二开口中形成填充层提供工艺基础，从而为在所述填充层露出的所述第二牺牲层108的侧壁形成第二侧墙层提供工艺基础。
相应的，本实施例中，所述第二牺牲层108为后续形成第二侧墙层和填充层提供了工艺平台。
本实施例中，形成所述第二牺牲层108的步骤包括：在所述图形定义层103、第一牺牲层101和第一侧墙层107的顶部，以及所述第一开口106中形成第二牺牲材料层(图未示)；平坦化所述第二牺牲材料层，并使剩余的所述第二牺牲材料层覆盖所述图形定义层103、第一牺牲层101和第一侧墙层107的顶部，剩余的所述第二牺牲材料层作为第二牺牲层108。
通过平坦化所述第二牺牲材料层，提高第二牺牲层108的顶面平坦度，为后续对第二牺牲层108进行图形化处理提供良好的工艺基础。例如，提高光刻的质量。
在其他实施例中，也可以不进行所述平坦化处理，也就是说，直接将沉积所形成的第二牺牲材料层作为第二牺牲层。
本实施例中，所述第二牺牲层108的材料包括无定形硅，从而提高所述第一侧墙层107和第二牺牲层108之间的刻蚀选择比。
需要说明的是，无定形硅的晶格结构具有不稳定的特性，易于后续通过干法刻蚀工艺去除所述第二牺牲层108，且有利于提高刻蚀速率的均一性。
参考图7至图8，去除与所述第二子侧墙层1072侧壁相接触的部分宽度的所述牺牲结构800，形成由剩余所述牺牲结构800、第二子侧墙层1072和目标层100围成的第二开口110。
需要说明的是，本实施例通过先形成在第二方向上线宽较大的第一开口106，接着去除与所述第一子侧墙层1071侧壁或所述第二子侧墙层1072侧壁相接触的部分宽度的所述牺牲结构800，以形成第二开口110，并通过后续在所述第二开口110露出的所述牺牲结构800的侧壁形成第二侧墙层，对所述第一开口106的空间在第二方向(如图8中X方向所示)上进行分割，这增大了形成第一开口106和第二开口110时所采用光刻工艺的工艺窗口，且使得形成的目标图形沿第二方向的尺寸缩小，因此本实施例能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽(width)不断缩小的要求，从而有利于进一步缩小目标图形之间的节距(pitch)。
本实施例中，沿所述第二方向，所述第二开口110的尺寸占所述第一开口106的尺寸的二分之一至三分之二。
需要说明的是，所述第二开口110的尺寸占所述第一开口106的尺寸的比例不宜过大，也不宜过小。后续在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层后，再将所述第一侧墙层107和第二侧墙层的图形传递至所述目标层100中，以形成目标图形，也就是说，后续在相邻所述第一子侧墙层1071和第二子侧墙层1072之间形成两个目标图形，在所述第一开口106沿第二方向的尺寸满足工艺要求的情况下，所述比例过大或过小，均容易导致形成的目标图形的线宽无法达到目标值，从而影响金属互连线的性能。为此，本实施例中，沿所述第二方向，所述第二开口110的尺寸占所述第一开口106的尺寸的二分之一至三分之二。
本实施例中，形成所述第二开口110的步骤包括：如图7所示，在所述第二牺牲层108的顶面形成具有第二掩膜开口500的第三掩膜层109，所述第二掩膜开口500位于所述第二子侧墙层1072的顶部，并沿所述第二方向向所述第二子侧墙层1072两侧延伸至部分图形定义层103和部分所述第一牺牲层101的顶部；如图8所示，以所述第三掩膜层109为掩膜，沿所述第二掩膜开口500刻蚀露出的所述第二牺牲层108和第一牺牲层101，形成由剩余所述牺牲结构800、第二子侧墙层1072和目标层100围成的第二开口110。
本实施例中，通过仅去除与所述第二子侧墙层1072侧壁相接触的部分宽度的所述牺牲结构800，增大了形成第二掩膜开口500的工艺窗口，相应增大了形成第二开口110的工艺窗口。
需要说明的是，本实施例中，示出了由剩余所述牺牲结构800、第二子侧墙层1072和目标层100围成的第二开口110的情况。
在其他实施例中，也可以去除与所述第一子侧墙层侧壁相接触的部分宽度的所述牺牲结构，形成由剩余所述牺牲结构、第一子侧墙层和目标层围成的第二开口。
相应的，形成所述第二开口的步骤还可以包括：在所述第二牺牲层的顶面形成具有第二掩膜开口的第三掩膜层，所述第二掩膜开口位于所述第一子侧墙层的顶部，并沿所述第二方向向所述第一子侧墙层两侧延伸至部分所述图形定义层和部分所述第一牺牲层顶部；以所述第三掩膜层为掩膜，沿所述第二掩膜开口刻蚀露出的所述第二牺牲层和第一牺牲层，形成由剩余所述牺牲结构、第一子侧墙层和目标层围成的第二开口。
本实施例中，形成所述第二开口110的步骤中，所述牺牲结构800和第一侧墙层107的刻蚀选择比大于10：1。
需要说明的是，形成所述第二开口110的步骤中，所述牺牲结构800和第一侧墙层107的刻蚀选择比不宜过小。如果所述牺牲结构800和第一侧墙层107的刻蚀选择比过小，则容易导致所述第一侧墙层107受损，从而难以精确地将所述第一侧墙层107的图形传递至所述目标层100中。为此，本实施例中，形成所述第二开口110的步骤中，所述牺牲结构800和第一侧墙层107的刻蚀选择比大于10：1。
本实施例中，采用干法刻蚀工艺去除与所述第二子侧墙层1072侧壁相接触的部分宽度的所述牺牲结构800。
所述干法刻蚀工艺包括各向异性的干法刻蚀工艺。所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形传递，提高剩余的所述第二牺牲层108和第一牺牲层101的形貌质量。
需要说明的是，在其他实施例中，可以采用干法刻蚀工艺去除与所述第一子侧墙层1071侧壁相接触的部分宽度的所述牺牲结构800。
参考图9，在所述第二开口110中形成填充层111，所述填充层111覆盖所述第一侧墙层107的侧壁并露出所述牺牲结构800的部分侧壁。
所述填充层111为后续形成第三侧墙层提供工艺基础。
其中，所述填充层111覆盖所述第一侧墙层107，后续在所述第二开口110露出的所述牺牲结构180侧壁形成第二侧墙层时，能够防止在第一侧墙层107的侧壁形成第二侧墙层。并且所述填充层111露出所述牺牲结构800的部分侧壁为后续在露出的所述牺牲结构800的侧壁形成第二侧墙层提供工艺平台。
本实施例中，在所述第二开口110中形成填充层111的步骤中，所述填充层111的顶部与所述第一侧墙层107的顶部齐平。
需要说明的是，所述填充层111的顶部与所述第一侧墙层107的顶部齐平，在露出的牺牲结构800的侧壁有足够的空间形成第二侧墙层，使得第二侧墙层的高度足够大，从而在后续以所述第二侧墙层为掩膜刻蚀所述填充层111形成第三侧墙层的过程中，提高了图形传递的准确性。
本实施例中，所述填充层111的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种，这使得所述目标层100和填充层111之间具有较高的刻蚀选择比，便于后续以剩余的所述填充层111(即所述第三侧墙层)为掩膜，刻蚀所述目标层100。作为一种示例，所述填充层111的材料为旋涂玻璃。
参考图10，在所述第二开口110露出的所述牺牲结构800的侧壁形成第二侧墙层112。
后续将所述第一侧墙层107和第二侧墙层112的图形传递至所述目标层100中，形成目标图形。
具体地，所述第二侧墙层112为后续形成第三侧墙层提供刻蚀掩膜。
本实施例中，在所述第二开口110露出的所述牺牲结构800的侧壁形成所述第二侧墙层112的步骤中，所述第二侧墙层112形成于所述填充层111露出的所述第二牺牲层108的侧壁。
本实施例中，形成所述第二侧墙层112的步骤包括：在所述第二牺牲层108的顶部和侧壁，以及所述填充层111的顶部形成第二侧墙材料层(图未示)；去除所述第二牺牲层108和填充层111顶部的所述第二侧墙材料层，剩余的所述第二侧墙材料层作为第二侧墙层112。
本实施例中，沿所述第二方向，所述第二侧墙层112的尺寸为10纳米至20纳米。
需要说明的是，沿所述第二方向，所述第二侧墙层112的尺寸不宜过大，也不宜过小。所述第二侧墙层112作为后续形成第三侧墙层提供刻蚀掩膜，如果所述第二侧墙层112的尺寸过大，则容易导致形成的所述第三侧墙层的尺寸也过大，进而导致目标图形之间的间隔无法达到最小设计间隔，从而影响金属互连线的性能，或者，形成的所述第三侧墙层的尺寸过大，容易过多的占用所述第一开口106的空间位置，进而容易导致后续形成的目标图形尺寸过小，导致不能满足目标图形线宽的要求；如果所述第二侧墙层112的尺寸过小，容易导致形成的所述第三侧墙层的尺寸也过小，进而容易使得所述第一开口106的剩余空间过大，容易导致后续形成的目标图形尺寸过大，不能满足目标图形线宽的要求。为此，本实施例中，沿所述第二方向，所述第二侧墙层112的尺寸为10纳米至20纳米。例如，所述第二侧墙层112的尺寸为13纳米、15纳米或17纳米。
本实施例中，形成所述第二侧墙层112的工艺包括原子层沉积工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第二侧墙层112的厚度均一性，使所述第二侧墙层112能够覆盖在所述第二牺牲层108的侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第二侧墙层。
所述第二侧墙层112的材料选取为：所述第二侧墙层112能够在后续去除所述牺牲结构800的过程中被保留，所述第二侧墙层112还能够在后续刻蚀所述填充层111的过程中作为刻蚀掩膜。
本实施例中，第二侧墙层112的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第二侧墙层112的材料为氧化钛。氧化钛材料与无定型硅或旋涂玻璃的刻蚀选择性比较大。
参考图11，形成所述第二侧墙层112后，去除所述牺牲结构800。
具体地，去除所述牺牲结构800为后续以所述第二侧墙层112为掩膜刻蚀所述填充层111形成第三侧墙层提供工艺基础。
本实施例中，形成所述第二侧墙层112后，采用湿法刻蚀工艺，去除所述牺牲结构800。
所述湿法刻蚀工艺去除无定形硅的过程中，具有效率高、成本低等特点，且能够减小对下方膜层的损伤。
参考图12至13，去除所述牺牲结构800后，将所述第一侧墙层107和第二侧墙层112的图形传递至所述目标层100中，形成目标图形120。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足目标图形120的线宽不断缩小的要求，并有利于进一步缩小目标图形120之间的节距，这相应提高了目标图形120的图形精度和图形质量。
本实施例中，形成所述目标图形120的步骤包括：以所述第二侧墙层112为掩膜，刻蚀所述填充层111，形成第三侧墙层310；以所述第一侧墙层107和第三侧墙层310为掩膜，刻蚀所述目标层100。
本实施例中，去除所述牺牲结构800后，再以所述第二侧墙层112为掩膜，刻蚀所述填充层111，形成第三侧墙层310。
在其他实施例中，还可以先以所述第二侧墙层为掩膜，刻蚀所述填充层，形成第三侧墙层，然后再去除所述牺牲结构。
本实施例中，所述目标层100为介电层，因此，以所述第一侧墙层107和第三侧墙层310为掩膜刻蚀所述目标层100后，所述目标图形130为互连槽。
本实施例中，目标层100上还形成有硬掩膜材料层(图未示)和刻蚀停止层(图未示)，所述第一开口106和第二开口110的底部暴露出刻蚀停止层。
本实施例中，以所述第一侧墙层107和第三侧墙层310为掩膜，依次刻蚀所述目标层100顶部的所述刻蚀停止层和硬掩膜材料层，剩余的硬掩膜材料层作为硬掩膜层(图未示)后，以所述硬掩膜层为掩膜，刻蚀所述目标层100。
参考图14，所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线121。
金属互连线121用于实现半导体结构与外部电路或其他互连结构的电连接。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足互连槽的线宽不断缩小的要求，且相邻的互连槽之间的间距易于满足设计最小间隔，相应有利于使金属互连线121的间距满足设计最小间隔，这有利于进一步缩小金属互连线121之间的节距，还有利于提高金属互连线121的图形精度，进而有利于提高金属互连线121的电连接性能。
本实施例中，所述金属互连线121的材料为铜。其他实施例中，金属互连线的材料还可以为铝等导电材料。
本实施例中，采用电镀法在所述互连槽中形成金属互连线121。
相应的，形成金属互连线121的制程包括导电材料的填充步骤、以及对导电材料进行平坦化的步骤，平坦化的步骤用于去除高于介电层顶部的导电材料。
本实施例中，采用化学机械研磨工艺对导电材料进行平坦化。
所述化学机械研磨工艺使所述互连槽中形成的所述金属互连线121具有平坦的表面，提高了所述金属互连线121的电连接效果。
本实施例中，在形成金属互连线121的过程中，还去除剩余的所述图形定义层103、第一侧墙层107、第三侧墙层310、刻蚀停止层以及硬掩膜层，从而暴露出所述目标层100的顶面，为后续工艺做准备。
对所述金属互连线121的具体描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有沿第一方向延伸、并贯穿所述图形定义层的第一牺牲层，所述第一牺牲层和图形定义层之间具有刻蚀选择比；
沿第二方向，去除所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成由所述图形定义层、目标层和剩余所述第一牺牲层围成的第一开口，所述第二方向和第一方向相垂直；
在所述第一开口的侧壁形成第一侧墙层，所述第一侧墙层包括沿所述第二方向交替排布的第一子侧墙层和第二子侧墙层；
形成所述第一侧墙层后，在所述第一开口的剩余空间中填充第二牺牲层，所述第二牺牲层和所述第一牺牲层构成牺牲结构；
去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构，形成由剩余所述牺牲结构、第一子侧墙层和目标层围成的第二开口，或者，形成由剩余所述牺牲结构、第二子侧墙层和目标层围成的第二开口；
在所述第二开口露出的所述牺牲结构的侧壁形成第二侧墙层；
形成所述第二侧墙层后，去除所述牺牲结构；
去除所述牺牲结构后，将所述第一侧墙层和第二侧墙层的图形传递至所述目标层中，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一开口的剩余空间中填充第二牺牲层的步骤中，所述第二牺牲层还覆盖所述图形定义层、第一牺牲层和第一侧墙层的顶部；
在形成所述第二侧墙层之前，还包括：在所述第二开口中形成填充层，所述填充层覆盖所述第一侧墙层的侧壁并露出所述牺牲结构的部分侧壁；
在所述第二开口露出的所述牺牲结构的侧壁形成所述第二侧墙层的步骤中，所述第二侧墙层形成于所述填充层露出的所述第二牺牲层的侧壁；
形成所述目标图形的步骤包括：以所述第二侧墙层为掩膜，刻蚀所述填充层，形成第三侧墙层；以所述第一侧墙层和第三侧墙层为掩膜，刻蚀所述目标层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述第二开口中形成填充层的步骤中，所述填充层的顶部与所述第一侧墙层的顶部齐平。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二牺牲层的步骤包括：在所述图形定义层、第一牺牲层和第一侧墙层的顶部，以及所述第一开口中形成第二牺牲材料层；平坦化所述第二牺牲材料层，剩余的所述第二牺牲材料层作为第二牺牲层。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的步骤包括：在所述第二牺牲层顶部和侧壁，以及所述填充层的顶部形成第二侧墙材料层；去除所述第二牺牲层和填充层顶部的所述第二侧墙材料层，剩余的所述第二侧墙材料层作为第二侧墙层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一牺牲层和图形定义层的步骤包括：在所述目标层的顶部形成图形材料层；
对部分区域的所述图形材料层进行掺杂处理，掺杂有离子的所述图形材料层作为图形定义层，剩余未掺杂有离子的所述图形材料层作为第一牺牲层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用离子注入工艺对部分区域的所述图形材料层进行掺杂处理。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺，去除所述图形定义层和第一牺牲层交界处的部分所述第一牺牲层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述第二方向，所述第二开口的尺寸占所述第一开口的尺寸的二分之一至三分之二。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述第二方向，所述第一侧墙层的尺寸为10纳米至20纳米。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙层的工艺包括原子层沉积工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述第二方向，所述第二侧墙层的尺寸为10纳米至20纳米。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的工艺包括原子层沉积工艺。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除与所述第一子侧墙层侧壁或所述第二子侧墙层侧壁相接触的部分宽度的所述牺牲结构。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二开口的步骤中，所述牺牲结构和第一侧墙层的刻蚀选择比大于10：1。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层后，采用湿法刻蚀工艺，去除所述牺牲结构。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料包括无定形硅，所述第二牺牲层的材料包括无定形硅。
19.如权利要求2所述的半导体结构的形成方法，其特征在于，所述填充层的材料包括旋涂玻璃、旋涂玻璃和四乙基原硅酸盐中的一种或多种。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层，所述目标图形为互连槽；
所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
CN202110071814.4A 2021-01-19 2021-01-19 半导体结构的形成方法 Pending CN114823300A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110071814.4A CN114823300A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110071814.4A CN114823300A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114823300A true CN114823300A (zh) 2022-07-29

Family

ID=82524610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110071814.4A Pending CN114823300A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114823300A (zh)

Similar Documents

Publication Publication Date Title
CN108122738B (zh) 半导体方法和器件
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN112768344B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN112951720B (zh) 半导体结构的形成方法、半导体器件
CN114639604A (zh) 半导体结构的形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN114823300A (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN114664727A (zh) 半导体结构的形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN114639603A (zh) 半导体结构的形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN114823298A (zh) 半导体结构的形成方法
CN114823299A (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN115223927A (zh) 半导体结构的形成方法
CN112885714B (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN115346913A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination