CN112768344B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112768344B
CN112768344B CN201911072603.1A CN201911072603A CN112768344B CN 112768344 B CN112768344 B CN 112768344B CN 201911072603 A CN201911072603 A CN 201911072603A CN 112768344 B CN112768344 B CN 112768344B
Authority
CN
China
Prior art keywords
layer
side wall
material layer
forming
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911072603.1A
Other languages
English (en)
Other versions
CN112768344A (zh
Inventor
王伟
苏波
胡友存
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911072603.1A priority Critical patent/CN112768344B/zh
Priority to US16/863,343 priority patent/US11276608B2/en
Publication of CN112768344A publication Critical patent/CN112768344A/zh
Application granted granted Critical
Publication of CN112768344B publication Critical patent/CN112768344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有掩膜材料层，掩膜材料层内形成有多个间隔设置的第一沟槽，第一沟槽的延伸方向为第一方向，多个第一沟槽沿第二方向平行排列，第二方向垂直于第一方向；形成第一侧墙层和阻挡层，第一侧墙层位于第一沟槽侧壁，阻挡层位于至少一个第一沟槽中，阻挡层在第一方向上分割第一沟槽，第一侧墙层暴露出阻挡层在第一方向两侧的侧壁；在第一侧墙层露出的阻挡层侧壁形成第二侧墙层；以第一侧墙层、第二侧墙层和阻挡层为掩膜，刻蚀相邻第一沟槽之间的掩膜材料层，形成第二沟槽，第二沟槽和第一沟槽之间被第一侧墙层隔离。本发明提高通过第二侧墙层保护阻挡层，从而提高图形传递的精度。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高图形传递的精度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形传递的精度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有掩膜材料层，所述掩膜材料层内形成有多个间隔设置的且贯穿所述掩膜材料层的第一沟槽，所述第一沟槽的延伸方向为第一方向，所述多个第一沟槽沿第二方向平行排列，所述第二方向垂直于所述第一方向；形成第一侧墙层和阻挡层，所述第一侧墙层位于所述第一沟槽的侧壁，所述阻挡层位于至少一个所述第一沟槽中，所述阻挡层在所述第一方向上分割所述第一沟槽，所述第一侧墙层暴露出所述阻挡层在所述第一方向两侧的侧壁；在所述第一侧墙层露出的所述阻挡层侧壁形成第二侧墙层；以所述第一侧墙层、第二侧墙层和阻挡层为掩膜，刻蚀相邻所述第一沟槽之间的掩膜材料层，以在所述掩膜材料层中形成贯穿所述掩膜材料层的第二沟槽，所述第二沟槽和所述第一沟槽之间被所述第一侧墙层隔离。
相应的，本发明实施例还提供一种半导体结构，包括：基底；掩膜材料层，位于所述基底上；多个间隔设置的第一沟槽，所述第一沟槽贯穿所述掩膜材料层，所述第一沟槽的延伸方向为第一方向，所述多个第一沟槽沿第二方向平行排列，所述第二方向垂直于所述第一方向；第一侧墙层，位于所述第一沟槽的侧壁；阻挡层，至少位于一个所述第一沟槽中，所述阻挡层在所述第一方向上分割所述第一沟槽；第二侧墙层，位于所述阻挡层在所述第一方向两侧的侧壁表面。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在刻蚀相邻所述第一沟槽之间的掩膜材料层，以形成贯穿所述掩膜材料层的第二沟槽之前，在所述第一侧墙层露出的所述阻挡层侧壁形成第二侧墙层，所述第二侧墙层用于保护所述阻挡层的侧壁，以减小形成第二沟槽时所采用的刻蚀工艺对所述阻挡层侧壁的损伤，相应减小了对所述阻挡层沿所述第一方向的尺寸以及所述阻挡层形貌的影响，因此，当后续将所述第一沟槽的图形传递至基底中时，有利于提高图形传递的精度。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图22是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，在技术节点不断缩小的情况下，如何提高图形传递的精度成为了一种挑战。现结合一种半导体结构的形成方法，分析图形传递的精度有待提高的原因。
参考图1至图3，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
结合和参考图1和图2，图1是俯视图，图2是图1沿AA1割线的剖面图，提供衬底10，所述衬底10上形成有介质层11、位于所述介质层11上的刻蚀停止层12、以及位于所述刻蚀停止层12上的掩膜材料层13，所述掩膜材料层13包括掺杂有离子的掺杂掩膜层13a以及未掺杂有离子的牺牲掩膜层13c，所述牺牲掩膜层13c的延伸方向为第一方向(如图1中x方向所示)。其中，所述掺杂掩膜层13a的耐刻蚀度大于牺牲掩膜层13c的耐刻蚀度。
继续参考图1和图2，在所述牺牲掩膜层13c两侧的掩膜材料层13中形成第一沟槽16，所述第一沟槽16沿所述第一方向(如图1中x方向所示)延伸，且在所述第二方向(如图1中y方向所示)上，所述第一沟槽16与所述牺牲掩膜层13c在所述基底10上的投影相邻接或者部分重合。
参考图3，图3是基于图1的俯视图，在所述第一沟槽16的侧壁形成侧墙层14；形成所述侧墙层14后，至少在一个所述第一沟槽16中形成阻挡层15，所述阻挡层15在所述第一方向(如图3中x方向所示)上分割所述第一沟槽16，所述侧墙层14暴露出所述阻挡层15在所述第一方向两侧的侧壁。
后续制程还包括：采用湿法刻蚀工艺，去除牺牲掩膜层13c，在掩膜材料层13中形成第二沟槽。所述掺杂掩膜层13a的耐刻蚀度大于牺牲掩膜层13c的耐刻蚀度，因此，去除所述牺牲掩膜层13c后，所述掺杂掩膜层13a被保留。
形成所述第二沟槽后，还包括：以所述侧墙层14和阻挡层15为掩膜，沿所述第一沟槽16和第二沟槽，依次刻蚀所述刻蚀停止层12和介质层11，形成贯穿所述介质层11的互连开口。
阻挡层15用于作为剪切部件(cut feature)，用于将第一沟槽16对应于介质层11内的图形在第一方向上进行切断，从而形成相隔离的互连开口。但是，采用湿法刻蚀工艺去除牺牲掩膜层13c时，阻挡层15在第一方向两侧的侧壁暴露在刻蚀环境中，湿法刻蚀工艺具有各向同性刻蚀的特性，湿法刻蚀工艺还容易对阻挡层15的侧壁进行刻蚀，这不仅会对阻挡层15的形貌产生影响，而且还会导致阻挡层15沿第一方向的尺寸变小，从而导致图形传递的精度下降。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有掩膜材料层，所述掩膜材料层内形成有多个间隔设置的且贯穿所述掩膜材料层的第一沟槽，所述第一沟槽的延伸方向为第一方向，所述多个第一沟槽沿第二方向平行排列，所述第二方向垂直于所述第一方向；形成第一侧墙层和阻挡层，所述第一侧墙层位于所述第一沟槽的侧壁，所述阻挡层位于至少一个所述第一沟槽中，所述阻挡层在所述第一方向上分割所述第一沟槽，所述第一侧墙层暴露出所述阻挡层在所述第一方向两侧的侧壁；在所述第一侧墙层露出的所述阻挡层侧壁形成第二侧墙层；以所述第一侧墙层、第二侧墙层和阻挡层为掩膜，刻蚀相邻所述第一沟槽之间的掩膜材料层，以在所述掩膜材料层中形成贯穿所述掩膜材料层的第二沟槽，所述第二沟槽和所述第一沟槽之间被所述第一侧墙层隔离。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图22是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
结合参考图4至图7，提供基底50，所述基底50上形成有掩膜材料层130，所述掩膜材料层130内形成有多个间隔设置的且贯穿所述掩膜材料层130的第一沟槽136(如图6所示)，所述第一沟槽136的延伸方向为第一方向(如图6中X方向所示)，与所述第一方向相垂直的方向为第二方向(如图6中Y方向所示)，所述多个第一沟槽136沿所述第二方向平行排列。
所述基底50用于为后续制程提供工艺平台。本实施例中，以形成半导体结构的方法应用于半导体制程中的后段(back end of line，BEOL)工艺为例。如图5所示，所述基底50包括衬底100以及位于所述衬底100上的介质层110。其中，所述衬底100内形成有若干导电结构(未图示)。
所述介质层110用于实现后段工艺中互连结构之间的电隔离。例如：所述介质层110可以为第一金属层间介质层，用于实现第一金属互连线(即M1 layer)之间的电隔离；其中，所述第一金属互连线指的是最靠近衬底100的互连结构。
为此，介质层110的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。本实施例中，介质层110的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
所述掩膜材料层130作为核心(mandrel)层，从而为后续图形传递提供工艺基础。本实施例中，所述掩膜材料层130为无定形硅(a-Si)。无定形硅是后段制程中常用的核心层材料。
为了减小刻蚀基底50之前的各制程对基底50造成的损伤，所述基底50和掩膜材料层130之间还形成有刻蚀停止层120。而且，后续图形化刻蚀停止层120后，剩余刻蚀停止层120还能够作为刻蚀基底50时的刻蚀掩膜。本实施例中，所述刻蚀停止层120位于介质层110和掩膜材料层130之间。
所述刻蚀停止层120的材料与掩膜材料层130的材料不同。本实施例中，所述刻蚀停止层120的材料为TiN、AlN或TaN等金属氮化物。
结合参考图4和图5，图4是俯视图，图5是图4沿CC1割线的剖面图，形成所述掩膜材料层130后，形成所述第一沟槽136之前，所述形成方法还包括：对部分区域的所述掩膜材料层130进行掺杂处理，适于增大经所述掺杂处理的掩膜材料层130的耐刻蚀度。
经掺杂处理的掩膜材料层130作为掺杂掩膜层130a，未经掺杂处理的掩膜材料层130作为牺牲掩膜层130c，牺牲掩膜层130c的延伸方向为第一方向(如图4中X方向所示)，与第一方向相垂直的方向为第二方向(如图4中Y方向所示)。
通过向部分区域的掩膜材料层130中掺杂杂质离子，使掺杂掩膜层130a和牺牲掩膜层130c的材料中的微观结构产生差别。本实施例中，杂质离子使得掺杂掩膜层130a材料中硅的晶界间隙减小，从而提高掺杂掩膜层130a的热稳定性和化学稳定性，稳定性的提高相应提高了掺杂掩膜层130a的耐刻蚀度。
所述牺牲掩膜层130c用于定义后续第二沟槽的形成位置。所述掺杂掩膜层130a的耐刻蚀度大于牺牲掩膜层130c的耐刻蚀度，因此，在后续形成第二沟槽的刻蚀工艺过程中，所述牺牲掩膜层130c和掺杂掩膜层130a之间具有较大的刻蚀选择比，这显著提高了形成第二沟槽的工艺窗口(例如：可采用无掩膜刻蚀的方式去除所述牺牲掩膜层130c)，且使得第二沟槽的图形精度得到保障。
本实施例中，所述掩膜材料层130的材料为无定形硅，因此，所述掺杂处理的掺杂离子为B离子。通过向部分区域的无定形硅中掺杂B离子，使掺杂掩膜层130a的材料变为硼掺杂的硅，从而提高牺牲掩膜层130c和掺杂掩膜层130a之间的刻蚀选择比。而且，B原子的稳定性较高，使得掺杂掩膜层130a的热稳定性和化学稳定性得到保障。具体地，所述掺杂处理的步骤包括：通过光刻工艺或自对准双重图形化(self-aligned double patterning，SADP)工艺，在所述掩膜材料层130上形成第一图形层(图未示)；采用离子注入工艺，对所述第一图形层露出的掩膜材料层130进行掺杂处理；在所述掺杂处理后，去除所述第一图形层。离子注入工艺较为简单，且通过调整注入剂量，易于对所述牺牲掩膜层130c和掺杂掩膜层130a之间的刻蚀选择比进行调整。
结合参考图6和图7，图6是基于图4的俯视图，图7是图6沿CC1割线的剖面图，在所述掺杂处理之后，在所述牺牲掩膜层130c的第二方向(如图6中Y方向所示)两侧的掩膜材料层130中形成第一沟槽136，所述第一沟槽136的侧壁暴露出所述牺牲掩膜层130c。
具体的，在掺杂处理之后，在牺牲掩膜层130c的第二方向两侧的掺杂掩膜层130a中形成第一沟槽136。第一沟槽136用于定义基底50中待刻蚀的区域。具体地，第一沟槽136用于定义后续形成于介质层110中的部分互连开口的位置、形状和尺寸。其中，在形成第一沟槽136之前，还未对掩膜材料层130进行图形化处理，从而为第一沟槽136的形成提供了平坦面，相应降低了形成第一沟槽136的工艺复杂度，且使得第一沟槽136的侧壁形貌较好。
具体地，形成第一沟槽136的步骤包括：在掩膜材料层130上形成第二图形层(图未示)，第二图形层内形成有图形开口(图未示)，图形开口露出位于牺牲掩膜层130c在第二方向两侧的掩膜材料层130；刻蚀图形开口露出的掩膜材料层130，在掩膜材料层130内形成第一沟槽136；去除第二图形层。
本实施例中，在第二方向上，图形开口位于牺牲掩膜层130c的两侧，且图形开口与牺牲掩膜层130c在基底50上的投影具有重叠部分，以减小相邻第一沟槽136和第二沟槽的间距，并满足集成电路的设计复杂度要求。相应的，在第二方向上，图形开口在掩膜材料层130上的投影位于牺牲掩膜层130c和掺杂掩膜层130a的交界处。在其他实施例中，根据集成电路的设计要求，在第二方向上，图形开口朝向牺牲掩膜层的侧壁也可以与邻近的牺牲掩膜层边界相齐平。
本实施例中，采用各向异性干法刻蚀工艺刻蚀所述图形开口露出的掩膜材料层130。各向异性干法刻蚀工艺有利于提高所述第一沟槽136的形貌质量；而且，通过选用各向异性干法刻蚀工艺，易于控制刻蚀停止位置，以降低对所述基底50的损伤；此外，通过合理调节干法刻蚀工艺的参数，易于同时刻蚀所述牺牲掩膜层130c和掺杂掩膜层130a。具体地，以所述刻蚀停止层120(如图5所示)顶面作为停止位置，对所述掩膜材料层130进行刻蚀。
本实施例中，第一沟槽136的延伸方向与牺牲掩膜层130c的延伸方向相同。
结合参考图8至图13，形成第一侧墙层140(如图9所示)和阻挡层150(如图12所示)，第一侧墙层140位于第一沟槽136的侧壁，阻挡层150位于至少一个第一沟槽136中，阻挡层150在第一方向(如图12中X方向所示)上分割第一沟槽136，第一侧墙层140暴露阻挡层150在第一方向两侧的侧壁。
第一侧墙层140和阻挡层150用于作为刻蚀基底50的掩膜。后续制程还包括：刻蚀相邻第一沟槽136之间的掩膜材料层130，以在掩膜材料层中形成贯穿掩膜材料层的第二沟槽。第二沟槽也用于定义基底中待刻蚀的区域。
以下结合附图，对形成第一侧墙层140和阻挡层150的步骤做详细说明。
结合参考图8至图9，图8是基于图6的俯视图，图9是图8沿CC1割线的剖视图，在所述第一沟槽136的侧壁和底部、以及掩膜材料层130的顶部形成第一侧墙材料层145。
第一侧墙材料层145用于为后续形成第一侧墙层做准备。其中，后续刻蚀相邻第一沟槽136之间的掩膜材料层130，形成第二沟槽，通过第一侧墙层以实现第二沟槽与第一沟槽136的隔离，防止第二沟槽与第一沟槽136出现贯通的问题，且使得相邻第二沟槽与第一沟槽136的间距满足设计最小间隔(designed minimum space)。为此，第一侧墙材料层145与掩膜材料层130的材料不同，从而起到刻蚀掩膜的作用。本实施例中，第一侧墙材料层145的材料为金属氧化物。金属氧化物具有较高的耐刻蚀性，且与掩膜材料层130之间具有较高的刻蚀选择比。具体地，金属氧化物包括氧化钛、氧化钽、氧化钨、氧化钴、氧化铬、氧化矾、氧化镉、氧化铪、氧化铟、氧化铁、氧化铝、氧化锆、氧化锌和氧化镍中一种或多种。
本实施例中，采用沉积工艺形成第一侧墙材料层145。具体地，采用原子层沉积工艺形成第一侧墙材料层145。采用原子层沉积工艺形成的第一侧墙材料层145的厚度均匀性好，且第一侧墙材料层145具有良好的台阶覆盖能力，使得第一侧墙材料层145能够很好的覆盖第一沟槽136的底部拐角处。
需要说明的是，第一侧墙材料层145的厚度不宜过小，也不宜过大。如果该厚度过小，则在后续的刻蚀工艺中，阻挡层150的侧壁受到损伤的概率较高，相应的，在后续形成第二沟槽的过程中，第一侧墙层的侧壁受到损伤的概率仍较高，从而导致第一侧墙层难以起到刻蚀掩膜的作用；如果该厚度过大，相应会导致第一沟槽136的剩余空间过小，从而容易导致第一沟槽136所对应互连开口的宽度过小，工艺局限性较大。为此，本实施例中，第一侧墙材料层145的厚度为
Figure BDA0002261416220000083
至/>
Figure BDA0002261416220000082
例如为/>
Figure BDA0002261416220000084
结合参考图10至图11，形成第一侧墙材料层145后，在至少一个第一沟槽136(如图11所示)中形成阻挡层150，阻挡层150在第二方向(如图8中的Y方向所示)两侧的侧壁和阻挡层150的底面分别与第一侧墙材料层145接触。
所述阻挡层150在第二方向两侧的侧壁和阻挡层150的底面分别与第一侧墙材料层145接触，因此，所述阻挡层150用于在第一方向(如图6中X方向所示)上对第一沟槽136进行切断。也就是说，所述阻挡层150用于作为第一沟槽136的剪切部件。后续将第一沟槽136的图形传递至基底50中时，阻挡层150起到刻蚀掩膜的作用，从而能够在基底50中形成相隔离的图形。与通过光刻工艺将第一沟槽在其延伸方向上进行切割的方案相比，本实施例有利于增大形成第一沟槽136的工艺窗口，从而提高图形传递的精度。
具体地，形成阻挡层150的步骤包括：如图10所示，在掩膜材料层130和第一侧墙材料层145上形成填充层190，所述填充层190还填充于第一沟槽136内；在填充层190内形成通槽(图未示)，所述通槽在第一方向上分割所述第一沟槽136内的填充层190，且所述通槽还沿第二方向延伸至掩膜材料层145上；在通槽中形成阻挡材料层(图未示)，所述阻挡材料层还覆盖填充层190的顶面；回刻蚀(etch back)所述阻挡材料层，保留所述通槽中的阻挡材料层作为阻挡层150；如图11所示，回刻蚀所述阻挡材料层后，去除所述填充层190。
填充层190用于为阻挡层150的形成提供工艺平台。填充层190的材料为易于去除的材料，且去除填充层190的工艺对掩膜材料层130和基底50的损伤较小。本实施例中，填充层190的材料为旋涂碳(SOC)材料。在其他实施例中，填充层的材料还可以为ODL(organicdielectric layer，有机介电层)材料或BARC(Bottom Anti-Reflective Coating，底部抗反射涂层)材料。
本实施例中，通过干法刻蚀工艺，回刻蚀所述阻挡材料层。
需要说明的是，阻挡层150形成于通槽中，因此，通过合理设定填充层190的厚度、以及对阻挡材料层的刻蚀量，易于使得阻挡层150的高度满足工艺需求，工艺灵活性较高。
本实施例中，阻挡层150的材料为氧化硅。在其他实施例中，所述阻挡层的材料还可以为低温氧化物(low temperature oxide，LTO)、氧化钛或碳氧化硅。
本实施例中，采用原子层沉积工艺形成阻挡材料层，以提高阻挡层材料层的质量。在其他实施例中，根据阻挡层的材料，还可以采用低压化学气相淀积(LPCVD)工艺形成阻挡层。
需要说明的是，阻挡层150在第一方向上的宽度不宜过小，也不宜过大。如果阻挡层150在第一方向上的宽度过小，则容易增加形成通槽的工艺难度，甚至出现部分区域的通槽不能正常形成；如果阻挡层150在第一方向上的宽度大，在形成阻挡层150的过程中，在通槽顶部位置处容易出现提早封口的问题，从而导致所述阻挡层150中出现孔洞(void)缺陷。为此，本实施例中，所述阻挡层150在第一方向上的宽度为20nm至40nm，例如22nm。
其中，阻挡层150在第一方向上的宽度受到阻挡材料层的形成工艺的限制，如本实施例中，形成阻挡材料层的工艺为原子层沉积工艺，在此情况下，通槽在第一方向两侧的侧壁沉积的阻挡材料层接触在一起而使得通槽被填满，因此阻挡层150在第一方向上的宽度不会太大，阻挡层150自身在第一方向上的宽度受到限制。所以，后续有必要形成第二侧墙层来增强对阻挡层150的保护。
还需要说明的是，第一沟槽136的侧壁形成有第一侧墙层140，因此，在所述第二方向上，即使所述通槽露出相对应第一沟槽136侧壁的第一侧墙层140，所述阻挡层150的形成位置仍是符合工艺要求的。也就是说，形成通槽的形成具有较大的工艺窗口，例如，可以缓解光刻工艺解析度的限制。
结合参考图12至图13，图12是俯视图，图13是图12沿CC1割线的剖视图，回刻蚀所述第一侧墙材料层145直至暴露出所述掩膜材料层130的顶面和第一沟槽136的底面，形成所述第一侧墙140。
回刻蚀第一侧墙材料层145直至暴露出掩膜材料层130的顶面和第一沟槽136的底面后，保留第一沟槽136侧壁上的第一侧墙材料层145，并露出第一沟槽136的底面，从而为后续将第一沟槽136的图形传递至基底50中做准备。
本实施例中，采用无掩膜层刻蚀工艺回刻蚀第一侧墙材料层145。具体地，无掩膜刻蚀工艺为各向异性干法刻蚀。通过采用各向异性干法刻蚀，能够沿垂直于基底50表面的方向，去除第一沟槽136底部和掩膜材料层130顶部的第一侧墙材料层145，并使得第一沟槽136侧壁上的第一侧墙材料层145被保留。而且，通过采用无掩膜层刻蚀工艺，使得第一侧墙材料层145的宽度范围不受光刻工艺的影响，因此，第一侧墙层140的宽度能够做的很小，从而使相邻第二沟槽与第一沟槽136的间距满足设计最小间隔，且第一侧墙层140仍具有良好的位置精确度和形貌精确度，以避免现有的光刻工艺带来的对准误差问题。
需要说明的是，形成阻挡层150后，去除第一沟槽136底部以及掩膜材料层130顶部的第一侧墙材料层145，从而避免形成阻挡层150的制程对掩膜材料层130或刻蚀停止层120造成损伤，进而避免对图形传递的精度产生影响。相应的，在阻挡层150的作用下，回刻蚀第一侧墙材料层145直至暴露出掩膜材料层130的顶面和第一沟槽136的底面的步骤中，保留阻挡层150底部的第一侧墙材料层145作为底层余留层141。
本实施例中，第一侧墙材料层145的厚度为
Figure BDA0002261416220000101
至/>
Figure BDA0002261416220000102
因此，第一侧墙层140的宽度为/>
Figure BDA0002261416220000103
至/>
Figure BDA0002261416220000104
其中，第一侧墙层140的宽度指的是：第一侧墙层140在垂直于第一沟槽136侧壁方向的尺寸。
结合参考图14至图17，形成所述第一侧墙层140后，在所述第一侧墙层140露出的所述阻挡层150侧壁形成第二侧墙层160(如图15所示)。
后续制程还包括：刻蚀相邻第一沟槽136之间的掩膜材料层130，形成第二沟槽。第二侧墙层160用于保护阻挡层150的侧壁，以减小形成第二沟槽时所采用的刻蚀工艺对阻挡层150侧壁的损伤，因此，当后续将第一沟槽136的图形传递至基底50中时，有利于提高图形传递的精度。而且，刻蚀相邻第一沟槽136之间的掩膜材料层130时，第二侧墙层160也可以起到刻蚀掩膜的作用。
因此，第二侧墙层160与掩膜材料层130的材料不同。第二侧墙层160的材料可以为氮化硅、氧化硅、氮氧化硅或碳化硅。无定形硅与上述材料之间具有较高的刻蚀选择比。
本实施例中，第二侧墙层160的材料与第一侧墙层140的材料不同。根据工艺需求，后续将第一沟槽136中的图形传递至基底50中时，部分第一沟槽136中的第一侧墙层140和第二侧墙层160共同作为掩膜，部分第一沟槽136中的第一侧墙层140单独作为掩膜。也就是说，将第一沟槽136中的图形传递至基底50中之前，对应于没有阻挡层的第一沟槽，还可以包括去除该第一沟槽136中的第二侧墙层160的步骤，因此，通过使第二侧墙层160的材料与第一侧墙层140的材料不同，提高了工艺灵活性，以便于去除部分第一沟槽136中的第二侧墙层160。例如：当与第一沟槽136相对应的互连开口沿第二方向的尺寸较小时，则保留第一沟槽136中的第二侧墙层160；当与第一沟槽136相对应的互连开口沿第二方向的尺寸较大时，则对应于没有阻挡层的第一沟槽，去除该第一沟槽136中的第二侧墙层160。
需要说明的是，当去除部分第一沟槽136中的第二侧墙层160时，仅去除未形成有阻挡层150的第一沟槽136中的第二侧墙层160，从而使第二侧墙层160对阻挡层150起到保护作用。
本实施例中，第一侧墙层140的材料为金属氧化物，第二侧墙层160的材料为氮化硅。金属氧化物和氮化硅的刻蚀选择比较高。在其他实施例中，当后续无需去除第二侧墙层时，所述第一侧墙层和第二侧墙层的材料也可以相同。
需要说明的是，第二侧墙层160的宽度不宜过小，也不宜过大。若宽度过小，后续形成第二沟槽时，阻挡层150的侧壁受损的概率较高；若宽度过大，相应会导致第一沟槽136的剩余空间过小，当第一沟槽136中的第一侧墙层140和第二侧墙层160共同作为掩膜时，容易导致第一沟槽136所对应互连开口的宽度过小，工艺局限性较大。为此，本实施例中，所述第二侧墙层160的宽度为
Figure BDA0002261416220000112
至/>
Figure BDA0002261416220000111
例如为/>
Figure BDA0002261416220000113
其中，第二侧墙层160的宽度指的是：第二侧墙层160在垂直于第一沟槽136侧壁方向的尺寸。
具体地，形成第二侧墙层160的步骤包括：
参考图14，图14是基于图13的剖面图，形成第二侧墙材料层165，第二侧墙材料层165保形覆盖第一侧墙层140的侧壁和顶部、第一沟槽136底部、阻挡层150顶部和阻挡层150在第一方向(如图12中X方向所示)两侧的侧壁、以及掩膜材料层130的顶部。
所述第二侧墙材料层165为后续形成的第二侧墙层提供工艺基础。
本实施例中，采用原子层沉积工艺形成第二侧墙材料层165。原子层沉积工艺是以单原子层形式逐层沉积形成薄膜，通常用于进行原子尺度可控的薄膜生长，该工艺具有较强的填隙能力和台阶覆盖能力，有利于提高第二侧墙材料层165的形成质量和厚度均一性，使得第二侧墙材料层165能够很好的覆盖第一沟槽136的底部拐角处，且易于控制第二侧墙材料层165的厚度。
结合参考图15至图17，图15是俯视图，图16是图15沿CC1割线的剖视图，图17是图15沿DD1割线的剖视图，去除所述阻挡层150顶部、第一侧墙层140顶部、掩膜材料层130顶部、以及第一沟槽136底部的第二侧墙材料层165，保留所述第一侧墙层140侧壁以及所述阻挡层150侧壁的第二侧墙材料层165作为第二侧墙层160。
本实施例中，采用无掩膜层刻蚀工艺，刻蚀侧墙材料层165。具体地，无掩膜刻蚀工艺为各向异性干法刻蚀，从而能够能够沿垂直于基底50表面的方向刻蚀侧墙材料层165，从而去除阻挡层150顶部、第一侧墙层140顶部、掩膜材料层130顶部、以及第一沟槽136底部的第二侧墙材料层165，并使得第一侧墙层140侧壁和阻挡层150侧壁的第二侧墙材料层165被保留。第二侧墙层160采用无掩膜刻蚀工艺形成，第二侧墙层160的宽度范围不受光刻工艺的影响，使得第二侧墙层160的宽度能够做的很小，且第二侧墙层160仍具有良好的位置精确度和形貌精确度，以避免现有的光刻工艺带来的对准误差问题。
需要说明的是，在形成第一侧墙层140的过程中，回刻蚀第一侧墙材料层145直至暴露出掩膜材料层130顶面和第一沟槽136底面的步骤中，保留阻挡层150底部的第一侧墙材料层145作为底层余留层141，因此，形成第二侧墙层160之后，第二侧墙层160还覆盖底层余留层141在第一方向两侧的侧壁。
结合参考图18至图20，图18是基于图15的俯视图，图19是图18沿CC1割线的剖视图，图20是图18沿DD1割线的剖视图，以所述第一侧墙层140、第二侧墙层160和阻挡层150为掩膜，刻蚀相邻所述第一沟槽136之间的掩膜材料层130，以在所述掩膜材料层130中形成贯穿掩膜材料层130的第二沟槽137，所述第二沟槽137和第一沟槽136之间被所述第一侧墙层140隔离。
第二沟槽137用于定义后续形成于介质层110中的互连开口的位置、形状和尺寸。与在同一步骤中形成第一沟槽和第二沟槽的方案相比，本实施例分别形成第一沟槽136和第二沟槽137，有利于提高形成第一沟槽136和第二沟槽137的工艺窗口(例如：改善光学邻近效应或缓解光刻工艺解析度的限制)，使第一沟槽136和第二沟槽137的图形精度得到保障，从而提高图形传递的精度。
本实施例中，刻蚀相邻第一沟槽136之间的掩膜材料层130，也就是刻蚀去除相邻第一沟槽136之间的牺牲掩膜层130c，牺牲掩膜层130c的被刻蚀速率大于第二侧墙层160的被刻蚀速率，从而使得第二侧墙层160对阻挡层150的侧壁起到保护作用。具体地，以第一侧墙层140、第二侧墙层160和阻挡层150为掩膜，刻蚀去除所述牺牲掩膜层130c(如图21所示)，以在掩膜材料层130中形成贯穿掩膜材料层130的第二沟槽137。
本实施例中，掺杂掩膜层130a的耐刻蚀度大于牺牲掩膜层130c的耐刻蚀度，因此，牺牲掩膜层130c和掺杂掩膜层130a之间的刻蚀选择比较大，这显著提高了形成第二沟槽137的工艺窗口。本实施例中，采用无掩膜层刻蚀工艺，刻蚀牺牲掩膜层130c，因此，第二沟槽137的形成工艺不受光刻工艺的影响。
本实施例中，以第一侧墙层140、第二侧墙层160和阻挡层150为掩膜，采用湿法刻蚀工艺刻蚀相邻第一沟槽136之间的牺牲掩膜层130c，以形成第二沟槽137。湿法刻蚀工艺是通过化学反应的方式，去除牺牲掩膜层130c，有利于减小对第一沟槽136露出的基底50造成的损伤；而且，通过选用湿法刻蚀工艺，易于对牺牲掩膜层130c和掺杂掩膜层130a实现较高的刻蚀选择比。
第一沟槽136的侧壁形成有第一侧墙层140，因此，去除牺牲掩膜层130c后，第一侧墙层140实现了第二沟槽137和第一沟槽136之间的隔离。
还需要说明的是，作为一种示例，形成所述第二沟槽137后，保留所有第一沟槽136中的第二侧墙层160。
本实施例中，形成所述第二沟槽137后，所述形成方法还包括：
参考图21，图21是基于图18的俯视图，以第一侧墙层140(如图18所示)、第二侧墙层160(如图18所示)、阻挡层150(如图18所示)和掩膜材料层130(如图18所示)为掩膜，刻蚀第一沟槽136(如图18所示)和第二沟槽137(如图18所示)底部的介质层110(如图20所示)，在介质层110中形成互连开口125。
第一沟槽136和第二沟槽137的图形传递至基底50中，形成位于介质层110中的互连开口125。由前述分析可知，通过形成第二侧墙层160，使得阻挡层150的形貌和尺寸得到保障，这相应提高了互连开口125的图形精度。具体地，互连开口125暴露出导电结构(图未示)的表面。
介质层110上还形成有刻蚀停止层120，因此，刻蚀介质层110之前，还刻蚀刻蚀停止层120。
本实施例中，形成所述互连开口125后，还包括：去除第一侧墙层140、第二侧墙层160、阻挡层150和掩膜材料层130。
参考图22，图22是基于图21的俯视图，在所述互连开口125(如图21所示)内填充互连导电结构500。
互连开口125的图形精度较高，使得互连导电结构500的形貌和布局满足设计需求，且有利于提高互连导电结构500的性能。本实施例中，互连导电结构500为后段工艺中的金属互连线，互连导电结构500与导电结构(图未示)实现电连接。其中，形成互连导电结构500的制程通常包括对导电材料进行平坦化处理的步骤，刻蚀停止层120在所述平坦化处理的过程中被去除。
相应的，本发明实施例还提供一种半导体结构。结合参考图15至图17，示出了本发明半导体结构一实施例的结构示意图，图15是俯视图，图16是图15沿CC1割线的剖面图，图17是图15沿DD1割线的剖面图。
所述半导体结构包括：基底50；掩膜材料层130，位于所述基底50上；多个间隔设置的第一沟槽136，所述第一沟槽136贯穿所述掩膜材料层130，所述第一沟槽136的延伸方向为第一方向(如图15中X方向所示)，与所述第一方向相垂直的方向为第二方向(如图15中Y方向所示)，所述多个第一沟槽136沿所述第二方向平行排列；第一侧墙层140，位于所述第一沟槽136的侧壁；阻挡层150，至少位于一个所述第一沟槽136中，所述阻挡层150在所述第一方向上分割所述第一沟槽136；第二侧墙层160，位于所述第一侧墙层136在所述第一方向两侧的侧壁表面。
本实施例中，所述基底50包括衬底100以及位于衬底100上的介质层110。其中，衬底100内形成有若干导电结构(未图示)。所述介质层110的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
所述掩膜材料层130作为核心层，从而为后续图形传递提供工艺基础。
本实施例中，部分区域的掩膜材料层130中具有掺杂离子，掺杂离子适于增大掩膜材料层130的耐刻蚀度。具体地，掺杂有离子的掩膜材料层130作为掺杂掩膜层130a，未掺杂有离子的掩膜材料层130作为牺牲掩膜层130c，牺牲掩膜层130c沿第一方向延伸。本实施例中，掺杂掩膜层130a的材料为掺杂有掺杂离子的无定形硅，牺牲掩膜层130c的材料为无定形硅。
后续制程还包括：刻蚀相邻第一沟槽136之间的掩膜材料层130，形成第二沟槽。牺牲掩膜层130c用于定义后续第二沟槽的形成位置。掺杂掩膜层130a的耐刻蚀度大于牺牲掩膜层130c的耐刻蚀度，因此，在后续形成第二沟槽的刻蚀工艺过程中，牺牲掩膜层130c和掺杂掩膜层130a之间具有较大的刻蚀选择比，这显著提高了形成第二沟槽的工艺窗口(例如：可采用无掩膜刻蚀的方式去除所述牺牲掩膜层130c)，且使得第二沟槽的图形精度得到保障。
本实施例中，掺杂离子为B离子，掺杂掩膜层130a的材料相应变为硼掺杂的硅，从而提高牺牲掩膜层130c和掺杂掩膜层130a之间的刻蚀选择比。且B原子的稳定性较高，使得掺杂掩膜层130a的热稳定性和化学稳定性得到保障。
本实施例中，通过合理设定掺杂掩膜层130a中的掺杂离子浓度，使牺牲掩膜层130c和掺杂掩膜层130a之间的刻蚀选择比满足工艺需求，以保证后续第二沟槽的形貌质量。
第一沟槽136用于定义后续形成于介质层110中的互连开口的位置、形状和尺寸。本实施例中，第一沟槽136位于牺牲掩膜层130c在第二方向的两侧，且第一沟槽136与牺牲掩膜层130c在基底50上的投影相邻接或者部分重合。
第一沟槽136与牺牲掩膜层130c在基底50上的投影相邻接或者部分重合，从而减小相邻第一沟槽136和第二沟槽的间距，并满足集成电路的设计复杂度要求。
通过第一侧墙层140，以实现第二沟槽与第一沟槽136之间的隔离，防止第二沟槽与第一沟槽136出现贯通的问题，而且，使得相邻第二沟槽与第一沟槽136的间距满足设计最小间隔。为此，第一侧墙层140与掩膜材料层130的材料不同，从而能够起到刻蚀掩膜的作用。本实施例中，第一侧墙层140的材料为金属氧化物。金属氧化物具有较高的耐刻蚀性，且与掩膜材料层130之间具有较高的刻蚀选择比。具体地，金属氧化物包括氧化钛、氧化钽、氧化钨、氧化钴、氧化铬、氧化矾、氧化镉、氧化铪、氧化铟、氧化铁、氧化铝、氧化锆、氧化锌和氧化镍中一种或多种。
本实施例中，所述第一侧墙层140的宽度为
Figure BDA0002261416220000161
至/>
Figure BDA0002261416220000162
例如为/>
Figure BDA0002261416220000163
Figure BDA0002261416220000164
其中，第一侧墙层140的宽度指的是：第一侧墙层140在垂直于阻挡层150侧壁方向的尺寸。
需要说明的是，形成第一侧墙层140的制程通常包括形成保形覆盖第一沟槽136的侧壁和底部、以及掩膜材料层130的顶部的第一侧墙材料层的步骤，还包括刻蚀第一侧墙材料层的步骤；其中，在半导体结构的形成过程中，阻挡层150在刻蚀第一侧墙材料层之前形成，因此，所述半导体结构还包括：位于阻挡层150底部的底层余留层141，底层余留层141是在刻蚀第一侧墙材料层时被保留下来的。
阻挡层150用于作为第一沟槽136的剪切部件。后续将第一沟槽136的图形传递至基底50中时，阻挡层150起到刻蚀掩膜的作用，从而在基底50中形成相隔离的图形。与通过光刻工艺将第一沟槽136在其延伸方向上进行切割的方案相比，通过阻挡层150，增大了形成第一沟槽136的工艺窗口，从而提高图形传递的精度。本实施例中，所述阻挡层150的材料参照前述内容。
本实施例中，所述阻挡层150在第一方向上的宽度为20nm至40nm。
所述第二侧墙层160用于保护阻挡层150的侧壁，以减小形成第二沟槽时所采用的刻蚀工艺对阻挡层150侧壁的损耗，相应减小了对阻挡层150沿第一方向(如图15中X方向所示)的尺寸以及阻挡层150形貌的影响，因此，后续将第一沟槽136的图形传递至基底50中时，有利于提高图形传递的精度。此外，后续刻蚀相邻第一沟槽136之间的掩膜材料层130的过程中，第二侧墙层160也可以起到刻蚀掩膜的作用。因此，第二侧墙层160与掩膜材料层130的材料不同。第二侧墙层160的材料可以为氮化硅、氧化硅、氮氧化硅或碳化硅。无定形硅与上述材料之间具有较高的刻蚀选择比。
本实施例中，第二侧墙层160的材料与第一侧墙层140的材料不同。根据工艺需求，后续将第一沟槽136中的图形传递至基底50中时，部分第一沟槽136中的第一侧墙层140和第二侧墙层160共同作为掩膜，部分第一沟槽136中的第一侧墙层140单独作为掩膜。也就是说，将第一沟槽136中的图形传递至基底50中之前，对应于没有阻挡层的第一沟槽，还可以包括去除该第一沟槽136中的第二侧墙层160的步骤，因此，通过使第二侧墙层160的材料与第一侧墙层140的材料不同，提高了工艺灵活性，以便于去除第二侧墙层160。
本实施例中，第一侧墙层140的材料为金属氧化物，第二侧墙层160的材料为氮化硅。金属氧化物和氮化硅的刻蚀选择比较高。在其他实施例中，第一侧墙层和第二侧墙层的材料也可以相同。
本实施例中，第二侧墙层160的宽度为
Figure BDA0002261416220000171
至/>
Figure BDA0002261416220000172
例如为/>
Figure BDA0002261416220000173
Figure BDA0002261416220000174
还需要说明的是，所述半导体结构还包括：位于阻挡层150底部的底层余留层141，因此，所述第二侧墙层160还覆盖底层余留层141在第一方向两侧的侧壁。
此外，所述基底50和掩膜材料层130之间还形成有刻蚀停止层120。所述刻蚀停止层120用于对基底50起到保护作用，从而减小刻蚀基底50之前的各制程对基底50表面的损伤。本实施例中，所述刻蚀停止层120位于介质层110和掩膜材料层130之间。
所述刻蚀停止层120的材料与掩膜材料层130的材料不同。本实施例中，所述刻蚀停止层120的材料为TiN、AlN或TaN等金属氮化物。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有掩膜材料层，所述掩膜材料层内形成有多个间隔设置的且贯穿所述掩膜材料层的第一沟槽，所述第一沟槽的延伸方向为第一方向，所述多个第一沟槽沿第二方向平行排列，所述第二方向垂直于所述第一方向；
形成第一侧墙层和阻挡层，所述第一侧墙层位于所述第一沟槽的侧壁，所述阻挡层位于至少一个所述第一沟槽中，所述阻挡层在所述第一方向上分割所述第一沟槽，所述第一侧墙层暴露出所述阻挡层在所述第一方向两侧的侧壁；
在所述第一侧墙层露出的所述阻挡层侧壁形成第二侧墙层；
以所述第一侧墙层、第二侧墙层和阻挡层为掩膜，刻蚀相邻所述第一沟槽之间的掩膜材料层，以在所述掩膜材料层中形成贯穿所述掩膜材料层的第二沟槽，所述第二沟槽和所述第一沟槽之间被所述第一侧墙层隔离。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的步骤包括：形成第二侧墙材料层，所述第二侧墙材料层保形覆盖所述第一侧墙层的侧壁和顶部、所述第一沟槽底部、所述阻挡层顶部和阻挡层在所述第一方向两侧的侧壁、以及所述掩膜材料层的顶部；
去除所述阻挡层顶部、第一侧墙层顶部、掩膜材料层顶部、以及第一沟槽底部的第二侧墙材料层，保留所述第一侧墙层侧壁以及所述阻挡层侧壁的第二侧墙材料层作为所述第二侧墙层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺，形成所述第二侧墙材料层。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，采用各向异性干法刻蚀工艺，去除所述阻挡层顶部、所述掩膜材料层顶部、以及第一沟槽底部的第二侧墙材料层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙层的材料与所述第一侧墙层的材料不同。
6.如权利要求1或5所述的半导体结构的形成方法，其特征在于，所述第一侧墙层的材料为金属氧化物；所述第二侧墙层的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一沟槽之前，还包括：对部分区域的所述掩膜材料层进行掺杂处理，适于增大经所述掺杂处理的掩膜材料层的耐刻蚀度，其中，未经所述掺杂处理的掩膜材料层作为牺牲掩膜层，所述牺牲掩膜层沿所述第一方向延伸；
在所述掺杂处理之后，在所述牺牲掩膜层的第二方向两侧的掩膜材料层中形成所述第一沟槽，所述第一沟槽的侧壁暴露出所述牺牲掩膜层；
以所述第一侧墙层、第二侧墙层和阻挡层为掩膜，刻蚀相邻所述第一沟槽之间的掩膜材料层的步骤包括：以所述第一侧墙层、第二侧墙层和阻挡层为掩膜，刻蚀去除所述牺牲掩膜层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述掩膜材料层的步骤中，所述掩膜材料层的材料为无定形硅；
进行所述掺杂处理的步骤中，所述掺杂处理的掺杂离子包括B离子。
9.如权利要求1或7所述的半导体结构的形成方法，其特征在于，以所述第一侧墙层、第二侧墙层和阻挡层为掩膜，采用湿法刻蚀工艺刻蚀相邻所述第一沟槽之间的掩膜材料层，形成所述第二沟槽。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙层和阻挡层的步骤包括：在所述第一沟槽的侧壁和底部、以及掩膜材料层的顶部形成第一侧墙材料层；形成所述第一侧墙材料层之后，在至少一个所述第一沟槽中形成所述阻挡层，所述阻挡层在所述第二方向两侧的侧壁和阻挡层的底面分别与第一侧墙材料层接触；回刻蚀所述第一侧墙材料层直至暴露出所述掩膜材料层的顶面和第一沟槽的底面，形成所述第一侧墙。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的步骤包括：在所述掩膜材料层和第一侧墙材料层上形成填充层，所述填充层还填充于所述第一沟槽内；在所述填充层内形成通槽，所述通槽在所述第一方向上分割所述第一沟槽内的所述填充层，且所述通槽还沿所述第二方向延伸至所述掩膜材料层上；在所述通槽中形成阻挡材料层，所述阻挡材料层还覆盖所述填充层的顶面；回刻蚀所述阻挡材料层，保留所述通槽中的阻挡材料层作为阻挡层；回刻蚀所述阻挡材料层后，去除所述填充层。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，回刻蚀所述第一侧墙材料层直至暴露出所述掩膜材料层的顶面和第一沟槽的底面的步骤中，保留所述阻挡层底部的第一侧墙材料层作为底层余留层；
形成所述第二侧墙层之后，所述第二侧墙层还覆盖所述底层余留层在所述第一方向两侧的侧壁。
13.如权利要求1或11所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为氧化硅、低温氧化物、碳氧化硅或氧化钛。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底上的介质层；
形成所述第二沟槽后，所述半导体结构的形成方法还包括：以所述第一侧墙层、第二侧墙层、阻挡层和掩膜材料层为掩膜，刻蚀所述第一沟槽和第二沟槽底部的所述介质层，在所述介质层中形成互连开口；在所述互连开口中填充互连导电结构。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙层的宽度为
Figure FDA0004259575840000031
至/>
Figure FDA0004259575840000032
所述第一侧墙层的宽度为/>
Figure FDA0004259575840000033
至/>
Figure FDA0004259575840000034
16.如权利要求1或11所述的半导体结构的形成方法，其特征在于，所述阻挡层在所述第一方向上的宽度为20nm至40nm。
17.一种半导体结构，其特征在于，包括：
基底；
掩膜材料层，位于所述基底上；
多个间隔设置的第一沟槽，所述第一沟槽贯穿所述掩膜材料层，所述第一沟槽的延伸方向为第一方向，所述多个第一沟槽沿第二方向平行排列，所述第二方向垂直于所述第一方向；
第一侧墙层，位于所述第一沟槽的侧壁；
阻挡层，至少位于一个所述第一沟槽中，所述阻挡层在所述第一方向上分割所述第一沟槽；
第二侧墙层，位于所述阻挡层在所述第一方向两侧的侧壁表面，所述第二侧墙层与所述第一侧墙层为非一体型结构。
18.如权利要求17所述的半导体结构，其特征在于，所述第二侧墙层的材料与所述第一侧墙层的材料不同；
所述第一侧墙层的材料为金属氧化物；所述第二侧墙层的材料为氮化硅、氧化硅、氮氧化硅或碳化硅；
所述阻挡层的材料为氧化硅、低温氧化物、碳氧化硅或氧化钛。
19.如权利要求17所述的半导体结构，其特征在于，所述第二侧墙层的宽度为
Figure FDA0004259575840000041
至
Figure FDA0004259575840000042
20.如权利要求17所述的半导体结构，其特征在于，部分区域的所述掩膜材料层中具有掺杂离子，所述掺杂离子适于增大所述掩膜材料层的耐刻蚀度，所述掺杂离子包括B离子，其中，未掺杂有离子的所述掩膜材料层作为牺牲掩膜层，所述牺牲掩膜层沿所述第一方向延伸；
所述第一沟槽位于所述牺牲掩膜层在所述第二方向的两侧，且所述第一沟槽与所述牺牲掩膜层在所述基底上的投影相邻接或者部分重合。
CN201911072603.1A 2019-11-05 2019-11-05 半导体结构及其形成方法 Active CN112768344B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911072603.1A CN112768344B (zh) 2019-11-05 2019-11-05 半导体结构及其形成方法
US16/863,343 US11276608B2 (en) 2019-11-05 2020-04-30 Semiconductor structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911072603.1A CN112768344B (zh) 2019-11-05 2019-11-05 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112768344A CN112768344A (zh) 2021-05-07
CN112768344B true CN112768344B (zh) 2023-07-04

Family

ID=75688832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911072603.1A Active CN112768344B (zh) 2019-11-05 2019-11-05 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11276608B2 (zh)
CN (1) CN112768344B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373713A (zh) * 2020-10-14 2022-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114388430A (zh) * 2020-10-22 2022-04-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及掩膜版
CN116171036A (zh) * 2021-11-24 2023-05-26 长鑫存储技术有限公司 半导体结构及其制作方法
CN117080054B (zh) * 2023-09-22 2023-12-15 深圳市新凯来技术有限公司 半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637814A (zh) * 2013-11-11 2015-05-20 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其制备方法
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
WO2019132899A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Integrated circuits (ics) with electromigration (em)-resistant segments in an interconnect level
CN110061007A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101215304B1 (ko) * 2009-11-03 2012-12-26 한국전자통신연구원 나노 임프린트 리소그라피 공정용 템플릿 및 그 제조 방법
US9991156B2 (en) * 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
KR102666843B1 (ko) * 2018-08-31 2024-05-21 삼성디스플레이 주식회사 나노 임프린트용 스탬프 및 이의 제조 방법
CN111986995A (zh) * 2019-05-23 2020-11-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11276607B2 (en) * 2019-09-13 2022-03-15 International Business Machines Corporation Selective patterning of vias with hardmasks
CN112542381A (zh) * 2019-09-20 2021-03-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10998193B1 (en) * 2020-01-22 2021-05-04 International Business Machines Corporation Spacer-assisted lithographic double patterning
CN118039686A (zh) * 2020-02-06 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637814A (zh) * 2013-11-11 2015-05-20 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其制备方法
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
WO2019132899A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Integrated circuits (ics) with electromigration (em)-resistant segments in an interconnect level
CN110061007A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US11276608B2 (en) 2022-03-15
US20210134659A1 (en) 2021-05-06
CN112768344A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN112768344B (zh) 半导体结构及其形成方法
CN111524794B (zh) 半导体结构及其形成方法
CN108615702B (zh) 具互连结构的半导体装置与其制作方法
CN113782487B (zh) 半导体结构及其形成方法
CN112151608B (zh) 半导体结构及其形成方法
CN110957320B (zh) 半导体结构、存储器结构及其制备方法
CN112750775A (zh) 半导体装置的形成方法
CN112713087B (zh) 半导体结构及其形成方法
US10991596B2 (en) Semiconductor structure and method for forming same
US11769672B2 (en) Semiconductor structure and forming method thereof
US20240021728A1 (en) Semiconductor structure and fabrication method thereof
CN113823591B (zh) 半导体结构及其形成方法
US11651964B2 (en) Semiconductor structure and forming method thereof
CN112885714B (zh) 半导体结构及其形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN112786525A (zh) 半导体器件及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN114068691B (zh) 半导体结构的形成方法
CN117529095B (zh) 半导体结构的制造方法
CN112908836B (zh) 半导体结构及其形成方法
CN114664727A (zh) 半导体结构的形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN114823300A (zh) 半导体结构的形成方法
CN114551333A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant