CN112928057B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112928057B
CN112928057B CN201911235505.5A CN201911235505A CN112928057B CN 112928057 B CN112928057 B CN 112928057B CN 201911235505 A CN201911235505 A CN 201911235505A CN 112928057 B CN112928057 B CN 112928057B
Authority
CN
China
Prior art keywords
layer
core
forming
barrier
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911235505.5A
Other languages
English (en)
Other versions
CN112928057A (zh
Inventor
岳华聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911235505.5A priority Critical patent/CN112928057B/zh
Publication of CN112928057A publication Critical patent/CN112928057A/zh
Application granted granted Critical
Publication of CN112928057B publication Critical patent/CN112928057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法,形成方法包括:提供基底,基底上形成有多个核心层、以及保形覆盖核心层和基底的侧墙材料层,相邻的核心层和基底围成凹槽,凹槽的延伸方向为第一方向,与第一方向相垂直的为第二方向;在侧墙材料层上形成具有开口的牺牲层,开口位于部分凹槽上方,在第一方向上,开口露出相对应的凹槽的部分底部,且在第二方向上,开口露出凹槽两侧的核心层的部分顶部;去除开口露出的核心层顶部的侧墙材料层;至少填充牺牲层露出的凹槽,形成阻挡层;去除牺牲层;以阻挡层为掩膜,去除位于核心层顶部以及凹槽底部的侧墙材料层,形成侧墙层;形成侧墙层后,去除核心层。本发明避免出现核心层去除不完全的问题,以提高图形传递的精度。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(integrated circuit,IC)产业的快速成长,半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进,使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中,通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时,几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小,这相应增加了集成电路制造的难度和复杂度。
目前,在技术节点不断缩小的情况下,如何提高图形传递的精度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法,提高图形传递的精度。
为解决上述问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底,所述基底上形成有多个核心层、以及保形覆盖所述核心层和基底的侧墙材料层,相邻的所述核心层和所述基底围成凹槽,所述凹槽的延伸方向为第一方向,与所述第一方向相垂直的方向为第二方向;在所述侧墙材料层上形成牺牲层,所述牺牲层内形成有开口,所述开口位于部分所述凹槽的上方,在所述第一方向上,所述开口露出相对应的所述凹槽的部分底部,且在所述第二方向上,所述开口露出所述凹槽两侧的所述核心层的部分顶部;去除所述开口露出的所述核心层顶部的所述侧墙材料层;去除所述开口露出的所述核心层顶部的所述侧墙材料层后,至少填充所述牺牲层露出的所述凹槽,形成阻挡层;形成所述阻挡层后,去除所述牺牲层;去除所述牺牲层后,以所述阻挡层为掩膜,去除位于所述核心层顶部以及所述凹槽底部的侧墙材料层,形成侧墙层;形成所述侧墙层后,去除所述核心层。
相应的,本发明实施例还提供一种半导体结构,包括:基底;多个核心层,位于所述基底上,相邻的所述核心层和所述基底围成凹槽,所述凹槽的延伸方向为第一方向,与所述第一方向相垂直的方向为第二方向;牺牲层,覆盖所述基底和核心层,所述牺牲层内形成有开口,所述开口位于部分所述凹槽的上方,在所述第一方向上,所述开口露出相对应的所述凹槽的部分底部,且在所述第二方向上,所述开口露出所述凹槽两侧的所述核心层的部分顶部;侧墙材料层,位于所述牺牲层和核心层之间、以及所述牺牲层和基底之间,所述侧墙材料层还位于所述开口下方的所述凹槽的侧壁上;阻挡层,至少填充于所述牺牲层露出的所述凹槽中。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例在形成具有开口牺牲层后,去除所述开口露出的所述核心层顶部的所述侧墙材料层,随后在凹槽中形成阻挡层,并以所述阻挡层为掩膜,去除位于所述核心层顶部以及所述凹槽底部的侧墙材料层,形成侧墙层,接着去除所述核心层;由于在形成阻挡层之前,先去除了所述开口露出的所述核心层顶部的所述侧墙材料层,因此,在形成所述阻挡层的过程中,即使所述阻挡层还覆盖所述开口露出的所述核心层的顶部,在形成所述侧墙层的步骤中,在所述阻挡层所对应的位置处,也能避免出现所述侧墙层还覆盖所述凹槽两侧的核心层部分顶部的问题,相应的,去除所述核心层后,在所述阻挡层所对应的位置处,能够避免出现核心层去除不完全的问题,从而提高了图形传递的精度。
附图说明
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图;
图7是采用图1至图6所示形成方法所形成的互连结构的电镜图;
图8是另一种半导体结构的形成方法对应的结构示意图;
图9至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知,在技术节点不断缩小的情况下,如何提高图形传递的精度成为了一种挑战。目前,图形传递的精度有待提高。
现结合一种半导体结构的形成方法分析图形传递的精度有待提高的原因。
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1,提供基底10,所述基底10上形成有多个核心层20、以及保形覆盖所述核心层20和基底10的侧墙材料层35,相邻的所述核心层20和所述基底10围成凹槽(未标示),所述凹槽的延伸方向为第一方向(未标示),与所述第一方向相垂直的方向为第二方向(未标示)。
参考图2,在所述侧墙材料层35上形成牺牲层40,所述牺牲层40内形成有开口45,所述开口45位于部分所述凹槽的上方,在所述第一方向上,所述开口45露出相对应的所述凹槽的部分底部,且在所述第二方向上,所述开口45露出所述凹槽两侧的所述核心层20的部分顶部。
参考图3,填充所述开口45(如图2所示)和凹槽,形成阻挡材料层55。
参考图4,回刻蚀所述阻挡材料层55(如图3所示),剩余的所述阻挡材料层55作为所述阻挡层50。
参考图5,以所述阻挡层50为掩膜,去除位于所述核心层20顶部以及所述凹槽(未标示)底部的侧墙材料层35,形成侧墙层30。
参考图6,利用掩膜(mask),去除所述核心层20(如图5所示)。
回刻蚀阻挡材料层55时,对阻挡材料层55的刻蚀量难以精确控制。当所述阻挡层50还覆盖开口45露出的核心层20的顶部时,去除位于核心层20顶部以及凹槽(未标示)底部的侧墙材料层35的过程中,在所述阻挡层50的保护作用下,被所述阻挡层50覆盖的侧墙材料层35被保留,也就是说,所述阻挡层50正下方的侧墙层30还覆盖核心层20的部分顶部。
相应的,去除所述核心层20时,被所述侧墙层30覆盖的核心层20难以被去除。由于去除所述核心层20后,还包括:以所述侧墙层30和阻挡层50为掩膜,图形化所述基底10。所述核心层20的残留,相应降低了图形传递的精度。
例如;所述方法用于形成互连结构,图形化基底10的步骤用于在基底10内形成互连开口;形成互连开口后,还包括:在所述互连开口中形成互连结构。
结合参考图7,图7是采用上述方法所形成的互连结构的电镜图。如图7所示,图7中的白色条形结构为互连结构80。所述核心层20(如图5所示)的位置与互连开口的位置相对应,如果被侧墙层30覆盖的核心层20难以被去除。如图7中虚线圈所示,在阻挡层50相对应位置处(如图7中箭头A所示位置处),所述阻挡层50两侧对应位置处的互连结构80容易出现宽度减小的问题,从而影响互连结构的质量,进而影响半导体结构的性能。
图8是另一种半导体结构的形成方法对应的结构示意图。
为了避免核心层20a残留的问题,在回刻蚀阻挡材料层(图未示)以形成阻挡层50a时,可以增大对阻挡材料层的刻蚀量,使得阻挡层50a仅位于凹槽中,从而露出核心层20a顶部的侧墙材料层35a。但是,当所述阻挡层50a的厚度过小时,在图形化所述基底(未标示)之前,所述阻挡层50a容易被过早地去除,相应的,图形化所述基底10时,所述阻挡层难以起到掩膜的作用,这也会降低图形传递的精度。
为了解决所述技术问题,本发明实施例在形成阻挡层之前,先去除了开口露出的核心层顶部的侧墙材料层,因此,在形成阻挡层的过程中,即使所述阻挡层还覆盖开口露出的核心层的顶部,在形成所述侧墙层的步骤中,在所述阻挡层所对应的位置处,也能避免出现所述侧墙层还覆盖所述凹槽两侧的核心层部分顶部的问题,相应的,去除所述核心层后,在所述阻挡层所对应的位置处,能够避免出现核心层去除不完全的问题,从而提高了图形传递的精度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图9至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图9,提供基底100,所述基底100上形成有多个核心层200、以及保形覆盖所述核心层200和基底100的侧墙材料层215,相邻的所述核心层200和所述基底100围成凹槽205,所述凹槽205的延伸方向为第一方向,与所述第一方向相垂直的方向为第二方向(如图9中X方向所示)。
所述基底100用于为后续制程提供工艺平台。本实施例中,以形成半导体结构的方法应用于半导体制程中的后段(back end of line,BEOL)工艺为例,所述基底100包括衬底110、位于衬底110上的金属层间介质层120、以及位于所述金属层间介质层120上的硬掩膜材料层130。其中,所述衬底110内可以形成有若干导电结构(图未示),所述衬底110露出所述导电结构的顶面。
金属层间介质层120用于实现后段工艺中互连结构之间的电隔离。例如:金属层间介质层120可以为第一金属层间介质层,用于实现第一金属互连线(即M1 layer)之间的电隔离,其中,第一金属互连线指的是最靠近衬底110的互连结构。本实施例中,为了降低互连结构之间的寄生电容,从而减小RC延迟,所述金属层间介质层120的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。
硬掩膜材料层130用于保护金属层间介质层120,从而减小刻蚀金属层间介质层120之前的各制程对金属层间介质层120的损伤,例如,后续刻蚀所述金属层间介质层120上方的膜层时,所述硬掩膜材料层130的表面用于定义刻蚀停止的位置,从而提高刻蚀工艺的工艺窗口和轮廓控制。本实施例中,所述硬掩膜材料层130的材料为TEOS(正硅酸乙酯)。
核心层200用于为后续形成的侧墙层提供支撑,且核心层200用于定义后续形成于金属层间介质层120中的互连开口的位置、形状和尺寸。后续还会去除所述核心层200,因此,所述核心层200的材料为易于被去除的材料,且去除所述核心层200的工艺对其他膜层的损伤较小。本实施例中,核心层200的材料为无定型硅。在其他些实施例中,核心层的材料也可以为无定形碳。
本实施例中,核心层200的数量为多个,与核心层200的延伸方向相垂直的方向上,多个核心层200平行排列设置。相邻的核心层200和基底100围成凹槽205,凹槽205的延伸方向为第一方向,与第一方向相垂直的方向为第二方向。其中,凹槽205的延伸方向与核心层200的延伸方向相同。
所述侧墙材料层215为后续形成侧墙层提供工艺基础。其中,后续所形成的侧墙层位于所述核心层200的侧壁上,所述侧墙层作为图形化所述基底100的掩膜,从而使相邻互连开口能够相隔离,并使得相邻互连开口的间距能够满足设计最小间隔(designedminimum space)。为此,侧墙材料层215与核心层200的材料之间具有刻蚀选择比。所述侧墙材料层215的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氮氧化硅。
本实施例中,所述侧墙材料层215的材料为氮化硅。无定形硅与氮化硅具有较高的刻蚀选择比,且氮化硅的硬度和致密度较高,使侧墙层能够较好地起到刻蚀掩膜的作用。
本实施例中,采用原子层沉积(Atomic Layer Deposition,ALD)工艺形成所述侧墙材料层215。采用原子层沉积工艺形成的侧墙材料层215的厚度均匀性好,且侧墙材料层215具有良好的台阶覆盖能力,使得侧墙材料层215能够很好的覆盖凹槽205的底部拐角处。
结合参考图10和图11,在所述侧墙材料层215上形成牺牲层300(如图11所示),所述牺牲层300内形成有开口305,所述开口305位于部分所述凹槽205(如图9所示)的上方,在所述第一方向(未标示)上,所述开口305露出相对应的所述凹槽205的部分底部,且在所述第二方向(如图9中X方向所示)上,所述开口305露出所述凹槽205两侧的所述核心层200的部分顶部。
所述牺牲层300用于作为后续图形化所述侧墙材料层215的掩膜,且所述开口305用于为后续形成阻挡层提供空间位置。
本实施例中,在所述第二方向上,所述开口305露出凹槽205两侧的核心层200的部分顶部。形成所述开口305的制程通常包括光刻工艺和刻蚀工艺,因此,通过使所述开口305露出所述凹槽205两侧的所述核心层200的部分顶部,这有利于增大形成所述开口305所采用光刻工艺和刻蚀工艺的工艺窗口。
本实施例中,所述牺牲层300的材料为有机材料。有机材料易于被去除,且去除有机材料的工艺对其他膜层(例如:侧墙材料层215或核心层200)的损伤较小。其中,所述有机材料包括BARC(bottom anti-reflective coating,底部抗反射涂层)材料、ODL(organicdielectric layer,有机介电层)材料、光刻胶、DARC(dielectric anti-reflectivecoating,介电抗反射涂层)材料、DUO(Deep UV Light Absorbing Oxide,深紫外光吸收氧化层)材料、SOC(spin on carbon,旋涂碳)材料或APF(Advanced Patterning Film,先进图膜)材料。
本实施例中,所述牺牲层300的材料为ODL材料。通过选用ODL材料作为所述牺牲层300的材料,有利于使形成所述牺牲层300和开口305的工艺与光刻工艺相兼容,从而降低工艺复杂度。
具体地,形成所述牺牲层300和开口305的步骤包括:
如图10所示,形成覆盖侧墙材料层215的有机材料层350;在有机材料层350上形成抗反射涂层310;在抗反射层310上形成图形化的光刻胶层330。
所述有机材料层350作为平坦化层,用于为光刻胶层330的形成提供平坦的表面,这有利于提高曝光均匀性,从而提高光刻胶层330的尺寸和形貌精度。
本实施例中,所述抗反射涂层310为Si-ARC层,Si-ARC层有利于提高曝光均匀性,以保障图形转移的精度。
所述光刻胶层330中形成有图形开口335,所述图形开口335用于定义开口的位置、形状和尺寸。本实施例中,为了增大光刻工艺和后续刻蚀工艺的工艺窗口(例如:缓解光刻工艺解析度的限制),在所述第二方向(如图9中X方向所示)上,所述图形开口335的宽度大于所述凹槽205的宽度。
如图11所示,以光刻胶层330(如图10所示)为掩膜,依次刻蚀抗反射涂层310(如图10所示)和有机材料层350(如图10所示),在有机材料层350内形成开口305,且刻蚀后的剩余有机材料层350作为牺牲层300。
本实施例中,采用各向异性干法刻蚀工艺进行刻蚀,形成所述开口305。通过选用各向异性干法刻蚀工艺,有利于提高所述开口305的形貌质量,使得所述开口305的尺寸和形成位置能够满足工艺需求。
需要说明的是,在刻蚀抗反射涂层310和有机材料层350的过程中,光刻胶层330会逐渐被消耗。作为一种实施例,在形成开口305后,所述光刻胶层330被去除;相应的,形成所述开口305后,还包括:去除所述抗反射涂层310。
参考图12,去除所述开口305露出的核心层200顶部的侧墙材料层215。
后续制程还包括在所述凹槽205中形成阻挡层,在形成阻挡层后,去除所述牺牲层300,且在去除所述牺牲层300后,以所述阻挡层为掩膜,去除位于所述核心层200顶部以及所述凹槽205底部的侧墙材料层215,形成侧墙层。
本实施例在形成阻挡层之前,先去除了所述开口305露出的所述核心层200顶部的所述侧墙材料层215,因此,在形成所述阻挡层的过程中,即使所述阻挡层还覆盖所述开口305露出的所述核心层200的顶部,在形成所述侧墙层的步骤中,在所述阻挡层所对应的位置处,也能避免出现所述侧墙层还覆盖所述凹槽205两侧的核心层200部分顶部的问题,相应的,后续去除所述核心层200后,在所述阻挡层所对应的位置处,能够避免所述凹槽205两侧出现核心层200去除不完全的问题,从而提高图形传递的精度。
本实施例中,去除所述开口305露出的核心层200顶部的侧墙材料层215的步骤包括:以所述牺牲层300为掩膜,采用各向异性干法刻蚀工艺刻蚀所述侧墙材料层。通过选用各向异性干法刻蚀工艺进行刻蚀,以减小在第二方向上对侧墙材料层215的横向刻蚀,从而提高核心层200侧壁上的侧墙材料层215的完整性,进而提高后续所形成侧墙层的质量,使得侧墙层的作用得到保障。
本实施例中,在所述各向异性干法刻蚀工艺的过程中,所述侧墙材料层215和核心层200的刻蚀选择比大于3:1,从而减小对核心层200的损伤。
需要说明的是,在所述第一方向(未标示)上,所述开口305露出相对应的所述凹槽205的部分底部,因此,在所述各向异性干法刻蚀工艺的过程中,还去除所述开口305露出的所述基底100上的所述侧墙材料层215。
结合参考图13和图14,去除所述开口305(如图12所示)露出的所述核心层200顶部的所述侧墙材料层215后,至少填充所述牺牲层300露出的凹槽205(如图12所示),形成阻挡层400。
所述阻挡层400用于作为图形化所述基底100的掩膜。具体地,所述阻挡层400用于作为所述凹槽205的剪切部件(cut feature)。后续将凹槽205的图形传递至基底100中时,所述阻挡层400起到刻蚀掩膜的作用,从而能够在基底100中形成相隔离的图形,以满足集成电路的设计要求。与通过光刻工艺将凹槽在其延伸方向上进行切割的方案相比,本实施例有利于增大形成凹槽205的工艺窗口,从而提高图形传递的精度。
本实施例中,所述阻挡层400的材料为氧化硅。氧化硅的填充性较好,有利于提高阻挡层400在凹槽205内的填充质量。氮化硅与氧化硅具有较高的刻蚀选择比,后续去除位于所述核心层200顶部以及所述凹槽205底部的侧墙材料层215时,对所述阻挡层400的损伤小。无定形硅与氧化硅也具有较高的刻蚀选择比,后续去除核心层200时,对所述阻挡层400的损伤小。
在其他实施例中,所述阻挡层的材料还可以为低温氧化物(low temperatureoxide,LTO)或碳氧化硅,LTO和碳氧化硅均具有较高的填充性。
具体地,形成所述阻挡层150的步骤包括:
如图13所示,填充所述开口305(如图12所示)和凹槽205(如图12所示),形成阻挡材料层450。
所述阻挡材料层450用于为后续形成阻挡层提供工艺基础。
本实施例中,所述阻挡材料层450的材料为氧化硅,选用流动性化学气相沉积(FCVD)工艺形成所述阻挡材料层450,FCVD工艺的填充性较好。在其他实施例中,根据所述阻挡材料层的材料,还可以采用低压化学气相淀积(LPCVD)工艺形成所述阻挡材料层。
作为一种实施例,形成阻挡材料层450后,所述阻挡材料层450还覆盖牺牲层300的顶部,且形成所述阻挡材料层450后,还可以对所述阻挡材料层450进行平坦化处理,从而提高后续阻挡层的顶面平坦度。在其他实施例中,形成所述阻挡材料层后,所述阻挡材料层的顶面也可以低于所述牺牲层的顶面。
如图14所示,回刻蚀所述阻挡材料层450(如图13所示),剩余的所述阻挡材料层450作为所述阻挡层400。
本实施例中,通过各向异性干法刻蚀工艺,回刻蚀所述阻挡材料层450,从而提高阻挡层400的表面平坦度,且易于控制对阻挡材料层450的刻蚀量。
本实施例中,所述阻挡层400还覆盖开口305露出的核心层200的顶部。
通过使阻挡层400还覆盖开口305露出的核心层200的顶部,有利于提高形成阻挡层400所采用刻蚀工艺的工艺窗口,易于使阻挡层400的厚度能够满足工艺需求,从而避免对阻挡材料层450造成过刻蚀的问题,相应避免出现阻挡层400厚度过小的问题,进而避免阻挡层400在后续制程中被过早地去除。
但是,所述阻挡层400中高于所述核心层200顶部的部分的厚度不宜过大。如果所述厚度值过大,这相应会增大后续去除所述阻挡层400的工艺难度,反而不利于提高图形传递的精度。为此,本实施例中,所述阻挡层400中高于所述核心层200顶部的部分的厚度小于或等于20纳米。
当所述阻挡层400中高于所述核心层200顶部的部分的厚度过小时,则对工艺精度的要求较高,为此,本实施例中,为了提高形成所述阻挡层400所采用刻蚀工艺的工艺窗口、降低刻蚀工艺的难度,所述阻挡层400中高于所述核心层200顶部的部分的厚度为15纳米至20纳米。
作为一种实施例,所述阻挡层400的顶面高于所述核心层200顶部的所述侧墙材料层215的顶面。
参考图15,形成所述阻挡层400后,去除所述牺牲层300(如图14所示)。
去除所述牺牲层300,露出所述侧墙材料层215,从而为后续形成侧墙层和去除核心层200做准备。
本实施例中,所述牺牲层300的材料为有机材料,相应采用灰化工艺去除所述牺牲层300。
参考图16,去除所述牺牲层300(如图14所示)后,以所述阻挡层400为掩膜,去除位于所述核心层200顶部以及所述凹槽205底部的侧墙材料层215(如图15所示),形成侧墙层210。
所述侧墙层210用于作为图形化基底100的掩膜。具体地,后续去除所述核心层200后,以所述侧墙层210和阻挡层400共同作为掩膜,图形化所述基底100,从而在基底100中形成互连开口,所述互连开口用于形成互连结构。
所述侧墙层210用于在所述第二方向上实现相邻互连开口的隔离,防止相邻互连开口出现贯通的问题,且使得相邻互连开口的间距满足设计最小间隔。
本实施例中,通过无掩膜的方式进行各向异性干法刻蚀,去除位于所述核心层200顶部以及所述凹槽205底部的侧墙材料层215,形成侧墙层210。
通过无掩膜的方式进行各向异性干法刻蚀,从而能够沿垂直于基底100表面的方向进行刻蚀,以去除位于所述核心层200顶部以及所述凹槽205底部的侧墙材料层215,并使得凹槽205侧壁上的侧墙材料层215被保留。而且,在干法刻蚀的过程中,能够以所述核心层200的顶面作为刻蚀停止的位置。
由于侧墙层210为采用无掩膜的刻蚀工艺形成的,使得侧墙层210的宽度范围不受光刻工艺的影响,侧墙层210的宽度能够做的很小,从而使相邻互连开口的间距能够满足设计最小间隔,且侧墙层210仍具有良好的位置精确度和形貌精确度,以避免现有的光刻工艺带来的对准误差问题。
本实施例中,在所述各向异性干法刻蚀工艺的过程中,所述侧墙材料层215和核心层200的刻蚀选择比大于3:1,从而减小对核心层200的损伤。
结合参考图17至图20,形成所述侧墙层210后,去除所述核心层200(如图17所示)。
去除所述核心层200,以露出所述核心层200正下方的基底100,从而为后续图形化所述基底100做准备。
本实施例中,利用掩膜对所述核心层200进行刻蚀,以去除所述核心层200。
根据工艺需求,所述基底100上集成有多种用于形成互连结构的方法,也就是说,在所述基底100的部分区域中,所述基底100上未形成有核心层200和侧墙层210,因此,通过利用掩膜对核心层200进行刻蚀,能够减小对其他区域的影响,从而提高工艺兼容性,且减小对其他区域的图形传递精度的影响。
具体地,去除所述核心层200的步骤包括:
结合参考图17和图18,在所述凹槽205(如图16所示)对应的位置处形成掩膜层530(如图18所示),所述掩膜层530填充所述凹槽205,且覆盖所述凹槽205侧壁上的所述侧墙层210的顶部,所述掩膜层530还覆盖所述凹槽205和侧墙层210正上方的所述阻挡层400。
所述掩膜层530用于作为后续去除所述核心层200的掩膜,并对其他位置处的膜层起到保护作用。
本实施例中,所述掩膜层530的材料为有机材料。有机材料易于被去除,且去除有机材料的工艺对其他膜层(例如:侧墙层210或阻挡层400)的损伤较小。其中,所述有机材料包括BARC材料、ODL材料、光刻胶、DARC材料、DUO材料、SOC材料或APF材料。
本实施例中,所述掩膜层530的材料为ODL材料。通过选用ODL材料作为所述掩膜层530的材料,有利于使形成所述掩膜层530的工艺与光刻工艺相兼容,从而降低工艺复杂度。
具体地,定义形成牺牲层300时所采用的有机材料层350(如图10所示)作为第一有机材料层,所采用的抗反射层310(如图10所示)作为第一抗反射层,所采用的光刻胶层330(如图10所示)作为第一光刻胶层,形成所述掩膜层530的步骤包括:
如图17所示,形成覆盖所述基底100、核心层200、侧墙层210和阻挡层400的第二有机材料层500;在所述第二有机材料层500上形成第二抗反射涂层510;在所述第二抗反射涂层510上形成图形化的第二光刻胶层520。
所述第二有机材料层500作为平坦化层,用于为第二光刻胶层520的形成提供平坦的表面,这有利于提高曝光均匀性,从而提高所述第二光刻胶层520的尺寸和形貌精度。
本实施例中,所述第二抗反射涂层510为Si-ARC层,Si-ARC层有利于提高曝光均匀性,以保障图形转移的精度。
如图18所示,以第二光刻胶层520为掩膜,依次刻蚀第二抗反射涂层510和第二有机材料层500,刻蚀后的剩余第二有机材料层500作为掩膜层530。
本实施例中,采用各向异性干法刻蚀工艺进行刻蚀。通过选用各向异性干法刻蚀工艺,有利于提高所述掩膜层530的形貌质量,使得所述掩膜层530的尺寸和形成位置能够满足工艺需求。
需要说明的是,在刻蚀第二抗反射涂层510和第二有机材料层500的过程中,第二光刻胶层520会逐渐被消耗。作为一种实施例,在形成掩膜层530后,第二光刻胶层520被去除,所述掩膜层530顶部仅保留第二抗反射涂层510。
结合参考图19和图20,以所述掩膜层530为掩膜,去除所述掩膜层530露出的所述核心层200(如图19所示)。
本实施例中,采用干法刻蚀工艺去除所述掩膜层530露出的核心层200,从而提高刻蚀工艺的可控性。其中,在刻蚀所述核心层200时,所述核心层200的被刻蚀速率大于所述侧墙层210的被刻蚀速率,所述核心层200的被刻蚀速率大于所述阻挡层400的被刻蚀速率,从而使得所述侧墙层210和阻挡层400能够在后续工艺中起到应有的刻蚀掩膜的作用,从而提高图形传递的精度。
本实施例中,在刻蚀所述核心层200的过程中,所述核心层200和侧墙层210的刻蚀选择比大于5:1,所述核心层200和阻挡层400的刻蚀选择比大于5:1,从而减小对侧墙层210和阻挡层400的损伤。
在去除所述核心层200前,所述核心层200顶部未被所述侧墙层210所覆盖,因此,所述侧墙层210不会对核心层200的去除起到阻挡作用,从而避免所述核心层200出现去除不完全的问题。
结合参考图21,去除所述核心层200(如图19所示)后,还包括:去除所述掩膜层530(如图19所示)。
去除所述掩膜层530,从而为后续以所述侧墙层210和阻挡层400为掩膜,图形化所述基底100做准备。本实施例中,采用灰化工艺,去除所述掩膜层530。
相应的,去除所述核心层200后,所述形成方法还包括:以所述侧墙层210和阻挡层400为掩膜,图形化所述基底100,从而将所述侧墙层210和阻挡层400所定义出的图形传递至基底100中。
具体地,以所述侧墙层210和阻挡层400为掩膜,图形化所述硬掩膜材料层130。通过图形化所述硬掩膜材料层130,以形成具有图案的硬掩膜层,从而为后续在金属层间介质层120中形成互连开口做准备。
由前述记载刻蚀,由于所述核心层200能够被完全去除,这相应提高了互连开口的图形精度,从而使得形成于所述互连开口中的互连结构的形貌和布局满足设计需求,且有利于提高互连结构性能。
需要说明的是,如图14所示,在形成所述阻挡层400的过程中,所述阻挡层400还覆盖所述开口305露出的所述核心层200的顶部。
因此,如图19所示,形成所述掩膜层530后,去除所述核心层200之前,还包括:以所述掩膜层530为掩膜,去除所述掩膜层530露出的所述阻挡层400。
通过去除所述掩膜层530露出的所述阻挡层400,以露出被所述阻挡层400所覆盖的核心层200,从而为后续去除所述核心层200做准备。
本实施例中,采用各向异性干法刻蚀工艺进行刻蚀,去除所述掩膜层530露出的阻挡层400。通过选用各向异性干法刻蚀工艺,减小在第二方向上对阻挡层400的横向刻蚀,从而使所述掩膜层530下方的阻挡层400的完整性得到保障,进而使得剩余的所述阻挡层400能够在后续工艺中起到应有的刻蚀掩膜的作用。而且,在干法刻蚀工艺的过程中,能够以所述核心层200的顶面作为刻蚀停止的位置。
本实施例中,在刻蚀所述阻挡层400的过程中,所述阻挡层400的被刻蚀速率大于所述侧墙层210的被刻蚀速率,从而减小对侧墙层210的损伤,进而使得所述侧墙层210能够在后续工艺中起到应有的刻蚀掩膜的作用。
去除掩膜层530露出的阻挡层400的过程中,对其他膜层的影响较小,因此,工艺可行性高。且所述阻挡层400中高于核心层200顶部的部分的厚度小于或等于20纳米,这也相应降低了去除掩膜层530露出的阻挡层400的难度。
需要说明的是,在去除所述掩膜层530露出的阻挡层400的过程中,所述第二抗反射涂层510(如图18所示)也会发生损耗。作为一种实施例中,在去除所述掩膜层530露出的所述阻挡层400后,所述第二抗反射涂层510被去除。
本实施例中,如图20所示,在去除掩膜层530露出的阻挡层400后,继续以掩膜层530为掩膜,去除掩膜层530露出的核心层200(如图19所示)。
具体地,去除所述阻挡层400的步骤和去除所述核心层200的步骤在同一刻蚀腔室中进行,通过更换刻蚀气体、调整刻蚀参数,从而连续依次去除所述掩膜层530露出的阻挡层400和核心层200,进而提高制造效率。
相应的,本发明实施例还提供一种半导体结构。继续参考图14,示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括:基底100;多个核心层200,位于所述基底100上,相邻的所述核心层200和所述基底100围成凹槽205(如图9所示),所述凹槽205的延伸方向为第一方向,与所述第一方向相垂直的方向为第二方向(如图9中X方向所示);牺牲层300,覆盖所述基底100和核心层200,所述牺牲层300内形成有开口305,所述开口305位于部分所述凹槽205的上方,在所述第一方向上,所述开口305露出相对应的所述凹槽205的部分底部,且在所述第二方向上,所述开口305露出所述凹槽205两侧的所述核心层200的部分顶部;侧墙材料层215,位于所述牺牲层300和核心层200之间、以及所述牺牲层300和基底100之间,所述侧墙材料层215还位于所述开口305下方的所述凹槽205的侧壁上;阻挡层400,至少填充于所述牺牲层300露出的凹槽205中。
本实施例中,所述基底100包括衬底110、位于衬底110上的金属层间介质层120、以及位于金属层间介质层120上的硬掩膜材料层130。其中,衬底110内可以形成有若干导电结构(图未示),所述衬底110露出导电结构的顶面
所述金属层间介质层120用于形成互连开口,从而实现后段工艺中互连结构之间的电隔离。所述金属层间介质层120的材料为低k介质材料或超低k介质材料。
所述硬掩膜材料层130用于保护金属层间介质层120,从而减小刻蚀金属层间介质层120之前的各制程对金属层间介质层120的损伤,例如,后续刻蚀所述金属层间介质层120上方的膜层时,所述硬掩膜材料层130的表面用于定义刻蚀停止的位置,从而提高刻蚀工艺的工艺窗口和轮廓控制。本实施例中,所述硬掩膜材料层130的材料为TEOS。
所述核心层200用于为后续形成侧墙层提供支撑,且所述核心层200用于定义后续形成于金属层间介质层120中的互连开口的位置、形状和尺寸。所述核心层200的材料为易于被去除的材料,且去除所述核心层200的工艺对其他膜层的损伤较小。本实施例中,所述核心层200的材料为无定型硅。在其他些实施例中,所述核心层的材料也可以为无定形碳。
本实施例中,所述核心层200的数量为多个,与所述核心层200的延伸方向相垂直的方向上,所述多个核心层200平行排列设置。本实施例中,相邻的所述核心层200和所述基底100围成凹槽205,所述凹槽205的延伸方向为第一方向,与所述第一方向相垂直的方向为第二方向。其中,所述凹槽205的延伸方向与所述核心层200的延伸方向相同。
所述牺牲层300中的开口305用于为阻挡层400的形成提供空间位置。本实施例中,在第二方向上,所述开口305露出凹槽205两侧的核心层200的部分顶部。形成所述开口305的制程通常包括光刻工艺和刻蚀工艺,因此,通过使所述开口305露出所述凹槽205两侧的所述核心层200的部分顶部,这有利于增大形成所述开口305所采用光刻工艺和刻蚀工艺的工艺窗口。
本实施例中,所述牺牲层300的材料为有机材料。有机材料易于被去除,且去除有机材料的工艺对其他膜层(例如:侧墙材料层215或核心层200)的损伤较小。其中,所述有机材料包括BARC材料、ODL材料、光刻胶、DARC材料、DUO材料、SOC材料或APF材料。
本实施例中,所述牺牲层300的材料为ODL材料。通过选用ODL材料作为所述牺牲层300的材料,有利于使形成所述开口305的工艺与光刻工艺相兼容,从而降低工艺复杂度。
所述侧墙材料层215为后续形成侧墙层提供工艺基础。后续通过去除所述核心层200顶部以及所述凹槽205底部的侧墙材料层,以形成侧墙层。其中,侧墙层位于所述核心层200的侧壁上,所述侧墙层作为图形化所述基底100的掩膜,从而使相邻互连开口能够相隔离,并使得相邻互连开口的间距能够满足设计最小间隔。
为此,侧墙材料层215与核心层200的材料之间具有刻蚀选择比。所述侧墙材料层215的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氮氧化硅。本实施例中,侧墙材料层215的材料为氮化硅。无定形硅与氮化硅具有较高的刻蚀选择比,且氮化硅的硬度和致密度较高,能够较好地起到刻蚀掩膜的作用。
本实施例中,侧墙材料层215位于牺牲层300和核心层200之间、牺牲层300和基底100之间、以及开口305下方的凹槽205侧壁上。也就是说,在所述开口305露出的核心层200的顶部上未形成有所述侧墙材料层215。
所述阻挡层400至少填充于所述凹槽205中,且后续制程还包括:去除所述牺牲层300;在去除所述牺牲层300后,以所述阻挡层400为掩膜,去除位于所述核心层200顶部以及所述凹槽205底部的侧墙材料层215,形成侧墙层。
由于所述开口305露出的核心层200的顶部上未形成有所述侧墙材料层215,在形成所述阻挡层400的过程中,即使所述阻挡层400还覆盖所述开口305露出的所述核心层200的顶部,在形成所述侧墙层210的步骤中,在所述阻挡层400所对应的位置处,也能避免出现所述侧墙层还覆盖所述凹槽205两侧的核心层200部分顶部的问题;相应的,后续去除所述核心层200后,在所述阻挡层400所对应的位置处,能够避免所述凹槽205两侧出现核心层200去除不完全的问题,从而提高图形传递的精度。
所述阻挡层400用于作为图形化所述基底100的掩膜。具体地,所述阻挡层400用于作为所述凹槽205的剪切部件。后续将凹槽205的图形传递至基底100中时,所述阻挡层400起到刻蚀掩膜的作用,从而能够在基底100中形成相隔离的图形,以满足集成电路的设计要求。与通过光刻工艺将凹槽在其延伸方向上进行切割的方案相比,本实施例有利于增大形成凹槽205的工艺窗口,从而提高图形传递的精度。
本实施例中,所述阻挡层400的材料为氧化硅。氧化硅的填充性较好,有利于提高阻挡层400在凹槽205内的填充质量。氮化硅与氧化硅具有较高的刻蚀选择比,后续去除位于所述核心层200顶部以及所述凹槽205底部的侧墙材料层215时,对所述阻挡层400的损伤小。无定形硅与氧化硅也具有较高的刻蚀选择比,后续去除核心层200时,对所述阻挡层400的损伤小。
在其他实施例中,所述阻挡层的材料还可以为低温氧化物或碳氧化硅,低温氧化物和碳氧化硅均具有较高的填充性。
本实施例中,所述阻挡层400还覆盖开口305露出的核心层200的顶部。
形成所述阻挡层400的步骤通常包括:填充所述开口305和凹槽205,形成阻挡材料层;回刻蚀所述阻挡材料层,剩余的所述阻挡材料层作为所述阻挡层400。通过使所述阻挡层400还覆盖所述开口305露出的所述核心层200的顶部,有利于提高形成所述阻挡层400所采用刻蚀工艺的工艺窗口,易于使所述阻挡层400的厚度能够满足工艺需求,从而避免对阻挡材料层造成过刻蚀的问题,相应避免出现所述阻挡层400厚度过小的问题,进而避免所述阻挡层400在后续制程中被过早地去除。
但是,所述阻挡层400中高于所述核心层200顶部的部分的厚度不宜过大。如果所述厚度值过大,这相应会增大后续去除所述阻挡层400的工艺难度,反而不利于提高图形传递的精度。为此,本实施例中,所述阻挡层400中高于所述核心层200顶部的部分的厚度小于或等于20纳米。
当所述阻挡层400中高于所述核心层200顶部的部分的厚度过小时,则对工艺精度的要求较高,为此,本实施例中,为了提高形成所述阻挡层400所采用刻蚀工艺的工艺窗口、降低刻蚀工艺的难度,所述阻挡层400中高于所述核心层200顶部的部分的厚度为15纳米至20纳米。
作为一种实施例,所述阻挡层400的顶面高于核心层200顶部的侧墙材料层215的顶面。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成,也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,所述基底上形成有多个核心层、以及保形覆盖所述核心层和基底的侧墙材料层,相邻的所述核心层和所述基底围成凹槽,所述凹槽的延伸方向为第一方向,与所述第一方向相垂直的方向为第二方向;
在所述侧墙材料层上形成牺牲层,所述牺牲层内形成有开口,所述开口位于部分所述凹槽的上方,在所述第一方向上,所述开口露出相对应的所述凹槽的部分底部,且在所述第二方向上,所述开口露出所述凹槽两侧的所述核心层的部分顶部;
去除所述开口露出的所述核心层顶部的所述侧墙材料层;
去除所述开口露出的所述核心层顶部的所述侧墙材料层后,至少填充所述牺牲层露出的所述凹槽,形成阻挡层;
形成所述阻挡层后,去除所述牺牲层;
去除所述牺牲层后,以所述阻挡层为掩膜,去除位于所述核心层顶部以及所述凹槽底部的侧墙材料层,形成侧墙层;
形成所述侧墙层后,去除所述核心层;
去除所述核心层的步骤包括:在所述凹槽对应的位置处形成掩膜层,所述掩膜层填充所述凹槽,且覆盖所述凹槽侧壁上的所述侧墙层顶部,所述掩膜层还覆盖所述凹槽和侧墙层正上方的所述阻挡层;以所述掩膜层为掩膜,去除所述掩膜层露出的所述阻挡层;以所述掩膜层为掩膜,去除所述掩膜层露出的所述核心层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述开口露出的所述核心层顶部的所述侧墙材料层的步骤包括:以所述牺牲层为掩膜,采用各向异性干法刻蚀工艺刻蚀所述侧墙材料层;在所述各向异性干法刻蚀工艺的过程中,还去除所述开口露出的所述基底上的所述侧墙材料层。
3.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述阻挡层的步骤包括:填充所述开口和凹槽,形成阻挡材料层;回刻蚀所述阻挡材料层,剩余的所述阻挡材料层作为所述阻挡层。
4.如权利要求1或3所述的半导体结构的形成方法,其特征在于,形成所述阻挡层的步骤中,所述阻挡层还覆盖所述开口露出的所述核心层的顶部。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述阻挡层中高于所述核心层顶部的部分的厚度为15纳米至20纳米。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,所述核心层的材料为无定形硅或或无定型碳,所述侧墙材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氮氧化硅。
7.如权利要求1或6所述的半导体结构的形成方法,其特征在于,所述牺牲层的材料为有机材料。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,形成所述牺牲层和开口的步骤包括:形成覆盖所述侧墙材料层的有机材料层;在所述有机材料层上形成抗反射涂层;在所述抗反射层上形成图形化的光刻胶层;以所述光刻胶层为掩膜,依次刻蚀所述抗反射涂层和有机材料层,在所述有机材料层内形成所述开口,刻蚀后的剩余所述有机材料层作为牺牲层。
9.如权利要求1或3所述的半导体结构的形成方法,其特征在于,所述阻挡层的材料为所述阻挡层的材料为氧化硅、低温氧化物或碳氧化硅。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,通过无掩膜的方式进行各向异性干法刻蚀,去除位于所述核心层顶部以及所述凹槽底部的侧墙材料层,形成所述侧墙层。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述基底包括衬底、位于所述衬底上的金属层间介质层以及位于所述金属层间介质层上的硬掩膜材料层;去除所述核心层后,所述形成方法还包括:以所述侧墙层和阻挡层为掩膜,图形化所述硬掩膜材料层。
CN201911235505.5A 2019-12-05 2019-12-05 半导体结构及其形成方法 Active CN112928057B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911235505.5A CN112928057B (zh) 2019-12-05 2019-12-05 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911235505.5A CN112928057B (zh) 2019-12-05 2019-12-05 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112928057A CN112928057A (zh) 2021-06-08
CN112928057B true CN112928057B (zh) 2023-05-19

Family

ID=76160974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911235505.5A Active CN112928057B (zh) 2019-12-05 2019-12-05 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112928057B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097060B (zh) * 2020-01-08 2024-07-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346119A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法
CN108122843A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法以及半导体结构
CN108321079A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249572A (ja) * 2001-12-19 2003-09-05 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346119A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法
CN108122843A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法以及半导体结构
CN108321079A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN112928057A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
CN111524794A (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN112768344B (zh) 半导体结构及其形成方法
CN112151608A (zh) 半导体结构及其形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
CN112349588A (zh) 半导体结构的形成方法、晶体管
CN112928057B (zh) 半导体结构及其形成方法
CN110690117A (zh) 半导体结构及其形成方法
CN114373712A (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN114664727A (zh) 半导体结构的形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN114388430A (zh) 半导体结构的形成方法以及掩膜版
CN114639604A (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN111627801B (zh) 半导体结构的形成方法
CN113097060B (zh) 半导体结构及其形成方法
CN114639603A (zh) 半导体结构的形成方法
CN114823291A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant