CN114823291A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114823291A
CN114823291A CN202110063616.3A CN202110063616A CN114823291A CN 114823291 A CN114823291 A CN 114823291A CN 202110063616 A CN202110063616 A CN 202110063616A CN 114823291 A CN114823291 A CN 114823291A
Authority
CN
China
Prior art keywords
side wall
layer
self
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110063616.3A
Other languages
English (en)
Inventor
金吉松
苏柏青
苏柏松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110063616.3A priority Critical patent/CN114823291A/zh
Publication of CN114823291A publication Critical patent/CN114823291A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成核心层，所述核心层沿第一方向延伸，与所述第一方向相垂直的方向为第二方向；在所述核心层的侧壁上形成第一掩膜侧墙；在所述第一掩膜侧墙的侧壁上形成自对准牺牲侧墙；在所述核心层和自对准牺牲侧墙以及第一掩膜侧墙露出的基底上形成抗刻蚀层；去除所述自对准牺牲侧墙，形成第一凹槽；去除所述核心层，使所述第一掩膜侧墙围成第二凹槽；以所述第一掩膜侧墙和抗刻蚀层为掩膜，沿所述第一凹槽和第二凹槽刻蚀所述目标层，形成目标图形。本发明实施例有利于提高所述目标图形的尺寸精确度、以及目标图形与设计图形之间的匹配度。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与设计图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高所述目标图形的尺寸精确度、以及目标图形与设计图形之间的匹配度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成核心层，所述核心层沿第一方向延伸，与所述第一方向相垂直的方向为第二方向；在所述核心层的侧壁上形成第一掩膜侧墙；在所述第一掩膜侧墙的侧壁上形成自对准牺牲侧墙；在所述核心层和自对准牺牲侧墙以及第一掩膜侧墙露出的基底上形成抗刻蚀层；去除所述自对准牺牲侧墙，形成第一凹槽；去除所述核心层，使所述第一掩膜侧墙围成第二凹槽；以所述第一掩膜侧墙和抗刻蚀层为掩膜，沿所述第一凹槽和第二凹槽刻蚀所述目标层，形成目标图形。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，在形成所述第一掩膜侧墙后，在所述第一掩膜侧墙的侧壁上形成自对准牺牲侧墙，之后形成所述抗刻蚀层，以及去除所述自对准牺牲侧墙形成第一凹槽，去除所述核心层形成第二凹槽；与先形成用于为第一凹槽占位的牺牲层，再通过光刻和刻蚀工艺形成与牺牲层间隔排列的沟槽，随后在沟槽的侧壁上形成侧墙以使侧墙围成第二凹槽的方案相比，本发明实施例中，所述自对准牺牲侧墙和核心层分别用于定义第一凹槽、第二凹槽的形状及尺寸，且所述自对准牺牲侧墙在形成核心层之后形成，所述自对准牺牲侧墙自对准地形成在所述核心层的侧壁上，有利于对所述自对准牺牲侧墙的尺寸和位置进行精确控制，之后，通过去除自对准牺牲侧墙和核心层的方式，分别对应形成第一凹槽和第二凹槽，形成第一凹槽和第二凹槽的过程相应省去进行光刻工艺的过程，有利于避免在进行光刻和刻蚀工艺形成沟槽的过程中，由于套刻偏移导致沟槽与牺牲层的位置具有重叠(Overlay)区域的问题，进而有利于避免所述第一凹槽的尺寸受到所述重叠区域的影响，相应保证了所述第一凹槽的尺寸精确度，在沿所述第一凹槽和第二凹槽刻蚀所述目标层形成目标图形的过程中，所述目标图形的尺寸精确度以及目标图形与设计图形之间的匹配度得到了提升。
附图说明
图1至图6是一种半导体结构的形成方法一实施例中各步骤对应的结构示意图。
图7至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图21至图22是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与设计图形的匹配度成为了一种挑战。
现以目标图形为互连沟槽为示例，结合一种半导体结构的形成方法，分析提高形成于晶圆上的图形与设计图形的匹配度具有挑战的原因。图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，图1(a)为俯视图，图1(b)为图1(a)中沿y-y割线的剖面图，提供基底(图未示)，基底上形成有金属层间介质层1。
继续参考图1，在金属层间介质层1上形成核心层2、以及贯穿所述核心层2中的多个牺牲层3，多个牺牲层3之间间隔排布。
参考图2，图2(a)为俯视图，图2(b)为图2(a)中沿y-y割线的剖面图，去除相邻的牺牲层3之间的部分核心层2，在所述核心层2中形成贯穿核心层2的沟槽4，所述沟槽4的侧壁暴露出牺牲层3。
参考图3，图3(a)为俯视图，图3(b)为图3(a)中沿y-y割线的剖面图，在沟槽4的侧壁形成侧墙5，使位于沟槽4侧壁的侧墙5围成第一凹槽6。
参考图4，图4(a)为俯视图，图4(b)为图4(a)中沿y-y割线的剖面图，在形成侧墙5后，去除所述牺牲层3，在所述核心层2中形成贯穿核心层2的多个第二凹槽7，第二凹槽7和第一凹槽6之间被侧墙5隔离。
参考图5，图5a为俯视图，图5b为图5a中沿y-y割线的剖面图，以所述核心层2和侧墙5为掩膜，刻蚀所述第一凹槽6和第二凹槽7底部的金属层间介质层1，在所述金属层间介质层1中形成目标图形。具体地，所述目标图形为互连沟槽8。
参考图6，图6(a)为俯视图，图6(b)为图6(a)中沿y-y割线的剖面图，在互连沟槽8中形成互连线9。
上述方法中，先形成用于为第一凹槽6占位的牺牲层3，再通过光刻和刻蚀工艺形成与牺牲层3间隔排列的沟槽4，随后在沟槽4的侧壁上形成侧墙5以使侧墙5围成第二凹槽7，在形成所述沟槽4的过程中，当光刻工艺存在套刻偏移时，所述沟槽4与牺牲层3的位置具有部分重叠(Overlay)区域，从而导致牺牲层3的尺寸受到影响，在去除牺牲层3形成第一凹槽6后，第一凹槽6的尺寸也受到所述重叠区域的影响，导致第一凹槽6的尺寸精确度降低，相应地，在刻蚀所述第一凹槽6和第二凹槽7底部的金属层间介质层1形成目标图形(即所述互连沟槽8)时，所述目标图形的尺寸精确度降低，所述目标图形与设计图形之间的匹配度不佳，导致在所述互连沟槽8形成的互连线9的尺寸精度、以及互连线9的图形与设计图形的匹配度不佳。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，所述自对准牺牲侧墙和核心层分别用于定义第一凹槽、第二凹槽的形状及尺寸，且所述自对准牺牲侧墙在形成核心层之后形成，所述自对准牺牲侧墙自对准地形成在所述核心层的侧壁上，有利于对所述自对准牺牲侧墙的尺寸和位置进行精确控制，之后，通过去除自对准牺牲侧墙和核心层的方式，分别对应形成第一凹槽和第二凹槽，形成第一凹槽和第二凹槽的过程相应省去进行光刻工艺的过程，有利于避免在进行光刻和刻蚀工艺形成沟槽的过程中，由于套刻偏移导致沟槽与牺牲层的位置具有重叠区域的问题，进而有利于避免所述第一凹槽的尺寸受到所述重叠区域的影响，相应保证了所述第一凹槽的尺寸精确度，在沿所述第一凹槽和第二凹槽刻蚀所述目标层形成目标图形的过程中，目标图形的尺寸精确度以及目标图形与设计图形之间的匹配度得到了提升。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图7至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图7，图7(a)为俯视图，图7(b)是图7(a)沿y-y割线的剖面图，提供基底10，包括用于形成目标图形的目标层100。
基底10用于为工艺制程提供平台。目标层100为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，目标层100为介电层，所述目标图形为互连槽。后续图形化介电层，形成多个互连槽，之后在互连槽中形成金属互连线，介电层用于实现金属互连线之间的电隔离。因此，介电层为金属层间介质(IMD)层。介电层的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
基底10中可以形成有晶体管、电容器等半导体器件，基底10中还可以形成有电阻结构、导电结构等功能结构。本实施例中，基底10还包括位于目标层100底部的衬底110。作为一种示例，衬底110为硅衬底。
本实施例中，基底10还包括位于所述目标层100上的硬掩膜材料层115。后续先图形化硬掩膜材料层115形成硬掩膜层，再以硬掩膜层为掩膜图形化目标层100，有利于提高图形化目标层100的工艺稳定性和图形传递的精度。
硬掩膜材料层115选用与目标层100具有刻蚀选择性的材料。硬掩膜材料层115的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。作为一种示例，硬掩膜材料层115的材料为氮化钛。
在具体工艺中，根据实际的工艺需求，还能够在所述硬掩膜材料层115和目标层100之间设置应力缓冲层。此外，还能够在硬掩膜材料层115和应力缓冲层之间、以及硬掩膜材料层115上设置刻蚀停止层。关于应力缓冲层和刻蚀停止层的相关描述，本实施例在此不再赘述。
继续参考图7，在所述基底10上形成核心层120，所述核心层120沿第一方向(如图7(a)中X方向所示)延伸，与所述第一方向相垂直的方向为第二方向(如图7(b)中Y方向所示)。
本实施例中，所述第一方向和第二方向均平行于所述基底10表面。
所述核心层120用于为形成第二凹槽预先占据空间位置，所述核心层120还用于为形成第一掩膜侧墙提供支撑作用。
后续还会去除核心层120，因此，所述核心层120选用易于被去除的材料，以降低后续去除核心层120的难度。
本实施例中，所述核心层120的材料为氧化硅。
作为一种示例，形成所述核心层120的步骤包括：在所述基底10上形成核心材料层(图未示)；图形化所述核心材料层，形成所述核心层120。
在其他实施例中，还可以采用其他的工艺形成所述核心层，例如：采用自对准双重图形化(SADP)工艺或自对准四重图形化(SAQP)工艺，形成所述核心层。
需要说明的是，为方便示意和说明，本实施例仅示意出一个所述核心层120。但是，所述核心层120的数量不仅限于此。在其他实施例中，核心层的数量可以为多个，多个所述核心层沿所述第二方向间隔排列。
参考图8，图8(a)为俯视图，图8(b)为图8(a)沿y-y割线的剖面图，在所述核心层120的侧壁上形成第一掩膜侧墙130。
位于所述核心层120的侧壁上的第一掩膜侧墙130用于作为后续图形化目标层100的掩膜，位于核心层120侧壁上的第一掩膜侧墙130还用于为后续形成自对准牺牲侧墙提供支撑作用，后续去除核心层120形成第二凹槽、以及去除自对准牺牲侧墙形成第一侧墙后，所述第一掩膜侧墙130还用于隔离相邻的所述第一凹槽和第二凹槽。
本实施例中，所述核心层120和位于所述核心层120侧壁上的所述第一掩膜侧墙130构成图形结构层40，所述图形结构层40沿第一方向延伸，所述图形结构层包括第一端部41以及沿第一方向与第一端部41相背的第二端部42。
所述第一掩膜侧墙130选用与核心层120、目标层100具有刻蚀选择性的材料，所述第一掩膜侧墙130的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。作为一种示例，所述第一掩膜侧墙130的材料为氧化钛。
本实施例中，采用原子层沉积工艺形成所述第一掩膜侧墙130。采用原子层沉积工艺有利于提高所述第一掩膜侧墙130的厚度均一性和致密度，并且有利于形成厚度较小的第一掩膜侧墙130，从而对第一掩膜侧墙130的厚度进行精确控制，使得后续形成第一凹槽和第二凹槽后，相邻的第一凹槽和第二凹槽之间易于实现设计最小间隔。
原子层沉积工艺的台阶覆盖能力好，因此，本实施例中，所述第一掩膜侧墙130还形成于所述核心层120和基底10的顶面。
本实施例中，以在形成自对准牺牲侧墙之前，保留位于核心层120和基底10顶面的第一掩膜侧墙130为示例进行说明，在后续形成自对准牺牲侧墙的过程中，形成自对准牺牲侧墙的刻蚀工艺仅需对自对准牺牲侧墙和第一掩膜侧墙130具有刻蚀选择比，从而提高形成自对准牺牲侧墙的所述刻蚀工艺的可控性。
在其他实施例中，根据实际工艺需求，所述形成方法还包括：去除位于所述核心层和基底顶面的第一掩膜侧墙。具体地，采用各向异性的干法刻蚀工艺，去除位于所述核心层和基底顶面的所述第一掩膜侧墙。
本实施例中，为方便示意和说明，仅在剖面图中示意出位于所述核心层120顶面上的第一掩膜侧墙130。
参考图9，图9(a)为俯视图，图9(b)为图9(a)沿y-y割线的剖面图，在所述第一掩膜侧墙130的侧壁上形成自对准牺牲侧墙150。
后续步骤还包括：在所述核心层120、第一掩膜侧墙130和自对准牺牲侧墙150露出的基底10上形成抗刻蚀层；去除所述自对准牺牲侧墙150形成第一凹槽，去除所述核心层120形成第二凹槽。所述自对准牺牲侧墙150相应用于为形成第二凹槽预先占据空间位置。
与先形成用于为第一凹槽占位的牺牲层，再通过光刻和刻蚀工艺形成与牺牲层间隔排列的沟槽，随后在沟槽的侧壁上形成侧墙以使侧墙围成第二凹槽的方案相比，本实施例中，所述自对准牺牲侧墙150和核心层120分别用于定义第一凹槽、第二凹槽的形状及尺寸，且所述自对准牺牲侧墙150在形成核心层120之后形成，所述自对准牺牲侧墙150自对准地形成在所述核心层120的侧壁上，有利于对所述自对准牺牲侧墙120的尺寸和位置进行精确控制，之后，通过去除自对准牺牲侧墙150和核心层120的方式，分别对应形成第一凹槽和第二凹槽，形成第一凹槽和第二凹槽的过程相应省去进行光刻工艺的过程，有利于避免在进行光刻和刻蚀工艺形成沟槽的过程中，由于套刻偏移导致沟槽与牺牲层的位置具有重叠(Overlay)区域的问题，进而有利于避免所述第一凹槽的尺寸受到所述重叠区域的影响，相应保证了所述第一凹槽的尺寸精确度，有利于对第一凹槽的尺寸进行精确控制。
为此，所述自对准牺牲侧墙150选用易于被去除的材料，以降低后续去除自对准牺牲侧墙150的难度，且所述自对准牺牲侧墙150选用与所述第一掩膜侧墙130、基底200以及后续抗刻蚀层具有刻蚀选择性的材料，以免所述第一掩膜侧墙130、基底200以及后续抗刻蚀层在后续去除自对准牺牲侧墙150的过程中受损。
所述自对准牺牲侧墙150的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。本实施例中，所述自对准牺牲侧墙150的材料为无定形硅。
本实施例中，所述自对准牺牲侧墙150自对准地形成在所述第一掩膜侧墙130的侧壁上指的是，形成所述自对准牺牲侧墙150的过程不包括进行光刻工艺的步骤，采用形成侧墙(spacer)的工艺，形成所述自对准牺牲侧墙150。
本实施例中，所述自对准牺牲侧墙150覆盖位于所述基底10顶面的所述第一掩膜侧墙130，且还暴露出位于所述核心层120顶面的所述第一掩膜侧墙130。
具体地，形成所述自对准牺牲侧墙150的步骤包括：在所述核心层120的顶面、所述第一掩膜侧墙130的顶面和侧壁、以及所述基底10顶面上形成牺牲侧墙膜(图未示)；去除位于所述核心层120、第一掩膜侧墙130以及基底10的顶面上的牺牲侧墙膜，保留位于所述第一掩膜侧墙150侧壁上的牺牲侧墙膜用于作为所述自对准牺牲侧墙150。
形成所述牺牲侧墙膜的工艺包括原子层沉积工艺和化学气相沉积工艺中的一种或两种。本实施例中，采用原子层沉积工艺形成所述牺牲侧墙膜。原子层沉积工艺具有良好的阶梯覆盖能力，有利于提高所述牺牲侧墙膜在所述核心层120的顶面、所述第一掩膜侧墙130的顶面和侧壁、以及所述基底10顶面上的覆盖能力，相应提高牺牲侧墙膜的厚度均一性，且使得牺牲侧墙膜的成膜质量高、致密度高，相应提高所述自对准牺牲侧墙150的成膜质量。
本实施例中，采用各向异性的刻蚀工艺，去除位于所述核心层120、第一掩膜侧墙130以及基底10的顶面上的牺牲侧墙膜。各向异性的刻蚀工艺具有各向异性刻蚀的特性，即沿着垂直于基底10表面方向刻蚀的速率大于沿着平行于基底10表面方向刻蚀的速率，从而无需掩膜便能够将位于所述核心层120、第一掩膜侧墙130和基底10的顶面上的牺牲侧墙膜去除，同时位于第一掩膜侧墙130侧壁上的牺牲侧墙膜能够被保留用于作为所述自对准牺牲侧墙150，进而实现了所述自对准牺牲侧墙150在所述第一掩膜侧墙130侧壁上的自对准。
具体地，所述各向异性的刻蚀工艺可以为各向异性的干法刻蚀工艺。各向异性的干法刻蚀工艺具有刻蚀效率高、刻蚀工艺可控性高的优点。
本实施例中，所述自对准牺牲侧墙150沿所述第一方向且未与所述第一掩膜侧墙130相接触的侧壁为预设侧壁51。
本实施例中，形成所述自对准牺牲侧墙150的步骤中，所述自对准牺牲侧墙150包围所述第一掩膜侧墙130的侧壁，即所述自对准牺牲侧墙150环绕所述图形结构层40。
参考图10至图11，本实施例中，所述半导体结构的形成方法还包括：在形成所述自对准牺牲侧墙150后，去除位于所述第一端部41和第二端部42中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙150，使所述自对准牺牲侧墙150在所述图形结构层40的对应端部的侧壁位置处断开。
去除位于第一端部41和第二端部42中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙150，使所述自对准牺牲侧墙150在所述图形结构层40的对应端部的侧壁位置处断开，从而基于设计要求，使目标图形在对应位置处断开。
本实施例中，以去除位于所述第一端部41和第二端部42的侧壁上的所述自对准牺牲侧墙150作为示例进行说明。相应地，后续去除自对准牺牲侧墙150形成第一凹槽、去除所述核心层120形成第二凹槽后，位于所述第二凹槽两侧的第一凹槽之间相间隔。
作为一种示例，在去除位于所述第一端部41和第二端部42的侧壁上的所述自对准牺牲侧墙150后，沿所述第一方向，所述自对准牺牲侧墙150的端部相对于所述图形结构层40同一侧的端部缩进。在其他实施例中，在去除位于所述第一端部和第二端部的侧壁上的所述自对准牺牲侧墙后，沿所述第一方向，所述自对准牺牲侧墙任意一个或两个端部还可以与所述图形结构层同一侧的端部相齐平，仅需将所述图形结构层的第一端部和第二端部暴露出即可。
在另一些实施例中，根据设计要求，还可以仅去除所述第一端部和第二端部中任意一个端部的侧壁上的所述自对准牺牲侧墙，从而后续去除自对准牺牲侧墙形成第一凹槽、去除核心层形成第二凹槽后，所述第一凹槽在所述第二凹槽的一端端部相连，且在所述第二凹槽另一端的端部相间隔，使得所述第一凹槽不仅沿着所述第一方向延伸，还能够沿着第二方向延伸，所述第二凹槽的图形相应为二维图形，有利于提高目标图形的设计自由度，此外，与利用光罩的图形实现二维图形相比，所述实施例利用工艺步骤的叠加实现二维图形的设计，有利于降低工艺难度、增大工艺窗口。
在又一些实施例中，根据实际工艺要求，还可以不去除位于所述第一端部和第二端部中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙，从而后续形成的第一凹槽环绕所述第二凹槽，且第一凹槽和第二凹槽之间由所述第一掩膜侧墙相间隔。相应地，所述第一凹槽环绕所述第二凹槽，也能够实现第一凹槽的二维设计，提高了目标图形的设计自由度，并且与利用光罩的图形实现二维图形相比，有利于降低工艺难度、增大工艺窗口。
作为一种示例，去除位于所述第一端部41和第二端部42中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙150的步骤包括：
如图10所示，图10(a)为俯视图，图10(b)为图10(a)沿y-y割线的剖面图，在所述基底10上形成掩膜层160，在与基底10平行的投影面上，所述掩膜层160沿所述第二方向横跨所述图形结构层40和所述自对准牺牲侧墙150，且所述掩膜层160暴露出位于所述第一端部41和第二端部42中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙150。
所述掩膜层160用于作为刻蚀所述自对准牺牲侧墙150的掩膜。
本实施例中，所述掩膜层160的材料包括光刻胶。
本实施例中，在形成所述掩膜层160之前，所述形成方法还包括：在位于基底10顶面的第一掩膜侧墙130上形成平坦化层170，覆盖所述自对准牺牲侧墙150的顶面和侧壁以及位于所述核心层120顶面的所述第一掩膜侧墙130；在所述平坦化层170上形成抗反射层180。
平坦化层140用于为形成掩膜层160提供平坦的表面，从而提高图形转移的精度。本实施例中，平坦化层140的材料为旋涂碳(Spin-On Carbon，SOC)。
形成所述掩膜层160的过程包括进行曝光、显影的制程，所述抗反射层180用于减小曝光时的反射效应。本实施例中，所述抗反射层180的材料为BARC(Bottom Anti-reflective coating，底部抗反射涂层)。
本实施例中，为方便示意和说明，仅在剖面图中示意出所述平坦化层170和抗反射层180。
如图11所示，图11(a)为俯视图，图11(b)为图11(a)沿y-y割线的剖面图，以所述掩膜层160为掩膜，刻蚀所述自对准牺牲侧墙150。
本实施例中，采用各向异性的干法刻蚀工艺，去除位于所述第一端部41和第二端部42中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙150。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，有利于提高对自对准牺牲侧墙150的刻蚀剖面控制性，还有利于提高图形传递的精度。
具体地，以所述掩膜层160为掩膜，依次刻蚀所述抗反射层180和平坦化层170以及所述自对准牺牲侧墙150。
需要说明的是，本实施例中，以所述掩膜层160为掩膜，依次刻蚀所述抗反射层180和平坦化层170以及所述自对准牺牲侧墙150后，所述形成方法还包括：去除所述掩膜层160和抗反射层180以及平坦化层170，以便于后续工艺制程的进行。具体地，可以采用依次进行的灰化工艺和湿法去胶工艺，去除所述掩膜层160和抗反射层180以及平坦化层170。
参考图12至图13，在所述核心层120和自对准牺牲侧墙150以及第一掩膜侧墙130露出的基底10上形成抗刻蚀层200。
所述抗刻蚀层200用于作为后续图形化目标层100的掩膜。
本实施例中，所述抗刻蚀层200覆盖位于所述基底10顶面的所述第一掩膜侧墙130，且还暴露出位于所述核心层120顶面的所述第一掩膜侧墙130。
具体地，所述抗刻蚀层200覆盖位于所述基底10顶面的第一掩膜侧墙130顶面，且覆盖所述自对准牺牲侧墙150的侧壁、以及第一掩膜侧墙130的侧壁。
所述抗刻蚀层200选用与所述核心层120、自对准牺牲侧墙150的材料具有刻蚀选择性的材料，以保证抗刻蚀层200用于作为图形化目标层100的刻蚀掩膜作用。
本实施例中，所述抗刻蚀层200与所述自对准牺牲侧墙150的材料相同，且所述抗刻蚀层200中具有掺杂离子，所述掺杂离子适于增大所述抗刻蚀层200与所述自对准牺牲侧墙150之间的刻蚀选择比。
所述抗刻蚀层200与自对准牺牲侧墙150的材料相同，有利于提高工艺兼容性，而且，所述抗刻蚀层200中具有掺杂离子，以增大所述抗刻蚀层200与自对准牺牲侧墙150之间的刻蚀选择比，从而后续去除所述自对准牺牲侧墙150的过程中，对抗刻蚀层200造成误刻蚀的几率低，以保证抗刻蚀层200的图形完整性，相应提高后续图形传递的精度。
本实施例中，所述掺杂离子适于增大所述抗刻蚀层200与自对准牺牲侧墙150之间的刻蚀选择比指的是，在后续进行刻蚀工艺的过程中，当刻蚀所述抗刻蚀层200时，所述抗刻蚀层200与自对准牺牲侧墙150之间具有较高的刻蚀选择比，刻蚀所述抗刻蚀层200的刻蚀工艺对自对准牺牲侧墙150造成误刻蚀的几率低；当刻蚀所述自对准牺牲侧墙150时，所述自对准牺牲侧墙150与所述抗刻蚀层200之间也具有较高的刻蚀选择比，刻蚀所述自对准牺牲侧墙150的刻蚀工艺对所述抗刻蚀层200造成误刻蚀的几率低。
具体地，本实施例中，抗刻蚀层200的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。作为一种示例，抗刻蚀层200的材料为无定形硅。
所述抗刻蚀层200中的掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。作为一种示例，所述抗刻蚀层200中的掺杂离子为硼离子。
本实施例中，形成所述抗刻蚀层200的步骤包括：
如图12所示，示出了基于图11(b)的剖面图，形成覆盖所述自对准牺牲侧墙150的顶面与侧壁、以及第一掩膜侧墙130的顶面的抗刻蚀材料层190。
形成所述抗刻蚀材料层190的工艺包括：化学气相沉积工艺、原子层沉积工艺和旋涂工艺中的一种或多种。
本实施例中，在形成所述抗刻蚀材料层190的过程中，还采用掺杂离子源，从而在形成所述抗刻蚀材料层190的过程中对抗刻蚀材料层190掺杂离子。
如图13所示，图13(a)为俯视图，图13(b)为图13(a)沿y-y割线的剖面图，去除高于所述自对准牺牲侧墙150顶面的所述抗刻蚀材料层190，剩余的所述抗刻蚀材料层190作为所述抗刻蚀层200。
本实施例中，采用平坦化工艺，去除高于所述自对准牺牲侧墙150顶面的所述抗刻蚀材料层190。具体地，所述平坦化工艺包括化学机械平坦化工艺和干法刻蚀工艺中的一种或两种。
参考图14，图14(a)为俯视图，图14(b)为图14(a)沿y-y割线的剖面图，本实施例中，所述半导体结构的形成方法还包括：在形成所述抗刻蚀层200之后，形成贯穿所述抗刻蚀层200的沟槽210，所述沟槽210沿第一方向延伸且与所述核心层120沿第二方向间隔排列，所述沟槽210露出位于所述核心层120一侧或两侧的所述自对准牺牲侧墙150的预设侧壁51。
所述沟槽210的侧壁用于为形成第二掩膜侧墙提供支撑的作用，从而使位于沟槽210的第二掩膜侧墙围成第一凹槽。
与第一凹槽的尺寸相比，所述沟槽210的尺寸更大，本实施例中，通过先形成尺寸较大的沟槽210，之后通过形成第二掩膜侧墙以围成尺寸更小的第一凹槽，在形成沟槽210的过程中，对形成沟槽210的光刻和刻蚀工艺的精度要求更低，相应有利于对沟槽210的尺寸进行精确控制。
本实施例中，所述抗刻蚀层200与自对准牺牲侧墙150的材料相同，且所述抗刻蚀层200中具有掺杂离子，适于提高抗刻蚀层200与自对准牺牲侧墙150之间的刻蚀选择比，从而在形成所述沟槽210的过程中，刻蚀所述抗刻蚀层200对所述自对准牺牲侧墙150造成误刻蚀的几率低，易于保证在刻蚀至所述自对准牺牲侧墙150的预设侧壁位置处时，刻蚀工艺对自对准牺牲侧墙150不再刻蚀，有利于保证所述自对准牺牲侧墙150的图形完整性，防止对自对准牺牲侧墙150的尺寸造成影响，相应保障后续第一凹槽的图形完整性和尺寸精确度。
本实施例中，采用各向异性的干法刻蚀工艺，刻蚀所述抗刻蚀层200，形成所述沟槽210。
本实施例中，所述沟槽210的底部暴露出位于所述基底10顶面的第一掩膜侧墙130。
本实施例中，以所述沟槽210的数量为一个，且所述沟槽210仅暴露出位于所述图形结构层40一侧的所述自对准牺牲侧墙150的预设侧壁51作为示例。在其他实施例中，沟槽的数量还可以大于或等于两个，沟槽可以暴露出位于所述图形结构层两侧的所述自对准牺牲侧墙的预设侧壁。
参考图15，图15(a)为俯视图，图15(b)为图15(a)沿y-y割线的剖面图，在所述沟槽210的侧壁上形成第二掩膜侧墙220，使位于所述沟槽210侧壁的第二掩膜侧墙220围成第三凹槽330。
所述第二掩膜侧墙220用于缩减所述沟槽210的尺寸，从而通过尺寸较大的沟槽210、以及位于沟槽210的第二掩膜侧墙220，定义出尺寸更小的第三凹槽330，同时，通过调整沟槽210和第二掩膜侧墙220的尺寸，还能够根据实际工艺需求对第三凹槽330的尺寸进行微调。
此外，后续去除自对准牺牲侧墙150形成第一凹槽后，所述第二掩膜侧墙220还用于实现第一凹槽与第三凹槽之间的隔离，且本实施例易于通过调整第二掩膜侧墙220的厚度，使得第一凹槽和第三凹槽之间满足设计最小间隔。
所述第二掩膜侧墙220还用于与第一掩膜侧墙130、抗刻蚀层200共同作为图形化目标层100的掩膜。
所述第二掩膜侧墙220选用与核心层120、自对准牺牲侧墙150以及抗刻蚀层200具有刻蚀选择性的材料。所述第二掩膜侧墙220的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。作为一种示例，所述第二掩膜侧墙220与所述第一掩膜侧墙130的材料相同，所述第二掩膜侧墙220的材料为氧化钛，有利于提高工艺兼容性。
本实施例中，第二掩膜侧墙220的底部还覆盖部分的第一掩膜侧墙130。
本实施例中，形成所述第二掩膜侧墙220的步骤包括：在所述抗刻蚀层200、自对准牺牲侧墙150的顶面、位于核心层120顶面的第一掩膜侧墙130上、以及所述沟槽210的侧壁与底部上形成侧墙材料层(图未示)；去除位于所述抗刻蚀层200、自对准牺牲侧墙150的顶面、位于核心层120顶面的第一掩膜侧墙130上、以及所述沟槽210底部的侧墙材料层，保留位于所述沟槽210侧壁的侧墙材料层作为所述自对准牺牲侧墙150。
参考图16，图16(a)为俯视图，图16(b)为图16(a)沿y-y割线的剖面图，去除所述自对准牺牲侧墙150，形成第一凹槽310。
所述第一凹槽310用于定义目标图形的部分图形。
由前述记载可知，所述自对准牺牲侧墙150和核心层120分别用于定义第一凹槽310、第二凹槽的形状及尺寸，且所述自对准牺牲侧墙150在形成核心层120之后形成，所述自对准牺牲侧墙150自对准地形成在所述核心层120的侧壁上，有利于对所述自对准牺牲侧墙150的尺寸和位置进行精确控制，并且通过去除自对准牺牲侧墙150和核心层120的方式，分别对应形成第一凹槽310和第二凹槽，形成第一凹槽310和第二凹槽的过程相应省去进行光刻工艺的过程，有利于避免在进行光刻和刻蚀工艺形成沟槽的过程中，由于套刻偏移导致沟槽与牺牲层的位置具有重叠(Overlay)区域的问题，进而有利于避免所述第一凹槽310的尺寸受到所述重叠区域的影响，相应保证了所述第一凹槽310的尺寸精确度，在后续沿所述第一凹槽310和第二凹槽刻蚀所述目标层100形成目标图形的过程中，所述目标图形的尺寸精确度以及目标图形与设计图形之间的匹配度得到了提升。
本实施例中，所述自对准牺牲侧墙150和抗刻蚀层200之间具有较高的刻蚀选择比，从而去除自对准牺牲侧墙150的工艺对抗刻蚀层200造成损伤的风险低，相应有利于保障第一凹槽310的图形完整性和图形精度，进而提高后续图形传递的精度。
去除自对准牺牲侧墙150的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。作为一种示例，采用湿法刻蚀工艺去除自对准牺牲侧墙150。本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
本实施例中，所述第一凹槽310的底部暴露出位于所述基底10顶面的第一掩膜侧墙130。
参考图17，图17(a)为俯视图，图17(b)为图17(a)沿y-y割线的剖面图，本实施例中，所述半导体结构的形成方法还包括：在去除所述自对准牺牲侧墙150，形成第一凹槽310后，去除位于所述核心层120顶面以及所述第一凹槽310底部的所述第一掩膜侧墙130。
去除位于所述核心层120顶面以及第一凹槽310底部的第一掩膜侧墙130，以便于暴露出所述核心层120顶面和第一凹槽310底部的基底10顶面，从而后续能够通过暴露出的核心层120顶面去除核心层120，以及后续图形化第一凹槽310下方的目标层100。
本实施例中，去除位于所述核心层120顶面以及所述第一凹槽310底部的所述第一掩膜侧墙130的过程中，还去除位于所述第三凹槽330底部的第一掩膜侧墙130。
本实施例中，采用各向异性的刻蚀工艺，去除位于所述核心层120顶面以及所述第一凹槽310和第三凹槽330底部的所述第一掩膜侧墙130。各向异性的刻蚀工艺具有各向异性刻蚀的特性，有利于降低沿着垂直于核心层120侧壁的方向对位于核心层120侧壁的第一掩膜侧墙130造成误刻蚀的几率。
需要说明的是，本实施例中，所述第二掩膜侧墙220和第一掩膜侧墙130的材料相同，在去除位于所述核心层120顶面以及所述第一凹槽310和第三凹槽330底部的所述第一掩膜侧墙130的过程中，还消耗部分高度的所述第二掩膜侧墙220。
参考图18，图18(a)为俯视图，图18(b)为图18(a)沿y-y割线的剖面图，去除所述核心层120，使所述第一掩膜侧墙130围成第二凹槽320。
第二凹槽320与第一凹槽310和第三凹槽330共同定义目标图形的图形。
所述第二凹槽320与第一凹槽310和第三凹槽330均沿第一方向延伸，且所述第二凹槽320、第一凹槽310和第三凹槽330沿第二方向间隔排列，相邻的第二凹槽320和第一凹槽310之间由第一掩膜侧墙130隔离，相邻的第一凹槽310和第三凹槽330之间由第二掩膜侧墙220相隔离。
去除核心层120的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。
由于所述核心层120的顶面还保留了所述第一掩膜侧墙130，因此，以本实施例以在去除所述自对准牺牲侧墙150之后，去除所述核心层120作为示例。在其他实施例中，当核心层的顶面未保留第一掩膜侧墙时，还可以根据实际工艺需求，调整去除自对准牺牲侧墙和去除核心层的顺序。
参考图19，图19(a)为俯视图，图19(b)为图19(a)沿y-y割线的剖面图，以所述第一掩膜侧墙130和抗刻蚀层200为掩膜，沿所述第一凹槽310和第二凹槽320刻蚀所述目标层100，形成目标图形。具体地，以第一掩膜侧墙130、第二掩膜侧墙220以及抗刻蚀层200为掩膜，沿所述第三凹槽330、第一凹槽310、第二凹槽320刻蚀所述基底，形成目标图形。
由前述记载可知，本实施例有利于保障所述第一凹槽310的尺寸精确度，因此，在沿所述第一凹槽310和第二凹槽320刻蚀所述目标层100形成目标图形的过程中，所述目标图形的尺寸精确度以及目标图形与设计图形之间的匹配度得到了提升。
本实施例中，图形化所述目标层100的过程中，还图形化所述硬掩膜材料层115，形成硬掩膜层230。
本实施例中，所述目标层100为介电层；所述目标图形为互连槽20。
相应地，参考图20，图20(a)为俯视图，图20(b)为图20(a)沿y-y割线的剖面图，本实施例中，所述半导体结构的形成方法还包括：在形成所述互连槽20后，在所述互连槽20中形成金属互连线30。
本实施例中，互连槽20与设计图形的匹配度、以及互连槽20的尺寸精度高，互连槽20能够实现更小的关键尺寸，相应有利于使金属互连线30之间满足设计最小间隔以及提高金属互连线30的图形精度，并且对金属互连线30的线宽进行精确控制，有利于满足器件尺寸不断微缩的需求。
金属互连线30用于实现半导体结构与外部电路或其他互连结构的电连接。本实施例中，金属互连线30的材料为铜。其他实施例中，金属互连线的材料还能够为钴、钨、铝等导电材料。
本实施例中，以形成方法还包括：去除位于所述第一端部41和第二端部42中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙150作为一种示例，相应地，所述金属互连线30均沿第一方向延伸，且沿第二方向间隔排列。
本实施例中，形成金属互连线30的步骤中，还去除抗刻蚀层200和第一掩膜侧墙130以及第二掩膜侧墙220，为后续制程做准备。
图21至图22是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
参考图21，示出了俯视图，在形成自对准牺牲侧墙350后，仅去除所述第一端部和第二端部中任意一个端部的侧壁上的所述自对准牺牲侧墙。
相应地，参考图22，在去除自对准牺牲侧墙350形成第一凹槽510、去除核心层420形成第二凹槽520后，所述第一凹槽510在所述第二凹槽520的一端端部相连，且在所述第二凹槽520另一端的端部相间隔，使得所述第一凹槽510不仅沿着所述第一方向(如图22中X方向所示)延伸，还能够沿着第二方向(如图22中Y方向所示)延伸，所述第二凹槽520的图形相应为二维图形，有利于提高目标图形的设计自由度，此外，与利用光罩的图形实现二维图形相比，本实施例利用工艺步骤的叠加实现二维图形的设计，有利于降低工艺难度、增大工艺窗口。
其中，当目标图形为互连槽时，后续还会在互连槽中形成金属互连线，金属互连线相应也为二维图形，有利于提高金属互连线的连线能力。
所述第一凹槽510和第二凹槽520之间由第一掩膜侧墙430隔离。
对本实施例所述半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成目标图形的目标层；
在所述基底上形成核心层，所述核心层沿第一方向延伸，与所述第一方向相垂直的方向为第二方向；
在所述核心层的侧壁上形成第一掩膜侧墙；
在所述第一掩膜侧墙的侧壁上形成自对准牺牲侧墙；
在所述核心层和自对准牺牲侧墙以及第一掩膜侧墙露出的基底上形成抗刻蚀层；
去除所述自对准牺牲侧墙，形成第一凹槽；
去除所述核心层，使所述第一掩膜侧墙围成第二凹槽；
以所述第一掩膜侧墙和抗刻蚀层为掩膜，沿所述第一凹槽和第二凹槽刻蚀所述目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述自对准牺牲侧墙的步骤中，所述自对准牺牲侧墙包围所述第一掩膜侧墙的侧壁。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜侧墙的步骤中，所述核心层和位于所述核心层侧壁上的所述第一掩膜侧墙构成图形结构层，所述图形结构层沿所述第一方向延伸，所述图形结构层包括第一端部以及沿第一方向与所述第一端部相背的第二端部；
所述半导体结构的形成方法还包括：在形成所述自对准牺牲侧墙后，形成所述抗刻蚀层之前，去除位于所述第一端部和第二端部中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙，使所述自对准牺牲侧墙在所述图形结构层的对应端部的侧壁位置处断开。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，去除位于所述第一端部和第二端部中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙的步骤包括：在所述基底上形成掩膜层，在与基底平行的投影面上，所述掩膜层沿所述第二方向横跨所述图形结构层和所述自对准牺牲侧墙，且所述掩膜层暴露出位于所述第一端部和第二端部中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙；
以所述掩膜层为掩膜，刻蚀所述自对准牺牲侧墙。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺，去除位于所述第一端部和第二端部中任意一个或两个端部的侧壁上的所述自对准牺牲侧墙。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述自对准牺牲侧墙的步骤包括：在所述核心层的顶面、所述第一掩膜侧墙的顶面和侧壁、以及所述基底顶面上形成牺牲侧墙膜；
去除位于所述核心层、第一掩膜侧墙以及基底的顶面上的牺牲侧墙膜，保留位于所述第一掩膜侧墙侧壁上的牺牲侧墙膜用于作为所述自对准牺牲侧墙。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述牺牲侧墙膜的工艺包括原子层沉积工艺和化学气相沉积工艺中的一种或两种。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺，去除位于所述核心层、第一掩膜侧墙以及基底的顶面上的牺牲侧墙膜。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述抗刻蚀层的过程中，所述抗刻蚀层与所述自对准牺牲侧墙的材料相同，且所述抗刻蚀层中具有掺杂离子，所述掺杂离子适于增大所述抗刻蚀层与所述自对准牺牲侧墙之间的刻蚀选择比。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述抗刻蚀层和自对准牺牲侧墙的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。
11.如权利要求9或10所述的半导体结构的形成方法，其特征在于，所述抗刻蚀层中的掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述自对准牺牲侧墙的步骤中，所述自对准牺牲侧墙沿第一方向且未与所述第一掩膜侧墙相接触的侧壁为预设侧壁；
所述半导体结构的形成方法还包括：在形成所述抗刻蚀层之后，去除所述自对准牺牲侧墙、以及去除所述核心层之前，形成贯穿所述抗刻蚀层的沟槽，所述沟槽沿第一方向延伸且与所述核心层沿第二方向间隔排列，所述沟槽露出位于所述核心层一侧或两侧的所述自对准牺牲侧墙的预设侧壁；在所述沟槽的侧壁上形成第二掩膜侧墙，使位于所述沟槽侧壁的第二掩膜侧墙围成第三凹槽；
以所述第一掩膜侧墙、第二掩膜侧墙以及抗刻蚀层为掩膜，沿所述第三凹槽、第一凹槽、第二凹槽刻蚀所述基底，形成目标图形。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二掩膜侧墙与所述第一掩膜侧墙的材料相同。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜侧墙的步骤中，所述第一掩膜侧墙还形成于所述核心层和基底的顶面；
所述自对准牺牲侧墙和所述抗刻蚀层覆盖位于所述基底顶面的所述第一掩膜侧墙，且还暴露出位于所述核心层顶面的所述第一掩膜侧墙；
在去除所述自对准牺牲侧墙之后，去除所述核心层；
所述半导体结构的形成方法还包括：在去除所述自对准牺牲侧墙，形成第一凹槽后，去除所述核心层之前，去除位于所述核心层顶面以及所述第一凹槽底部的所述第一掩膜侧墙。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，采用各向异性的刻蚀工艺，去除位于所述核心层顶面以及所述第一凹槽底部的所述第一掩膜侧墙。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层；所述目标图形为互连槽；
所述半导体结构的形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
CN202110063616.3A 2021-01-18 2021-01-18 半导体结构的形成方法 Pending CN114823291A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110063616.3A CN114823291A (zh) 2021-01-18 2021-01-18 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110063616.3A CN114823291A (zh) 2021-01-18 2021-01-18 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114823291A true CN114823291A (zh) 2022-07-29

Family

ID=82524037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110063616.3A Pending CN114823291A (zh) 2021-01-18 2021-01-18 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114823291A (zh)

Similar Documents

Publication Publication Date Title
CN111524794A (zh) 半导体结构及其形成方法
CN112151608B (zh) 半导体结构及其形成方法
CN113782487A (zh) 半导体结构及其形成方法
CN112713087B (zh) 半导体结构及其形成方法
US10991596B2 (en) Semiconductor structure and method for forming same
US11769672B2 (en) Semiconductor structure and forming method thereof
CN113823591B (zh) 半导体结构及其形成方法
US11810787B2 (en) Semiconductor structure formation method and mask
US11651964B2 (en) Semiconductor structure and forming method thereof
CN112928057B (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法
CN114639604A (zh) 半导体结构的形成方法
CN114823291A (zh) 半导体结构的形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN114664727A (zh) 半导体结构的形成方法
CN114388431A (zh) 半导体结构的形成方法
CN114551333A (zh) 半导体结构的形成方法
CN114639603A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination