CN114639603A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN114639603A CN114639603A CN202011487881.6A CN202011487881A CN114639603A CN 114639603 A CN114639603 A CN 114639603A CN 202011487881 A CN202011487881 A CN 202011487881A CN 114639603 A CN114639603 A CN 114639603A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- definition
- forming
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 146
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 73
- 238000012545 processing Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 16
- -1 boron ions Chemical class 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法，包括：提供基底，基底包括用于形成目标图形的目标层，目标层上形成有图形定义层；在图形定义层中形成露出目标层顶面的多个第一开口；在第一开口的侧壁形成侧墙层，位于相邻第一开口之间的图形定义层、以及位于图形定义层的相对侧壁的侧墙层构成图形组；在剩余第一开口中形成牺牲层；进行多次图形定义处理，每次图形定义处理包括：去除一个或多个图形组中的图形定义层、以及图形定义层与侧墙层交界处的部分宽度的侧墙层，形成由剩余侧墙层和目标层围成的第二开口；去除牺牲层；以侧墙层和图形定义层为掩膜，刻蚀第一开口和第二开口底部的目标层，形成目标图形。本发明满足目标图形的节距不断缩小的要求。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何突破目前因为光刻机设备的制约，满足金属互连线线宽越来越小的工艺要求成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步缩小目标图形之间的节距。
本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有露出所述目标层顶面的多个第一开口，多个所述第一开口沿第一方向延伸并沿第二方向排列，所述第二方向和第一方向相互垂直；在所述第一开口的侧壁形成侧墙层，在所述第二方向上，位于相邻所述第一开口之间的所述图形定义层、以及位于所述图形定义层的相对侧壁上的所述侧墙层构成图形组；在剩余所述第一开口中形成牺牲层，所述牺牲层覆盖所述目标层的顶部和侧墙层的侧壁；进行多次图形定义处理，每次所述图形定义处理包括：沿所述第二方向，去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层，形成由剩余所述侧墙层和目标层围成的第二开口；在进行多次所述图形定义处理后，去除所述牺牲层；去除所述牺牲层后，以所述侧墙层和图形定义层为掩膜，刻蚀所述第一开口和第二开口底部的所述目标层，形成目标图形。
可选的，在每次所述图形定义处理的过程中，去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层的步骤包括：在所述图形定义层、侧墙层和牺牲层的顶部形成具有掩膜开口的掩膜层，所述掩膜开口与所述图形组一一对应，且所述掩膜开口露出一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层；以所述掩膜层为掩膜，沿所述掩膜开口刻蚀去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层。
可选的，所述掩膜层的材料包括SOC和SOH中的一种或两种。
可选的，形成所述图形定义层的步骤包括：在所述目标层的顶部形成图形材料层；对部分区域的所述图形材料层进行掺杂处理，掺杂有离子的所述图形材料层作为图形定义层；在所述图形定义层中形成露出所述目标层顶面的多个第一开口的步骤包括：去除未掺杂有离子的剩余所述图形材料层。
可选的，采用离子注入工艺对部分区域的所述图形材料层进行掺杂处理。
可选的，所述掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
可选的，在每次所述图形定义处理的过程中，采用干法刻蚀工艺，去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层。
可选的，在每次所述图形定义处理的过程中，去除所述侧墙层的宽度尺寸为10埃米至50埃米。
可选的，在所述第一开口的侧壁形成侧墙层的步骤中，所述侧墙层沿第二方向的尺寸为10纳米至20纳米。
可选的，形成所述侧墙层的工艺包括原子层沉积工艺。
可选的，所述图形定义层的材料包括无定形硅。
可选的，所述侧墙层的材料包括氧化钛、氮化钛、氧化硅、氮化硅和氧化铝中的一种或几种。
可选的，所述牺牲层的材料包括有机材料。
可选的，所述牺牲层的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种。
可选的，去除所述牺牲层的工艺包括灰化工艺和湿法去胶工艺中的一种或两种
可选的，所述目标层为介电层，所述目标图形为互连槽；所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，在每次所述图形定义处理的过程中，在去除所述图形定义层的同时，还去除所述侧墙层与所述图形定义层交界处的沿所述第二方向部分宽度的所述侧墙层，形成由剩余所述侧墙层和目标层围成的第二开口，使得剩余所述侧墙层沿第二方向的尺寸比进行所述图形定义处理之前的所述侧墙层沿第二方向的尺寸缩小，并使得第二开口沿第二方向的尺寸满足工艺需求，其中，后续以所述侧墙层和图形定义层为掩膜刻蚀所述目标层，形成目标图形，剩余所述侧墙层用于定义相邻目标图形的间隔(space)，因此，通过去除所述侧墙层与图形定义层交界处的部分宽度的所述侧墙层，相应减小了相邻目标图形的间隔，此外，通过所述图形定义处理，在所述第二方向上，所述第二开口的尺寸大于所述图形组中图形定义层的尺寸，相应的，在形成所述第一开口的过程中，在所述第二方向上的相邻第一开口之间的图形定义层尺寸可以适当减小，也就是说，所述第一开口沿第二方向的尺寸可以适当增大，这相应增大了形成第一开口的工艺窗口；综上，与现有直接以所述图形定义处理之前的所述侧墙层为掩膜刻蚀所述目标层形成目标图形的技术方案相比，能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的节距(pitch)不断缩小的要求，从而有利于进一步缩小目标图形之间的节距。
附图说明
图1至图10是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前因为光刻机设备的制约，在半导体器件中形成的金属互连线线宽过大，不能满足金属互连线线宽越来越小的工艺要求。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有露出所述目标层顶面的多个第一开口，多个所述第一开口沿第一方向延伸并沿第二方向排列，所述第二方向和第一方向相互垂直；在所述第一开口的侧壁形成侧墙层，在所述第二方向上，位于相邻所述第一开口之间的所述图形定义层、以及位于所述图形定义层的相对侧壁上的所述侧墙层构成图形组；在剩余所述第一开口中形成牺牲层，所述牺牲层覆盖所述目标层的顶部和侧墙层的侧壁；进行多次图形定义处理，每次所述图形定义处理包括：沿所述第二方向，去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层，形成由剩余所述侧墙层和目标层围成的第二开口；在进行多次所述图形定义处理后，去除所述牺牲层；去除所述牺牲层后，以所述侧墙层和图形定义层为掩膜，刻蚀所述第一开口和第二开口底部的所述目标层，形成目标图形。
本发明实施例所公开的方案中，在每次所述图形定义处理的过程中，在去除所述图形定义层的同时，还去除所述侧墙层与所述图形定义层交界处的沿所述第二方向部分宽度的所述侧墙层，形成由剩余所述侧墙层和目标层围成的第二开口，使得剩余所述侧墙层沿第二方向的尺寸比进行所述图形定义处理之前的所述侧墙层沿第二方向的尺寸缩小，并使得第二开口沿第二方向的尺寸满足工艺需求，其中，后续以所述侧墙层和图形定义层为掩膜刻蚀所述目标层，形成目标图形，剩余所述侧墙层用于定义相邻目标图形的间隔(space)，因此，通过去除所述侧墙层与图形定义层交界处的部分宽度的所述侧墙层，相应减小了相邻目标图形的间隔，此外，通过所述图形定义处理，在所述第二方向上，所述第二开口的尺寸大于所述图形组中图形定义层的尺寸，相应的，在形成所述第一开口的过程中，在所述第二方向上的相邻第一开口之间的图形定义层尺寸可以适当减小，也就是说，所述第一开口沿第二方向的尺寸可以适当增大，这相应增大了形成第一开口的工艺窗口；综上，与现有直接以所述图形定义处理之前的所述侧墙层为掩膜刻蚀所述目标层形成目标图形的技术方案相比，能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的节距(pitch)不断缩小的要求，从而有利于进一步缩小目标图形之间的节距。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1至图2，提供基底，所述基底包括用于形成目标图形的目标层100，所述目标层100上形成有图形定义层101(如图2所示)，所述图形定义层101中形成有露出所述目标层100顶面的多个第一开口102(如图2所示)，多个所述第一开口102沿第一方向(如图1(b)中X方向所示)延伸并沿第二方向(如图1(b)中Y方向所示)排列，所述第二方向和第一方向相互垂直。
其中，图1(b)是俯视图，图1(a)是图1(b)沿AB割线的剖面图；图2(b)是俯视图，图2(a)是图2(b)沿AB割线的剖面图
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
所述目标层100用于作为后续需进行图形化以形成目标图形的材料层。
其中，目标图形可以为栅极结构、后段(Back end of line，BEOL)制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，所述目标层100为介电层，后续图形化所述目标层100，在目标层100中形成多个互连槽，之后在互连槽中形成金属互连线，所述目标层100用于实现后段制程中金属互连线之间的电隔离。
为此，所述目标层100的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述目标层100的材料为超低k介质材料，从而降低后段互连线之间的寄生电容，进而减小后段RC延迟。具体地，所述目标层100的材料可以为SiOCH。
本实施例中，所述基底还包括位于所述目标层100上的硬掩膜材料层(图未示)、以及位于硬掩膜材料层上的刻蚀停止层(图未示)。
所述硬掩膜材料层用于经后续图形化工艺后，形成硬掩膜层(图未示)。
具体地，后续先将图形传递到硬掩膜材料层中形成硬掩膜层，再以硬掩膜层为掩膜刻蚀所述目标层100，有利于提高图形化的工艺稳定性和工艺效果。
后续制程包括进行多次的图形定义处理，刻蚀停止层用于在后续图形定义处理的刻蚀工艺中，起到定义刻蚀停止位置的作用，从而有利于减小对目标层100的损耗、提高刻蚀工艺的深度一致性，进而提高后续图形化工艺的效果。
本实施例中，所述图形定义层101形成于所述刻蚀停止层上。
本实施例中，形成所述图形定义层101的步骤包括：如图1所示，在所述目标层100的顶部形成图形材料层161，在所述图形材料层161的顶部形成第一掩膜层160，所述第一掩膜层160覆盖部分所述图形材料层161的顶部；如图2所示，对部分区域的所述图形材料层161进行掺杂处理，掺杂有离子的所述图形材料层161作为图形定义层101。
所述图形材料层161为形成所述图形定义层101提供了工艺基础。
本实施例中，所述图形定义层101的材料包括无定形硅。
需要说明的是，无定形硅材料的晶格结构具有不稳定的特性，易于后续通过对所述图形材料层161进行掺杂处理的方式，将离子掺杂至所述图形材料层161中，以改变无定形硅材料的被刻蚀速率，从而使未被掺杂的图形材料层161和所述图形定义层101之间具有刻蚀选择比。
本实施例中，采用离子注入工艺对部分区域的所述图形材料层161进行掺杂处理。
需要说明的是，所述离子注入工艺具有均匀的大面积注入离子、更准确地控制离子掺杂深度和可重复性高的特点。
本实施例中，所述掺杂处理的掺杂深度为所述图形材料层161的整个厚度。
在所述图形材料层161进行所述掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。作为一种示例，掺杂离子为硼离子。
本实施例中，所述第一掩膜层160用于对所述图形材料层161中不希望被掺杂的区域起到遮挡的作用。
参考图2，本实施例中，在所述图形定义层101中形成露出所述目标层100顶面的多个第一开口102的步骤包括：去除未掺杂有离子的剩余所述图形材料层161。
所述第一开口102为后续形成侧墙层和牺牲层提供了空间位置。
参考图3，在所述第一开口121的侧壁形成侧墙层103，在所述第二方向(如图3(b)中Y方向所示)上，位于相邻所述第一开口121之间的所述图形定义层101、以及位于所述图形定义层101的相对侧壁上的所述侧墙层103构成图形组190。
其中，图3(b)是俯视图，图3(a)是图3(b)沿AB割线的剖面图。
所述侧墙层103为后续刻蚀去除部分宽度的所述侧墙层103提供了工艺基础，且剩余的所述侧墙层103用于作为后续刻蚀目标层100的刻蚀掩膜。
需要说明的是，本实施例中，后续会进行图形定义处理，刻蚀所述图形定义层101与所述侧墙层103交界处的部分宽度的所述侧墙层103，且在后续所述目标层100中形成目标图形的过程中，会以剩余的所述侧墙层103作为刻蚀掩膜，通过先去除部分宽度的所述侧墙层103，使剩余的所述侧墙层103沿所述第二方向的尺寸变小，从而使得后续相邻的所述目标图形实现较小的间隔。
本实施例中，在所述第一开口121的侧壁形成沿所述第一方向(如图3(a)中X方向所示)延伸的侧墙层103的步骤中，所述侧墙层103沿第二方向的尺寸为10纳米至20纳米。
需要说明的是，所述侧墙层103沿第二方向的尺寸不宜过大，也不宜过小。如果所述侧墙层103沿第二方向的尺寸过大，则容易过多的占用所述第一开口121的空间位置，在后续图形定义处理的过程中，在所述侧墙层103被去除的宽度一定的情况下，也容易导致剩余的所述侧墙层103尺寸过大，进而容易导致后续形成的目标图形尺寸过小，导致不能满足目标图形的线宽的要求，或者，导致目标图形之间的间距无法达到最小设计间隔，从而影响金属互连线的性能，或者，在后续图形定义处理的过程中，对侧墙层103的去除量相应较大，而侧墙层103的耐刻蚀度通常较高，从而增大图形定义处理的难度；如果所述侧墙层103的尺寸过小，则容易导致所述第一开口121的剩余空间过大，进而导致后续以所述侧墙层103为掩膜刻蚀所述目标层100形成的目标图形过大，进而导致不能满足目标图形的线宽不断缩小的要求，从而影响金属互连线的性能。为此，本实施例中，在所述第一开口121的侧壁形成沿所述第一方向延伸的侧墙层103的步骤中，所述侧墙层103沿第二方向的尺寸为10纳米至20纳米。例如，所述侧墙层103沿第二方向的尺寸为13纳米、15纳米或17纳米。
本实施例中，形成所述侧墙层103的工艺包括原子层沉积工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高所述侧墙层103的厚度均一性，使所述侧墙层103能够覆盖在所述图形定义层101侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第一侧墙层。
本实施例中，所述侧墙层103的材料包括氧化钛、氮化钛、氧化硅、氮化硅和氧化铝中的一种或几种。本实施例中，所述侧墙层103的材料为氧化钛。氧化钛材料与无定型硅或旋涂玻璃的刻蚀选择性比较大，所述侧墙层103能够在后续去除所述牺牲层的过程中被保留，且后续能够以所述侧墙层103为掩膜，刻蚀所述目标层100。
本实施例中，形成所述侧墙层103的步骤包括：在所述图形定义层101的顶部和侧壁，以及所述第一开口102的底部形成侧墙材料层(图未示)，去除所述图形定义层101顶部和所述第一开口102底部的所述侧墙材料层，剩余的所述侧墙材料层作为侧墙层103。
参考图4，在剩余所述第一开口102中形成牺牲层110，所述牺牲层110覆盖所述目标层100的顶部和侧墙层103的侧壁。
其中，图4(b)是俯视图，图4(a)是图4(b)沿AB割线的剖面图。
所述牺牲层110为后续形成第二开口提供空间位置。
本实施例中，所述牺牲层110的材料包括有机材料。
需要说明的是，有机材料与所述侧墙层103的材料之间的刻蚀选择比较大，利于后续去除所述牺牲层110。
所述牺牲层的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种。
本实施例中，在剩余所述第一开口102中填充牺牲材料后，还对牺牲材料进行平坦化处理(例如，化学机械研磨处理)，因此，所述牺牲层110顶部和目标层100顶部相齐平。
参考图5至图7，进行多次图形定义处理，每次所述图形定义处理包括：沿所述第二方向(如图5(b)中Y方向所示)，去除一个或多个所述图形组190中的所述图形定义层126、以及所述图形定义层126与所述侧墙层103交界处的部分宽度的所述侧墙层103，形成由剩余所述侧墙层103和目标层100围成的第二开口170。
通过进行多次的图形定义处理，用于去除所有的图形组190中的所述图形定义层126、以及所述图形定义层126与所述侧墙层103交界处的部分宽度的所述侧墙层103。
本实施例通过形成由剩余所述侧墙层103和目标层100围成的第二开口170，使得剩余所述侧墙层103沿第二方向的尺寸比进行所述图形定义处理之前的所述侧墙层103沿第二方向的尺寸缩小，并使得第二开口170沿第二方向的尺寸满足工艺需求，其中，后续以所述侧墙层103和图形定义层101为掩膜刻蚀所述目标层100，形成目标图形，剩余所述侧墙层103用于定义相邻目标图形的间隔(space)，因此，通过去除所述侧墙层103与图形定义层101交界处的部分宽度的所述侧墙层103，相应减小了相邻目标图形的间隔，此外，通过所述图形定义处理，在所述第二方向上，所述第二开口170的尺寸大于所述图形组190中图形定义层101的尺寸，相应的，在形成所述第一开口102的过程中，在所述第二方向上的相邻第一开口102之间的图形定义层101尺寸可以适当减小，也就是说，所述第一开口102沿第二方向的尺寸可以适当增大，这相应增大了形成第一开口102的工艺窗口；综上，与现有直接以所述图形定义处理之前的所述侧墙层103为掩膜刻蚀所述目标层100形成目标图形的技术方案相比，能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的节距(pitch)不断缩小的要求，从而有利于进一步缩小目标图形之间的节距。
而且，所述图形定义处理的次数为多次，在器件特征尺寸的不断减小的情况下，有利于增大每一次图形定义处理的工艺窗口。
本实施例中，在每次所述图形定义处理的过程中，去除一个或多个所述图形组190中的所述图形定义层101、以及所述图形定义层101与所述侧墙层103交界处的部分宽度的所述侧墙层103的步骤包括：如图5所示，在所述图形定义层101、侧墙层103和牺牲层110的顶部形成具有掩膜开口126的掩膜层120，所述掩膜开口126与所述图形组190一一对应，且所述掩膜开口126露出一个或多个所述图形组190中的所述图形定义层101、以及所述图形定义层101与所述侧墙层103交界处的部分宽度的所述侧墙层103；如图6所示，以所述掩膜层120为掩膜，沿所述掩膜开口126刻蚀去除一个或多个所述图形组190中的所述图形定义层101、以及所述图形定义层101与所述侧墙层103交界处的部分宽度的所述侧墙层103。
本实施例中，所述掩膜开口126与所述图形组190一一对应，从而减小对牺牲层110的损伤。
本实施例中，每次所述图形定义处理仅去除一个图形组190中的所述图形定义层126、以及所述图形定义层126与所述侧墙层103交界处的部分宽度的所述侧墙层103，从而增大形成所述掩膜开口126的工艺窗口，且有利于避免相邻图形组190上方的掩膜开口126发生连通的问题，尤其是，随着器件特征尺寸的不断减小，相邻的图形组190的间隔越来越小。
而且，在图形定义处理的过程中，所述掩膜开口126露出所述图形组190中的所述图形定义层101、以及所述图形定义层101与所述侧墙层103交界处的部分宽度的所述侧墙层103的顶部，与掩膜开口仅露出图形定义层的方案相比，这有利于降低对光刻工艺中对准精度的要求，从而增大形成所述掩膜开口126时光刻工艺的工艺窗口。
本实施例中，所述掩膜层120的材料包括有机材料。本实施例中，所述掩膜层120的材料包括SOC和SOH中的一种或两种。在其他实施例中，所述掩膜层的材料还可以为其他有机材料，例如：ODL(organic dielectric layer，有机介电层)材料、DUO(Deep UV LightAbsorbing Oxide，深紫外光吸收氧化层)材料和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。
需要说明的是，形成所述掩膜层120的步骤包括：在所述侧墙层103、图形定义层101和牺牲层110的顶部形成掩膜材料层(图未示)，在所述掩膜材料层的顶部形成抗反射材料涂层(图未示)，在所述抗反射材料涂层的顶部形成光刻胶层122；以所述光刻胶层122为掩膜，依次刻蚀所述抗反射材料涂层和掩膜材料层，剩余的所述抗反射材料涂层作为抗反射涂层121，剩余的所述掩膜材料层作为掩膜层120。
所述抗反射涂层121的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC(含硅的抗反射涂层)材料。
本实施例中，采用干法刻蚀工艺，去除所述图形组190中的所述图形定义层101、以及所述图形定义层101与所述侧墙层103交界处的部分宽度的所述侧墙层103。
所述干法刻蚀工艺为各向异性的干法刻蚀处理工艺，所述各向异性的干法刻蚀处理工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形传递，提高所述第二开口170的侧壁形貌质量。
本实施例中，在每次所述图形定义处理的过程中，去除所述侧墙层103的宽度尺寸为10埃米至50埃米。
需要说明的是，去除所述侧墙层103的宽度尺寸不宜过大，也不宜过小。如果去除所述侧墙层103的宽度尺寸过大，则容易导致所述第二开口170的空间过大，进而导致后续以所述侧墙层103为掩膜刻蚀所述目标层100形成的目标图形过大，进而导致不能满足目标图形的线宽不断缩小的要求，从而影响金属互连线的性能；如果去除所述侧墙层103的宽度尺寸过小，则容易导致所述第二开口170的空间过小，进而容易导致后续形成的目标图形尺寸过小，进而导致不能满足目标图形的线宽的要求或者，导致目标图形之间的间距无法达到最小设计间隔，从而影响金属互连线的性能。为此，本实施例中，在每次所述图形定义处理的过程中，去除所述侧墙层103的宽度尺寸为10埃米至50埃米。例如，去除所述侧墙层103的宽度尺寸为20埃米、30埃米或40埃米。
本实施例中，完成第一次所述图形定义处理后，去除所述掩膜层120。
需要说明的是，本实施例中，所述图形定义处理的次数与图形组190的数量相同。例如，本实施例仅示意了3组图形组190，因此，共进行了3次所述图形定义处理，如图5至图6，进行了1次所述图形处理，图7示出了再进行2次所述图形处理后形成的第二开口170，剩余2次所述图形处理与前述第一次所述图形处理一致，在此不再赘述。
还需要说明的是，在另一些实施例中，在每次所述图形定义处理的过程中，可以去除多个非相邻所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层。在每次所述图形定义处理的过程中，多个所述图形组为非相邻的，这也能增大形成掩膜开口的工艺窗口，并降低相邻掩膜开口发生连通的概率。而且，通过进行多次所述图形定义处理，也能去除所有的图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层。
在其他实施例中，根据实际情况(例如，相邻图形组之间的间距足够宽)，在每次所述图形定义处理的过程中，也可以去除多个相邻的所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层。
参考图8，在进行多次所述图形定义处理后，去除所述牺牲层110。
其中，图8(b)是俯视图，图8(a)是图8(b)沿AB割线的剖面图。
需要说明的是，去除所述牺牲层110，从而露出待刻蚀的区域。
本实施例中，去除所述牺牲层110的工艺包括灰化工艺和湿法去胶工艺中的一种或两种。
所述灰化工艺和湿法去胶工艺去除有机材料的过程中，具有效率高、成本低等特点，且能够减小对下方膜层的损伤。
参考图9，去除所述牺牲层110后，以所述侧墙层103和图形定义层101为掩膜，刻蚀所述第一开口102和第二开口170底部的所述目标层100，形成目标图形180。
其中，图9(b)是俯视图，图9(a)是图9(b)沿AB割线的剖面图。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足目标图形180的线宽不断缩小的要求，这相应提高了目标图形180的图形精度和图形质量。
需要说明的是，目标层100为介电层，因此，以所述侧墙层103和图形定义层101为掩膜刻蚀所述目标层100后，所述目标图形180为互连槽。
本实施例中，目标层100上还形成有硬掩膜材料层(图未示)和刻蚀停止层(图未示)，所述第一开口102和第二开口170的底部暴露出刻蚀停止层。
因此，以所述侧墙层103和图形定义层101为掩膜，依次刻蚀所述第一开口102和第二开口170底部的刻蚀停止层和硬掩膜材料层，剩余的硬掩膜材料层作为硬掩膜层(图未示)后，以所述硬掩膜层为掩膜，刻蚀所述目标层100。
通过先将所述第一开口102和第二开口170的图形传递到硬掩膜材料层中形成硬掩膜层，有利于提高刻蚀目标层100的工艺稳定性和工艺效果，提高图形传递的精度。
参考图10，所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线181。
其中，图10(b)是俯视图，图10(a)是图10(b)沿AB割线的剖面图。
金属互连线181用于实现半导体结构与外部电路或其他互连结构的电连接。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足互连槽的线宽不断缩小的要求，且相邻的互连槽之间的间距易于满足设计最小间隔，相应有利于使金属互连线181的间距满足设计最小间隔，还有利于提高金属互连线181的图形精度，进而有利于提高金属互连线181的电连接性能。
本实施例中，所述金属互连线181的材料为铜。其他实施例中，金属互连线的材料还可以为铝等导电材料。
本实施例中，采用电镀铜法在所述互连槽中形成金属互连线181。
相应的，形成金属互连线181的制程包括导电材料的填充步骤、以及对导电材料进行平坦化的步骤，以去除高于介电层顶部的导电材料。
本实施例中，采用化学机械研磨工艺对导电材料进行平坦化。
所述化学机械研磨工艺使所述互连槽中形成的所述金属互连线181具有平坦的表面，提高了所述金属互连线181的电连接效果。
本实施例中，在形成金属互连线181的过程中，还去除剩余的所述图形定义层101、侧墙层103、刻蚀停止层以及硬掩膜层，从而暴露出所述目标层100的顶面，为后续工艺做准备。
对所述金属互连线181的具体描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有露出所述目标层顶面的多个第一开口，多个所述第一开口沿第一方向延伸并沿第二方向排列，所述第二方向和第一方向相互垂直；
在所述第一开口的侧壁形成侧墙层，在所述第二方向上，位于相邻所述第一开口之间的所述图形定义层、以及位于所述图形定义层的相对侧壁上的所述侧墙层构成图形组；
在剩余所述第一开口中形成牺牲层，所述牺牲层覆盖所述目标层的顶部和侧墙层的侧壁；
进行多次图形定义处理，每次所述图形定义处理包括：沿所述第二方向，去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层，形成由剩余所述侧墙层和目标层围成的第二开口；
在进行多次所述图形定义处理后，去除所述牺牲层；
去除所述牺牲层后，以所述侧墙层和图形定义层为掩膜，刻蚀所述第一开口和第二开口底部的所述目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在每次所述图形定义处理的过程中，去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层的步骤包括：
在所述图形定义层、侧墙层和牺牲层的顶部形成具有掩膜开口的掩膜层，所述掩膜开口与所述图形组一一对应，且所述掩膜开口露出一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层；
以所述掩膜层为掩膜，沿所述掩膜开口刻蚀去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料包括SOC和SOH中的一种或两种。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述图形定义层的步骤包括：在所述目标层的顶部形成图形材料层；对部分区域的所述图形材料层进行掺杂处理，掺杂有离子的所述图形材料层作为图形定义层；
在所述图形定义层中形成露出所述目标层顶面的多个第一开口的步骤包括：去除未掺杂有离子的剩余所述图形材料层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用离子注入工艺对部分区域的所述图形材料层进行掺杂处理。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在每次所述图形定义处理的过程中，采用干法刻蚀工艺，去除一个或多个所述图形组中的所述图形定义层、以及所述图形定义层与所述侧墙层交界处的部分宽度的所述侧墙层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，在每次所述图形定义处理的过程中，去除所述侧墙层的宽度尺寸为10埃米至50埃米。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一开口的侧壁形成侧墙层的步骤中，所述侧墙层沿第二方向的尺寸为10纳米至20纳米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的工艺包括原子层沉积工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形定义层的材料包括无定形硅。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料包括氧化钛、氮化钛、氧化硅、氮化硅和氧化铝中的一种或几种。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括有机材料。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的工艺包括灰化工艺和湿法去胶工艺中的一种或两种。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层，所述目标图形为互连槽；
所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011487881.6A CN114639603A (zh) | 2020-12-16 | 2020-12-16 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011487881.6A CN114639603A (zh) | 2020-12-16 | 2020-12-16 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114639603A true CN114639603A (zh) | 2022-06-17 |
Family
ID=81944840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011487881.6A Pending CN114639603A (zh) | 2020-12-16 | 2020-12-16 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114639603A (zh) |
-
2020
- 2020-12-16 CN CN202011487881.6A patent/CN114639603A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112151608B (zh) | 半导体结构及其形成方法 | |
| CN113782487A (zh) | 半导体结构及其形成方法 | |
| US10991596B2 (en) | Semiconductor structure and method for forming same | |
| US11769672B2 (en) | Semiconductor structure and forming method thereof | |
| CN112951720B (zh) | 半导体结构的形成方法、半导体器件 | |
| CN114639604A (zh) | 半导体结构的形成方法 | |
| US11651964B2 (en) | Semiconductor structure and forming method thereof | |
| US11810787B2 (en) | Semiconductor structure formation method and mask | |
| CN112928057B (zh) | 半导体结构及其形成方法 | |
| CN114639603A (zh) | 半导体结构的形成方法 | |
| CN113782488B (zh) | 半导体结构及其形成方法 | |
| CN114664727A (zh) | 半导体结构的形成方法 | |
| CN114823300A (zh) | 半导体结构的形成方法 | |
| CN113745151B (zh) | 半导体结构及其形成方法 | |
| CN114823299A (zh) | 半导体结构的形成方法 | |
| CN114823298A (zh) | 半导体结构的形成方法 | |
| CN113745152B (zh) | 半导体结构及其形成方法 | |
| CN113948461B (zh) | 半导体结构的形成方法 | |
| CN113948462B (zh) | 半导体结构及其形成方法 | |
| CN113097065B (zh) | 半导体结构及其形成方法 | |
| CN113948463B (zh) | 半导体结构及其形成方法 | |
| CN112885714B (zh) | 半导体结构及其形成方法 | |
| CN115346913A (zh) | 半导体结构的形成方法 | |
| CN114171451A (zh) | 半导体结构及其形成方法 | |
| CN113745151A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |