CN115346913A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN115346913A
CN115346913A CN202110515581.2A CN202110515581A CN115346913A CN 115346913 A CN115346913 A CN 115346913A CN 202110515581 A CN202110515581 A CN 202110515581A CN 115346913 A CN115346913 A CN 115346913A
Authority
CN
China
Prior art keywords
layer
forming
mask
target
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110515581.2A
Other languages
English (en)
Inventor
王士京
何作鹏
杨明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110515581.2A priority Critical patent/CN115346913A/zh
Publication of CN115346913A publication Critical patent/CN115346913A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，方法包括：在第一区域的图形传递层上形成核心层，核心层中形成有贯穿核心层的开口；在开口的侧壁形成掩膜侧墙；去除第一区域的核心层；去除第一区域的核心层后，在第二区域的图形传递层上形成遮挡层；以掩膜侧墙和遮挡层为掩膜，图形化图形传递层；图形化图形传递层后，以剩余的图形传递层为掩膜，图形化目标层，在所述目标层中形成目标图形。所述掩膜侧墙层传递到所述硬掩膜材料层的图形精度大大提高，从而提高了在所述目标层中形成的目标图形的精度。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层和位于所述目标层顶部的图形传递层，所述基底包括第一区域和第二区域，形成于所述第一区域的相邻所述目标图形的间隔小于形成于所述第二区域的相邻所述目标图形的间隔；在所述第一区域的所述图形传递层上形成核心层，所述核心层中形成有贯穿所述核心层的开口；在所述开口的侧壁形成掩膜侧墙；去除所述第一区域的核心层；去除所述第一区域的核心层后，在所述第二区域的图形传递层上形成遮挡层；以所述掩膜侧墙和遮挡层为掩膜，图形化所述图形传递层；图形化所述图形传递层后，以剩余的所述图形传递层为掩膜，图形化所述目标层，在所述目标层中形成目标图形。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，在第一区域的图形传递层上形成核心层，核心层中形成有贯穿核心层的开口；在所述开口的侧壁形成掩膜侧墙；去除所述第一区域的核心层；去除所述第一区域的核心层后，在所述第二区域的图形传递层上形成遮挡层；以所述掩膜侧墙和遮挡层为掩膜，图形化所述图形传递层；图形化所述图形传递层后，以剩余的所述图形传递层为掩膜，图形化所述目标层，在所述目标层中形成目标图形。本发明实施例单独在第一区域形成掩膜侧墙，并在完成掩膜侧墙的形成后，在第二区域形成遮挡层，有利于减小形成遮挡层的工艺对所述掩膜侧墙的影响，从而有利于确保所述掩膜侧墙的完整性和尺寸均一性，相应的，使得在所述第一区域和第二区域中剩余的所述图形传递层满足工艺精度的要求，然后以剩余的所述图形传递层为掩膜，图形化所述目标层，在所述目标层中形成目标图形的过程中，由于图形传递层满足工艺精度的要求，使得在所述目标层中形成的目标图形的精度大大提高，从而提高了半导体结构的性能。
附图说明
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
图7至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构的性能仍有待提高的原因。
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底，所述基底包括用于形成目标图形的目标层10，所述基底包括第一区域10A和第二区域10B，形成于所述第一区域10A的相邻所述目标图形的节距小于形成于所述第二区域10B的相邻所述目标图形的节距，所述第一区域10A的目标层10顶部形成有核心层13，所述核心层13中形成有贯穿所述核心层13的开口20；形成保形覆盖所述开口20露出的目标层10顶部、以及所述核心层13顶部和侧壁的掩膜侧墙材料层14。
参考图2，形成覆盖所述掩膜侧墙材料层14顶部和侧壁的研磨停止层15，形成所述研磨停止层15之后，形成覆盖所述研磨停止层15顶部和侧壁的填充层16，所述填充层还填充满所述开口20的剩余空间中。
参考图3，以位于所述核心层13顶部的所述研磨停止层15顶部为停止位置，平坦化所述填充层16。
参考图4，形成覆盖剩余所述填充层16和研磨停止层15顶部的平坦化层90，在所述平坦化层90上形成图形化的掩膜层17，其中，位于所述第一区域10A的掩膜层17位于所述核心层13的顶部，位于所述第二区域10B的掩膜层17位于所述填充层的部分顶部。
参考图5，以所述掩膜层17为掩膜，在所述第一区域10A中，刻蚀所述开口60中的所述研磨停止层15和填充层16，在所述第二区域10B中，刻蚀所述掩膜层露出的所述填充层16和研磨停止层15，形成遮挡层80。
参考图6，形成所述遮挡层80后，去除位于所述核心层13顶部的研磨停止层15和掩膜侧墙材料层14、以及所述目标层10顶部的所述掩膜侧墙材料层14，保留位于所述核心层12侧壁的剩余所述掩膜侧墙材料层14作为掩膜侧墙30。
经研究发现，受到不同区域的核心层13图形密度的影响，在平坦化所述研磨停止层15顶部的所述填充层16的过程中，剩余的所述填充层16的顶部与所述研磨停止层15的顶部平整度较差，同时，还容易对所述掩膜侧墙材料层14顶部的研磨停止层15造成损伤(如图3中虚线圈中所示)，进而在后续刻蚀所述研磨停止层15和填充层16的过程中，相关刻蚀工艺容易对所述核心层13侧壁的掩膜侧墙材料层14造成一定的损伤(如图5中虚线圈中所示)，从而容易导致所述掩膜侧墙30的形貌质量和尺寸均一性变差，相应地，对后续形成的目标图形的精度造成一定的影响，从而影响半导体结构的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层和位于所述目标层顶部的图形传递层，所述基底包括第一区域和第二区域，形成于所述第一区域的相邻所述目标图形的间隔小于形成于所述第二区域的相邻所述目标图形的间隔；在所述第一区域的所述图形传递层上形成核心层，所述核心层中形成有贯穿所述核心层的开口；在所述开口的侧壁形成掩膜侧墙；去除所述第一区域的核心层；去除所述第一区域的核心层后，在所述第二区域的图形传递层上形成遮挡层；以所述掩膜侧墙和遮挡层为掩膜，图形化所述图形传递层；图形化所述图形传递层后，以剩余的所述图形传递层为掩膜，图形化所述目标层，在所述目标层中形成目标图形。
本发明实施例所公开的方案中，单独在第一区域形成掩膜侧墙，并在完成掩膜侧墙的形成后，在第二区域形成遮挡层，有利于减小形成遮挡层的工艺对所述掩膜侧墙的影响，从而有利于确保所述掩膜侧墙的完整性和尺寸均一性，相应的，使得在所述第一区域和第二区域中剩余的所述图形传递层满足工艺精度的要求，然后以剩余的所述图形传递层为掩膜，图形化所述目标层，在所述目标层中形成目标图形的过程中，由于图形传递层满足工艺精度的要求，使得在所述目标层中形成的目标图形的精度大大提高，从而提高了半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图7，提供基底，所述基底包括用于形成目标图形的目标层101和位于所述目标层101顶部的图形传递层102，所述基底包括第一区域100A和第二区域100B，形成于所述第一区域100A的相邻所述目标图形的节距(pitch)小于形成于所述第二区域100B的相邻所述目标图形的节距。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
本实施例中，形成于所述第一区域100A的相邻所述目标图形的节距小于形成于所述第二区域100B的相邻所述目标图形的节距。其中，相邻所述目标图形的节距指的是：所述目标图形的线宽(width)与相邻所述目标图形的间隔(space)之和。
由于所述第一区域100A的相邻所述目标图形的节距小于形成于所述第二区域100B的相邻所述目标图形的节距，因此，所述第一区域100A中目标图形的线宽通常更小，所述第一区域100A中目标图形的密度更大，为了满足不同区域目标图形的精度，所述第一区域100A需要采用自对准双重图形化工艺(Self-aligned Double Patterning,SADP)，而第二区域100B不需要采用自对准双重图形化工艺。
所述目标层101用于作为后续需进行图形化以形成目标图形的材料层。
本实施例中，所述目标层101为硬掩膜层。
所述硬掩膜层用于经后续图形化工艺，形成目标图形。
本实施例中，所述目标层101的材料为氮化硅。在其他实施例中，所述目标层101的材料还可以为氧化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
相应的，所述目标图形为形成于硬掩膜层中的掩膜开口，所述掩膜开口用于定义基底中的功能图形。其中，功能图形可以为栅极结构、后段(Back end of line，BEOL)制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，所述基底还包括介电层100，所述目标层101位于所述介电层100上。
后续图形化所述介电层100，在所述介电层100中形成多个互连槽。所述互连槽作为功能图形。
本实施例中，所述介电层100的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。具体地，所述介电层100的材料可以为SiOCH。
需要说明的是，本实施例中，未示意出所述基底中位于所述介电层100下方的其他膜层或结构。
本实施例中，所述目标层101顶部形成有图形传递层102。
图形传递层102用于在后续图形定义处理的刻蚀工艺中，起到刻蚀掩膜的作用，进而提高后续图形化工艺的效果。
本实施例中，所述图形传递层102的材料为氧化硅。在其他实施例中，所述图形传递层102的材料还可以为氮化硅、氧化铝、氮化钛、氮化钨或氮化铝等。
参考图8，在所述第一区域100A的所述图形传递层102上形成核心层103，所述核心层103中形成有贯穿所述核心层103的开口160。
所述开口160为后续形成掩膜侧墙和第一填充层提供空间位置，还用于定于后续部分目标图形的形状和位置。
本实施例中，所述核心层103为后续形成覆盖所述核心层103侧壁的掩膜侧墙提供工艺基础。
需要说明的是，在后续刻蚀所述目标层101，形成目标图形的步骤前，需要先去除所述核心层103，为了便于去除所述核心层103，则选用易于被去除的材料。本实施例中，所述核心层103的材料包括无定形硅、多晶硅、氧化硅、氮化硅和氮氧化硅中的一种或多种。作为一种实施例，所述核心层103的材料为无定形硅。
参考图9至图10，在所述开口160的侧壁形成掩膜侧墙105。
所述掩膜侧墙105为后续图形化所述图形传递层102提供刻蚀掩膜。
本实施例中，在所述开口160的侧壁形成掩膜侧墙105的步骤包括：如图9所示，在所述第一区域100A和第二区域100B中，形成保形覆盖所述开口160底部和侧壁、所述核心层103顶部、以及所述图形传递层102顶部的掩膜侧墙材料层104；如图10所示，去除所述开口160底部和核心层103顶部、以及所述图形传递层102顶部的掩膜侧墙材料层104，保留所述开口160侧壁剩余的掩膜侧墙材料层104作为掩膜侧墙105。
本实施例中，形成所述掩膜侧墙材料层104的工艺包括原子层沉积工艺。
所述原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高掩膜侧墙材料层104的厚度均一性，并使所述掩膜侧墙材料层104能够保形覆盖在所述开口160底部和侧壁、所述核心层103顶部、以及所述图形传递层102顶部。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述掩膜侧墙材料层。
本实施例中，所述掩膜侧墙105的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅中的一种或多种。
在半导体制作工艺过程中，在成熟的原子层沉积工艺下，通常采用氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅，在所述开口160底部和侧壁、所述核心层103顶部、以及所述图形传递层102的顶部形成掩膜侧墙105的厚度均一性较好，并且对所述核心层103(例如无定型硅)的材料具有较高的刻蚀选择比，有利于后续去除所述核心层103。
本实施例中，所述掩膜侧墙105通过依次进行的沉积工艺和刻蚀工艺形成，因此，在第二区域100B和第一区域100A的交界处，所述掩膜侧墙105还形成于被暴露的核心层103侧壁，也就是说，形成所述掩膜侧墙105后，所述掩膜侧墙105还凸立于第二区域100B和第一区域100A的交界的图形传递层102顶部。
参考图11，去除所述第一区域100A的核心层103。
去除所述核心层103，为后续图形化所述图形传递层102提供工艺基础。
需要说明的是，去除所述第一区域100A的核心层103的工艺包括湿法刻蚀工艺和灰化工艺中的一种或两种。
所述湿法刻蚀工艺具有各向同性的特性，能够在去除所述核心层103的同时，使得所述掩膜侧墙105和图形传递层102得以保留。
需要说明的是，所述核心层103与所述掩膜侧墙105的刻蚀选择比不宜过小。如果所述核心层103与所述掩膜侧墙105的刻蚀选择比过小，则容易导致残留部分所述核心层103，影响后续在所述目标层101中形成目标图形的制程工艺，从而影响半导体的性能。为此，本实施例中，去除所述核心层103的步骤中，所述核心层103与所述掩膜侧墙105的刻蚀选择比大于10：1。
还需要说明的是，本实施例中，由于所述核心层103的材料为无定形硅。所述无定形硅的材料硬度比所述掩膜侧墙105和图形传递层102的材料硬度小，因此，在去除所述核心层103的过程中，所述掩膜侧墙105和图形传递层102能够得以保留。
参考图12至图13，去除所述第一区域100A的核心层103后，在所述第二区域100B的图形传递层102上形成遮挡层200。
所述遮挡层200作为后续图形化所述第二区域100B的图形传递层102的掩膜。
本实施例中，单独在第一区域100A形成掩膜侧墙105，并在完成掩膜侧墙105的形成后，在第二区域100B形成遮挡层200，有利于减小形成遮挡层200的工艺对所述掩膜侧墙105的影响，从而有利于确保所述掩膜侧墙105的完整性和尺寸均一性，相应的，使得在所述第一区域100A和第二区域100B中剩余的所述图形传递层102满足工艺精度的要求，然后以剩余的所述图形传递层102为掩膜，图形化所述目标层101，在所述目标层101中形成目标图形的过程中，由于图形传递层102满足工艺精度的要求，使得在所述目标层101中形成的目标图形的精度大大提高，从而提高了半导体结构的性能。
具体地，在形成遮挡层200之前，由于掩膜侧墙105已经形成，且核心层103已被去除，因此，在形成遮挡层200的过程中，只需进行遮挡层200所对应膜层的沉积以及图形化即可，而无需对遮挡层200所对应膜层进行平坦化处理以露出掩膜侧墙105顶部，因此，这降低了形成遮挡层200的制程对掩膜侧墙105造成损伤的概率，有利于确保掩膜侧墙105的顶部平整度、形貌质量和尺寸均一性。
本实施例中，形成所述遮挡层200的步骤包括：如图12所示，形成覆盖所述掩膜侧墙105和图形传递层102的第一填充层106；如图13所示，图形化所述第一填充层106，形成位于所述第二区域100B的图形传递层102上的遮挡层200。
本实施例中，形成所述第一填充层106的工艺为旋涂工艺。
所述旋涂工艺具有填充性、覆盖性好的特点，有利于所述第一填充层106覆盖所述掩膜侧墙105和图形传递层102。在其他实施例中，还可以采用化学气相沉积工艺(ChemicalVapor Deposition，CVD)形成所述第一填充层。
本实施例中，形成所述第一填充层106的步骤中，所述第一填充层106的材料包括有机材料。
通过选用有机材料，降低图形化所述第一填充层106的工艺难度，且有利于后续去除遮挡层200。
本实施例中，有机材料包括ODL(organic dielectric layer，有机介电层)材料、旋涂碳(Spin-on carbon，SOC)和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。作为一种示例，所述第一填充层106的材料为旋涂碳(Spin-on carbon，SOC)。
本实施例中，由于所述掩膜侧墙105还凸立于第二区域100B和第一区域100A的交界处的图形传递层102顶部，因此，在所述第二区域100B的图形传递层102上形成遮挡层200的步骤中，所述遮挡层200还形成于所述第一区域100A和第二区域100B交界处的所述图形传递层102上，且在所述第一区域100A和第二区域100B交界处，所述遮挡层200与位于所述遮挡层200侧部的所述掩膜侧墙105的侧壁相接触。也就是说，所述遮挡层200还形成于由最靠近第二区域100B的相邻掩膜侧墙105所围成的空间中。
本实施例中，图形化所述第一填充层106的步骤包括：在所述第二区域100B的第一填充层106顶部形成图形化的掩膜层109；以所述掩膜层109为掩膜，刻蚀去除露出的所述第一填充层106，剩余的所述第一填充层106作为所述遮挡层200。
本实施例中，图形化所述第一填充层106的工艺包括干法刻蚀工艺。
需要说明的是，所述干法刻蚀工艺包括各向异性的干法刻蚀工艺。所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形转换，从而有利于在图形化所述第一填充层106的过程中，精确控制所述掩膜侧墙105和遮挡层200的侧壁形貌。
本实施例中，所述图形化的掩膜层109包括抗反射涂层107以及位于所述抗反射涂层107上的光刻胶层108。
抗反射涂层107的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC(含硅的抗反射涂层)材料。
本实施例中，去除所述掩膜层109露出的所述第一填充层106之前，还包括：以所述光刻胶层108为掩膜，刻蚀所述抗反射涂层107。
本实施例中，所述第一填充层106的材料为有机材料，与所述掩膜层109的形成工艺的兼容性较高。
参考图14，以所述掩膜侧墙105和遮挡层200为掩膜，图形化所述图形传递层102。
先图形化所述图形传递层102，有利于精确控制图形传递。
本实施例中，图形化所述图形传递层102的工艺包括干法刻蚀工艺。
需要说明的是，所述干法刻蚀工艺包括各向异性的干法刻蚀工艺。所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形转换，从而有利于在图形化所述图形传递层102的过程中，精确控制剩余所述图形传递层102的侧壁形貌。
本实施例中，图形化所述图形传递层102后，还包括：去除剩余的遮挡层200。
参考图15至图16，去除所述掩膜侧墙105。
去除所述掩膜侧墙105，使得所述第一区域100A和第二区域100B中所述目标层101顶部的各膜层齐平，即所述第一区域100A和第二区域100B中的所述图形传递层102的顶部齐平，相应地，在后续图形化所述目标层101形成目标图形的过程中，相关刻蚀工艺在所述图形传递层102的侧壁形成的残留物较少，从而有利于提高后续在所述目标层101中形成目标图形的精度。
本实施例中，去除所述掩膜侧墙105的步骤包括：在所述第一区域100A和第二区域100B的目标层101顶部形成第二填充层110，所述第二填充层110覆盖所述掩膜侧墙105的顶面和侧壁、以及所述图形传递层102的侧壁和顶面；以所述图形传递层102的顶部为停止位置，去除所述掩膜侧墙105和高于所述图形传递层102顶部的第二填充层110。
本实施例中，形成所述第二填充层110的工艺为旋涂工艺。所述旋涂工艺具有填充性、覆盖性好的特点，有利于所述第二填充层110覆盖所述掩膜侧墙105的顶面和侧壁、以及所述图形传递层102的侧壁和顶面。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第二填充层。
本实施例中，形成所述第二填充层110的步骤中，所述第二填充层110的材料包括有机材料。
通过选用有机材料，降低图形化所述第二填充层110的工艺难度，且有利于后续去除剩余的所述第二填充层110。
本实施例中，有机材料包括ODL(organic dielectric layer，有机介电层)材料、旋涂碳(Spin-on carbon，SOC)和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。作为一种示例，所述第二填充层110的材料为旋涂碳(Spin-on carbon，SOC)。
本实施例中，去除所述掩膜侧墙105和高于所述图形传递层102顶部的第二填充层110的工艺包括干法刻蚀工艺。
所述干法刻蚀工艺为等离子体干法刻蚀工艺。
需要说明的是，去除所述掩膜侧墙105和高于所述图形传递层102顶部的第二填充层110的过程中，省去旋涂光刻胶、形成掩膜层等工艺步骤，即采用无掩膜的方式，直接利用等离子体干法刻蚀工艺与所述掩膜侧墙105、以及高于所述图形传递层102顶部的第二填充层110发生物理反应，去除所述掩膜侧墙105和高于所述图形传递层102顶部的第二填充层110，从而简化了工艺步骤、降低了工艺成本。
还需要说明的是，参考图17，去除所述掩膜侧墙105之后，还包括：去除剩余的所述第二填充层110。
去除剩余的所述第二填充层110，为后续图形化所述目标层101提供空间位置。
本实施例中，去除剩余的所述第二填充层110的工艺包括湿法刻蚀工艺。
参考图18，图形化所述图形传递层102后，以剩余的所述图形传递层102为掩膜，图形化所述目标层101，在所述目标层101中形成目标图形160。
本实施例中，在去除所述掩膜侧墙105之后，图形化所述目标层101。
由前述记载可知，由于剩余的所述图形传递层102的顶部平整度较高，这相应的也提高了所述目标图形160的图形精度和图形质量。
本实施例中，以剩余的所述图形传递层102为掩膜，图形化所述目标层101的步骤包括：在所述目标层101中形成掩膜开口，所述掩膜开口用于作为目标图形160，且剩余的所述目标层101作为硬掩膜层210。
所述硬掩膜层210为后续刻蚀所述介电层100，在所述介电层100中形成互连槽提供工艺基础。
需要说明的是，在形成所述目标图形160之后，还包括：去除所述图形传递层102。
参考图19，形成所述目标图形160之后，所述形成方法还包括：以所述硬掩膜层210为掩膜，刻蚀所述掩膜开口底部的所述介电层100，在所述介电层100中形成互连槽161。
所述互连槽161为后续形成金属互连线提供空间位置。
本实施例中，通过先将图形传递到目标层101中形成硬掩膜层210，有利于提高刻蚀所述介电层100的工艺稳定性和工艺效果，提高目标图形传递的精度。
需要说明的是，本实施例中，未示意出所述基底中位于所述介电层100下方的其他膜层或结构，因此，在实际工艺中，所述互连槽161底部暴露相对应的导电结构(例如，接触孔插塞等)。
还需要说明的是，后续在互连槽161中形成金属互连线的过程中，去除剩余的所述硬掩膜层210，从而暴露所述介电层100的顶面，为后续的制程工艺做准备。
参考图20，在形成所述互连槽161后，在所述互连槽161中形成金属互连线112。
所述金属互连线112用于实现半导体结构与外部电路或其他互连结构的电连接。
本实施例中，所述金属互连线112的材料为铜。其他实施例中，金属互连线的材料还可以为铝等导电材料。
本实施例中，采用电镀法在所述互连槽161中形成金属互连线112。
相应的，形成金属互连线112的制程包括导电材料的填充步骤、以及对导电材料进行平坦化的步骤，以去除高于介电层100顶部的导电材料。
本实施例中，采用化学机械研磨工艺对导电材料进行平坦化。
所述化学机械研磨工艺使所述互连槽161中形成的所述金属互连线112具有平坦的表面，提高了所述金属互连线112的电连接效果。
对所述金属互连线112的具体描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括用于形成目标图形的目标层和位于所述目标层顶部的图形传递层，所述基底包括第一区域和第二区域，形成于所述第一区域的相邻所述目标图形的节距小于形成于所述第二区域的相邻所述目标图形的节距；
在所述第一区域的所述图形传递层上形成核心层，所述核心层中形成有贯穿所述核心层的开口；
在所述开口的侧壁形成掩膜侧墙；
去除所述第一区域的核心层；
去除所述第一区域的核心层后，在所述第二区域的图形传递层上形成遮挡层；
以所述掩膜侧墙和遮挡层为掩膜，图形化所述图形传递层；
图形化所述图形传递层后，以剩余的所述图形传递层为掩膜，图形化所述目标层，在所述目标层中形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述遮挡层的步骤包括：形成覆盖所述掩膜侧墙和图形传递层的第一填充层；
图形化所述第一填充层，形成位于所述第二区域的图形传递层上的遮挡层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，图形化所述第一填充层的步骤包括：在所述第二区域的第一填充层顶部形成图形化的掩膜层；
以所述掩膜层为掩膜，刻蚀去除露出的所述第一填充层，剩余的所述第一填充层作为所述遮挡层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述图形传递层后，图形化所述目标层之前，还包括：去除所述掩膜侧墙。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述掩膜侧墙的步骤包括：在所述第一区域和第二区域的目标层顶部形成第二填充层，所述第二填充层覆盖所述掩膜侧墙的顶面和侧壁、以及所述图形传递层的侧壁和顶面；
以所述图形传递层的顶部为停止位置，去除所述掩膜侧墙和高于所述图形传递层顶部的第二填充层；
去除剩余的所述第二填充层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二区域的图形传递层上形成遮挡层的步骤中，所述遮挡层还形成于所述第一区域和第二区域交界处的所述图形传递层上，且在所述第一区域和第二区域交界处，所述遮挡层与位于所述遮挡层侧部的所述掩膜侧墙的侧壁相接触。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述开口的侧壁形成掩膜侧墙的步骤包括：在所述第一区域和第二区域中，形成保形覆盖所述开口底部和侧壁、所述核心层顶部、以及所述图形传递层顶部的掩膜侧墙材料层；
去除所述开口底部和核心层顶部、以及所述图形传递层顶部的掩膜侧墙材料层，保留所述开口侧壁剩余的掩膜侧墙材料层作为掩膜侧墙。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述掩膜侧墙材料层的工艺包括原子层沉积工艺。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述开口的侧壁形成掩膜侧墙的步骤中，所述掩膜侧墙的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅中的一种或多种。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述图形传递层的工艺包括干法刻蚀工艺。
11.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一填充层的工艺包括旋涂工艺或化学气相沉积工艺。
12.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一填充层的步骤中，所述第一填充层的材料包括有机材料。
13.如权利要求2所述的半导体结构的形成方法，其特征在于，图形化所述第一填充层的工艺包括干法刻蚀工艺。
14.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第二填充层的工艺包括旋涂工艺或化学气相沉积工艺。
15.如权利要求5所述的半导体结构的形成方法，其特征在于，去除所述掩膜侧墙和高于所述图形传递层顶部的第二填充层的工艺包括干法刻蚀工艺。
16.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第二填充层的步骤中，所述第二填充层的材料包括有机材料。
17.如权利要求12或16所述的半导体结构的形成方法，其特征在于，所述有机材料包括ODL、SOC和APF中的一种或多种。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括介电层，所述目标层位于所述介电层上，所述目标层为硬掩膜层，所述目标图形为掩膜开口；
所述形成方法还包括：以所述硬掩膜层为掩膜，刻蚀所述掩膜开口底部的所述介电层，在所述介电层中形成互连槽；在形成所述互连槽后，在所述互连槽中形成金属互连线。
CN202110515581.2A 2021-05-12 2021-05-12 半导体结构的形成方法 Pending CN115346913A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110515581.2A CN115346913A (zh) 2021-05-12 2021-05-12 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110515581.2A CN115346913A (zh) 2021-05-12 2021-05-12 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN115346913A true CN115346913A (zh) 2022-11-15

Family

ID=83946509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110515581.2A Pending CN115346913A (zh) 2021-05-12 2021-05-12 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN115346913A (zh)

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN111524794A (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN112885714B (zh) 半导体结构及其形成方法
US11651964B2 (en) Semiconductor structure and forming method thereof
CN113097065B (zh) 半导体结构及其形成方法
CN114664727A (zh) 半导体结构的形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN115346913A (zh) 半导体结构的形成方法
CN114639604A (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN115223927A (zh) 半导体结构的形成方法
CN113097060B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN114823300A (zh) 半导体结构的形成方法
CN114639603A (zh) 半导体结构的形成方法
CN115732411A (zh) 半导体结构的形成方法
CN115132571A (zh) 半导体结构的形成方法
CN114823299A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination