CN114664727A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114664727A
CN114664727A CN202011541213.7A CN202011541213A CN114664727A CN 114664727 A CN114664727 A CN 114664727A CN 202011541213 A CN202011541213 A CN 202011541213A CN 114664727 A CN114664727 A CN 114664727A
Authority
CN
China
Prior art keywords
layer
forming
sacrificial layer
sidewall
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011541213.7A
Other languages
English (en)
Inventor
李强
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011541213.7A priority Critical patent/CN114664727A/zh
Publication of CN114664727A publication Critical patent/CN114664727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，目标层上形成有图形定义层，图形定义层中形成有沿第一方向延伸并贯穿图形定义层的第一牺牲层；去除在第二方向上位于图形定义层和第一牺牲层交界处部分宽度的第一牺牲层，形成沿第一方向延伸、且由图形定义层、目标层和剩余第一牺牲层围成的开口；在开口侧壁形成第一侧墙层；去除在第二方向上的部分第一牺牲层，在第一牺牲层中形成沿第一方向延伸、且由剩余第一牺牲层的相对侧壁和目标层围成的凹槽；在凹槽侧壁形成第二侧墙层；去除剩余第一牺牲层；以第一侧墙层和第二侧墙层为掩膜刻蚀目标层形成目标图形。本发明在增大工艺窗口的同时，进一步缩小目标图形之间的节距。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何突破目前因为光刻机设备的制约，满足金属线线宽越来越小的工艺要求成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步缩小目标图形之间的节距。
本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有沿第一方向延伸、并贯穿所述图形定义层的第一牺牲层，所述第一牺牲层和图形定义层之间具有刻蚀选择比；去除在第二方向上位于所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成沿所述第一方向延伸、且由所述图形定义层、目标层和剩余所述第一牺牲层围成的开口；在所述开口的侧壁形成第一侧墙层；去除在第二方向上的部分宽度的所述第一牺牲层，在所述第一牺牲层中形成沿所述第一方向延伸、且由剩余所述第一牺牲层的相对侧壁和目标层围成的凹槽；在所述凹槽的侧壁形成第二侧墙层；形成所述第一侧墙层和第二侧墙层后，去除剩余的所述第一牺牲层；去除剩余的所述第一牺牲层后，以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层，形成目标图形。
可选的，在所述开口的侧壁形成第一侧墙层之后，形成所述凹槽；或者，在所述凹槽的侧壁形成第二侧墙层之后，形成所述开口；或者，在形成所述开口之后，形成所述凹槽，且在形成所述凹槽之后，在同一步骤中形成所述第一侧墙层和第二侧墙层；或者，在形成所述凹槽之后，形成所述开口，且在形成所述开口之后，在同一步骤中形成所述第一侧墙层和第二侧墙层。
可选的，在形成所述开口之后，形成所述凹槽，且在形成所述凹槽之前，还包括：在所述开口中形成第二牺牲层；或者，在形成所述凹槽之后，形成所述开口，且在形成所述开口之前，还包括：在所述凹槽中形成第二牺牲层；以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层之前，还包括：去除所述第二牺牲层。
可选的，形成所述第一牺牲层和图形定义层的步骤包括：在所述目标层的顶部形成图形材料层；对部分区域的所述图形材料层进行掺杂处理，掺杂有离子的所述图形材料层作为图形定义层，剩余未掺杂有离子的所述图形材料层作为第一牺牲层。
可选的，采用离子注入工艺对所述图形材料层进行掺杂处理。
可选的，所述图形材料层的材料为无定形硅；对所述图形材料层进行掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
可选的，采用各向异性的干法刻蚀工艺，去除在第二方向上位于所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层。
可选的，采用各向异性的干法刻蚀工艺，去除在第二方向上的部分宽度的所述第一牺牲层。
可选的，沿所述第二方向，所述第一侧墙层的尺寸与所述第二侧墙层的尺寸相等。
可选的，沿所述第二方向，所述第一侧墙层的尺寸为10纳米至20纳米，所述第二侧墙层的尺寸为10纳米至20纳米。
可选的，在形成所述开口之后，形成所述凹槽；在形成所述开口的步骤中，沿所述第二方向，所述开口之间的剩余所述第一牺牲层的尺寸大于所述开口的尺寸。
可选的，所述开口之间的剩余所述第一牺牲层的尺寸大于4倍的所述开口的尺寸。
可选的，形成所述第一侧墙层的工艺包括原子层沉积工艺。
可选的，形成所述第二侧墙层的工艺包括原子层沉积工艺。
可选的，去除所述第一牺牲层的工艺包括灰化工艺和湿法刻蚀工艺中的一种或两种。
可选的，去除所述第二牺牲层的工艺包括灰化工艺和湿法刻蚀工艺中的一种或两种。
可选的，去除所述第一牺牲层的步骤中，所述第一牺牲层与所述第一侧墙层和第二侧墙层的刻蚀选择比大于5：1。
可选的，去除所述第二牺牲层的步骤中，所述第二牺牲层与所述第一侧墙层和第二侧墙层的刻蚀选择比大于5：1。
可选的，所述第二牺牲层的材料包括包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种。
可选的，所述目标层为介电层，所述目标图形为互连槽；所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，去除在第二方向上位于图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成沿第一方向延伸、且由所述图形定义层、目标层和剩余所述第一牺牲层围成的开口，在所述开口的侧壁形成第一侧墙层，去除在第二方向上的部分宽度的所述第一牺牲层，在所述第一牺牲层中形成沿所述第一方向延伸、且由剩余所述第一牺牲层的相对侧壁和目标层围成的凹槽，在所述凹槽的侧壁形成第二侧墙层，形成所述第一侧墙层和第二侧墙层后，去除剩余的所述第一牺牲层，去除剩余的所述第一牺牲层后，以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层，形成目标图形。本发明实施例通过在不同步骤中，逐次将所述第一牺牲层沿第二方向进行分割，分别形成开口和凹槽，与在同一步骤中形成开口和凹槽的方案相比，这增大了形成开口和凹槽时所采用光刻工艺的工艺窗口，而且，在去除所述第一牺牲层后，以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层，这使得形成的目标图形的节距(pitch)也缩小，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求，并有利于进一步缩小目标图形之间的节距。
附图说明
图1至图12是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前因为光刻机设备的制约，在半导体器件中形成的金属线线宽过大，不能满足金属线线宽越来越小的工艺要求，从而难以进一步缩小目标图形之间的节距。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有沿第一方向延伸、并贯穿所述图形定义层的第一牺牲层，所述第一牺牲层和图形定义层之间具有刻蚀选择比；去除在第二方向上位于所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成沿所述第一方向延伸、且由所述图形定义层、目标层和剩余所述第一牺牲层围成的开口；在所述开口的侧壁形成第一侧墙层；去除在第二方向上的部分宽度的所述第一牺牲层，在所述第一牺牲层中形成沿所述第一方向延伸、且由剩余所述第一牺牲层的相对侧壁和目标层围成的凹槽；在所述凹槽的侧壁形成第二侧墙层；形成所述第一侧墙层和第二侧墙层后，去除剩余的所述第一牺牲层；去除剩余的所述第一牺牲层后，以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层，形成目标图形。
本发明实施例所公开的方案中，去除在第二方向上位于图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成沿第一方向延伸、且由所述图形定义层、目标层和剩余所述第一牺牲层围成的开口，在所述开口的侧壁形成第一侧墙层，去除在第二方向上的部分宽度的所述第一牺牲层，在所述第一牺牲层中形成沿所述第一方向延伸、且由剩余所述第一牺牲层的相对侧壁和目标层围成的凹槽，在所述凹槽的侧壁形成第二侧墙层，形成所述第一侧墙层和第二侧墙层后，去除剩余的所述第一牺牲层，去除剩余的所述第一牺牲层后，以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层，形成目标图形。本发明实施例通过在不同步骤中，逐次将所述第一牺牲层沿第二方向进行分割，分别形成开口和凹槽，与在同一步骤中形成开口和凹槽的方案相比，这增大了形成开口和凹槽时所采用光刻工艺的工艺窗口，而且，在去除所述第一牺牲层后，以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层，这使得形成的目标图形的节距(pitch)也缩小，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求，并有利于进一步缩小目标图形之间的节距。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12是本发明半导体结构的制作方法一实施例中各步骤对应的结构示意图。
参考图1至图2，提供基底，包括用于形成目标图形的目标层100，所述目标层100上形成有图形定义层101，所述图形定义层101中形成有沿第一方向(如图2中Y方向所示)延伸、并贯穿所述图形定义层101的第一牺牲层106，所述第一牺牲层106和图形定义层101之间具有刻蚀选择比。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
所述目标层100用于作为后续需进行图形化以形成目标图形的材料层。
其中，目标图形可以为栅极结构、后段(Back end of line，BEOL)制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，所述目标层100为介电层，后续图形化所述目标层100，在目标层100中形成多个互连槽，之后在互连槽中形成金属互连线，所述目标层100用于实现后段制程中金属互连线之间的电隔离。
为此，所述目标层100的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述目标层100的材料为超低k介质材料，从而降低后段互连线之间的寄生电容，进而减小后段RC延迟。具体地，所述目标层100的材料可以为SiOCH。
本实施例中，所述基底还包括位于所述目标层100上的硬掩膜材料层(图未示)、以及位于硬掩膜材料层上的刻蚀停止层(图未示)。
所述硬掩膜材料层用于经后续图形化工艺后，形成硬掩膜层(图未示)。
具体地，后续先将图形传递到硬掩膜材料层中形成硬掩膜层，再以硬掩膜层为掩膜刻蚀所述目标层100，有利于提高图形化的工艺稳定性和工艺效果。
本实施例中，所述硬掩膜材料层的材料为氮化硅。在其他实施例中，所述硬掩膜材料层的材料还可以为氧化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
后续制程包括进行多次的图形定义处理，刻蚀停止层用于在后续图形定义处理的刻蚀工艺中，起到定义刻蚀停止位置的作用，从而有利于减小对目标层100的损耗、提高刻蚀工艺的深度一致性，进而提高后续图形化工艺的效果。
本实施例中，刻蚀停止层的材料为氧化硅。在其他实施例中，刻蚀停止层的材料还可以为氮化硅、氧化铝、氮化钛、氮化钨或氮化铝等。
本实施例中，所述图形定义层101和第一牺牲层106形成于所述刻蚀停止层上。
本实施例中，所述图形定义层101中形成有沿第一方向延伸、并贯穿所述图形定义层101的第一牺牲层106。其中，所述第一方向指的是所述第一牺牲层106在俯视图下的延伸方向。
本实施例中，平行于所述基底表面且与所述第一方向相垂直的方向为第二方向(如图2中X方向所示)。
本实施例中，所述第一牺牲层106和图形定义层101之间具有刻蚀选择比。
需要说明的是，后续还会去除所述第一牺牲层106，随后以第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层100的过程中，还会以所述图形定义层101为掩膜刻蚀所述目标层100，为此，通过所述第一牺牲层106和图形定义层101之间具有刻蚀选择比，在去除所述第一牺牲层106的同时，使得所述图形定义层101得到保留且受损的概率较低。
其中，所述第一牺牲层106和图形定义层101之间具有刻蚀选择比指的是：在同一刻蚀工艺条件下，所述第一牺牲层106和图形定义层101的被刻蚀速率不同。
本实施例中，形成所述第一牺牲层106和图形定义层101的步骤包括：在所述目标层100的顶部形成图形材料层200；对部分区域的所述图形材料层200进行掺杂处理，掺杂有离子的所述图形材料层200作为图形定义层101，剩余未掺杂有离子的所述图形材料层200作为第一牺牲层106。
所述图形材料层200为形成所述图形定义层101和第一牺牲层106提供了工艺基础。
所述图形材料层200的材料为无定形硅。
需要说明的是，无定形硅的晶格结构具有不稳定的特性，易于后续通过对所述图形材料层200进行掺杂处理的方式，将离子掺杂至所述图形材料层200中，以改变无定形硅材料的被刻蚀速率，从而使所述第一牺牲层106和图形定义层101之间具有刻蚀选择比。
本实施例中，采用离子注入工艺对所述图形材料层200进行掺杂处理。
需要说明的是，所述离子注入工艺具有均匀的大面积注入离子、更准确地控制离子掺杂深度和可重复性高的特点。
具体地，对所述图形材料层200进行掺杂处理后，掺杂有离子的所述图形材料层200作为图形定义层101，未掺杂有离子的所述图形材料层200作为第一牺牲层106，所述图形定义层101和第一牺牲层106之间具有刻蚀选择比，为后续去除所述第一牺牲层106提供了工艺基础。
本实施例中，所述掺杂处理的掺杂深度为所述图形材料层200的整个厚度。
本实施例中，对所述图形材料层200进行掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
参考图1，对所述图形材料层200进行掺杂处理之前，所述半导体结构的形成方法还包括：在所述图形材料层200的顶部形成第一掩膜层105，所述第三掩膜层105覆盖部分所述图形材料层200的顶部。
所述第一掩膜层105用于对所述图形材料层200中不希望被掺杂的区域起到遮挡的作用。
本实施例中，所述第一掩膜层105包括第一有机材料层102、位于所述第一有机材料层102上的第一抗反射涂层103以及位于所述第一抗反射涂层103上的第一光刻胶层104。
所述第一有机材料层102的材料包括有机材料。本实施例中，所述有机材料层102的材料为旋涂碳(Spin-on carbon，SOC)。在其他实施例中，所述有机材料层的材料还可以为其他有机材料，例如：ODL(organic dielectric layer，有机介电层)材料、DUO(Deep UVLight Absorbing Oxide，深紫外光吸收氧化层)材料和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。
第一抗反射涂层103的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC(含硅的抗反射涂层)材料。
本实施例中，在形成所述第三掩膜层105的过程中，以所述第一光刻胶层104为掩膜，依次刻蚀所述第一抗反射涂层103和有机材料层102。
本实施例中，对所述图形材料层200进行掺杂处理之后，还包括：去除剩余的第三掩膜层105
需要说明的是，在其他实施例中，对部分区域的所述图形材料层进行掺杂处理的过程中，也可以为：掺杂有离子的所述图形材料层作为第一牺牲层，剩余未掺杂有离子的所述图形材料层作为图形定义层。
参考图3至图4，去除在第二方向(如图4中X方向所示)上位于所述图形定义层101和第一牺牲层106交界处的部分宽度的所述第一牺牲层106，形成沿所述第一方向(如图4中Y方向所示)延伸、且由所述图形定义层101、目标层100和剩余所述第一牺牲层106围成的开口112。
所述开口112为后续形成所述第一侧墙层和第二牺牲层提供空间位置。
本实施例中，形成所述开口112的步骤包括：在所述第一牺牲层106和图形定义层101的顶部形成具有第一掩膜开口210的第二掩膜层110，所述第一掩膜开口210沿所述第一方向延伸，并在所述第二方向上露出所述图形定义层101和第一牺牲层106交界处的部分宽度的所述第一牺牲层106的顶部；以所述第二掩膜层110为掩膜，沿所述第一掩膜开口210去除露出的所述第一牺牲层106，形成开口112。
本实施例中，采用各向异性的干法刻蚀工艺，去除在第二方向上位于所述图形定义层101和第一牺牲层106交界处的部分宽度的所述第一牺牲层106。
所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形传递，提高开口112的侧壁形貌质量。
本实施例中，所述第一掩膜开口210靠近所述图形定义层101一侧的侧壁和第一牺牲层106的侧壁相齐平。
需要说明的是，由于所述第一牺牲层106和图形定义层101之间具有刻蚀选择比，因此，在形成第一掩膜开口210的过程中，增大了光刻工艺的工艺窗口。例如，在其他实施例中，所述第一掩膜开口还可以露出所述图形定义层和第一牺牲层交界处的部分宽度的所述图形定义层。
本实施例中，在形成所述开口112的步骤中，沿所述第二方向，所述开口112之间的剩余所述第一牺牲层106的尺寸大于所述开口112的尺寸。
需要说明的是，后续还会在剩余的所述第一牺牲层106中形成凹槽，所述开口112之间的剩余的所述第一牺牲层106为所述凹槽提供了空间位置，为此，本实施例中，所述开口112之间的剩余所述第一牺牲层106的尺寸大于所述开口112的尺寸，从而增大后续形成凹槽的工艺窗口。
本实施例中，所述开口112之间的剩余所述第一牺牲层106的尺寸大于4倍的所述开口112的尺寸。
需要说明的是，剩余所述第一牺牲层106的尺寸与所述开口112的尺寸之间的比值不宜过小。如果所述比值过小，在所述开口112尺寸满足工艺要求的情况下，容易导致所述开口112之间的剩余所述第一牺牲层106的尺寸过小，后续在剩余所述第一牺牲层106中形成凹槽之后，影响在所述凹槽下方的目标层中形成的目标图形，导致目标图形不能满足工艺要求，从而影响半导体的性能。为此，本实施例中，所述开口112之间的剩余所述第一牺牲层106的尺寸大于4倍的所述开口112的尺寸。
本实施例中，形成所述开口112之后，还包括：去除剩余的所述第二掩膜层110。
本实施例中，所述第二掩膜层110包括第二有机材料层107、位于所述第二有机材料层107上的第二抗反射涂层108以及位于所述第二抗反射涂层108上的第二光刻胶层109。
对所述第二掩膜层110的具体描述，可结合参考前述对第一掩膜层105的相应描述，在此不再赘述。
参考图5，在所述开口112的侧壁形成第一侧墙层113。
在后续所述目标层100中形成目标图形的过程中，会以所述第一侧墙层113作为刻蚀掩膜。
需要说明的是，通过在所述开口112的侧壁形成第一侧墙层113，缩小所述开口112沿第二方向的尺寸，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求。
本实施例中，沿所述第二方向(如图5中X方向所示)，所述第一侧墙层113的尺寸与后续形成的第二侧墙层的尺寸相等。
需要说明的是，所述第一侧墙层113的尺寸与后续形成的第二侧墙层的尺寸相等，从而使得后续相邻目标图形之间的间隔相等。
本实施例中，沿所述第二方向，所述第一侧墙层113的尺寸为10纳米至20纳米。
需要说明的是，所述第一侧墙层113的尺寸不宜过大，也不宜过小。如果所述第一侧墙层113的尺寸过大，则容易过多的占用所述开口112的空间位置，进而容易导致后续形成的目标图形尺寸过小，进而导致不能满足目标图形的线宽的要求，或者，导致目标图形之间的间隔无法达到最小设计间隔，从而影响金属互连线的性能；如果所述第一侧墙层113的尺寸过小，则容易导致所述开口112的剩余空间过大，进而导致后续以所述第一侧墙层113为掩膜刻蚀所述目标层100形成的目标图形过大，进而导致不能满足目标图形的线宽不断缩小的要求，从而影响金属互连线的性能，或者，为了使目标图形的线宽满足工艺需求，相应需要减小所述开口112的尺寸，从而容易减小形成所述开口112的工艺窗口。为此，本实施例中，沿所述第二方向，所述第一侧墙层113的尺寸为10纳米至20纳米。例如，沿所述第二方向，所述第一侧墙层113的尺寸为13纳米、15纳米或17纳米。
需要说明的是，本实施例中，所述第一侧墙层113沿所述第二方向的尺寸小，从而使得后续相邻目标图形之间实现较小的间隔。
本实施例中，形成所述第一侧墙层113的工艺包括原子层沉积工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一侧墙层113的厚度均一性，使第一侧墙层113能够覆盖在所述图形定义层101和第一牺牲层106的侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第一侧墙层。
需要说明的是，第一侧墙层113用于作为后续刻蚀目标层100的刻蚀掩膜。
本实施例中，第一侧墙层113的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第一侧墙层113的材料为氧化钛。氧化钛材料与无定型硅或旋涂玻璃的刻蚀选择比较大，第一侧墙层113能够在后续去除所述第一牺牲层106和第二牺牲层形成目标图形的过程中被保留，且后续能够以第一侧墙层113为掩膜，刻蚀所述目标层100。
本实施例中，形成所述第一侧墙层113的步骤包括：在所述图形定义层101和第一牺牲层106的顶部和侧壁，以及开口112底部形成第一侧墙材料层(图未示)，去除所述图形定义层101顶部、第一牺牲层106顶部和开口112底部的所述第一侧墙材料层，剩余的所述第一侧墙材料层作为第一侧墙层113。
参考图6至图8，去除在第二方向(如图8中X方向所示)上的部分宽度的所述第一牺牲层106，在所述第一牺牲层106中形成沿所述第一方向(如图8中Y方向所示)延伸、且由剩余所述第一牺牲层106的相对侧壁和目标层100围成的凹槽121。
所述凹槽121为后续形成所述第二侧墙层提供空间位置。
需要说明的是，本实施例通过在不同步骤中，逐次将所述第一牺牲层106沿第二方向进行分割，分别形成开口112和凹槽121，与在同一步骤中形成开口112和凹槽121的方案相比，这增大了形成开口112和凹槽121时所采用光刻工艺的工艺窗口，而且，在去除所述第一牺牲层106后，以所述第一侧墙层113和第二侧墙层为掩膜刻蚀所述目标层100，这使得形成的目标图形的节距(pitch)也缩小，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求，并有利于进一步缩小目标图形之间的节距。
本实施例中，先在所述开口112的侧壁形成第一侧墙层113之后，然后再形成所述凹槽121。
本实施例中，形成所述凹槽121的步骤包括：在所述第一牺牲层106、图形定义层101和第一侧墙层113的顶部形成具有第二掩膜开口310的第三掩膜层120，所述第二掩膜开口310露出在第二方向上的部分宽度的第一牺牲层106顶部；以所述第三掩膜层120为掩膜，沿所述第二掩膜开口310去除部分剩余的所述第一牺牲层106，形成贯穿第一牺牲层106的凹槽121。
本实施例中，采用各向异性的干法刻蚀工艺，去除在第二方向上的部分宽度的所述第一牺牲层106。
所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形传递，提高所述凹槽121的侧壁形貌质量。
本实施例中，形成所述凹槽121之后，还包括：去除剩余的所述第三掩膜层120。
本实施例中，所述第三掩膜层120包括第三有机材料层116、位于所述第二有机材料层116上的第二抗反射涂层117以及位于所述第二抗反射涂层117上的第二光刻胶层118。
对所述第三掩膜层120的具体描述，可结合参考前述对第一掩膜层105的相应描述，在此不再赘述。
结合参考图6，在形成所述开口112之后，在形成所述凹槽121之前，还包括：在所述开口112中形成第二牺牲层115。
所述第二牺牲层115为后续形成目标图形占据了空间位置。
此外，所述第二牺牲层115填充满开口112，在形成凹槽121的过程中，所述第二牺牲层115为第三掩膜层120的形成提供平坦面，从而有利于改善第三掩膜层120的顶面平坦度，进而提高第二掩膜开口310的位置、尺寸和形貌的精度。
所述第二牺牲层115的材料为有机材料。
需要说明的是，有机材料与所述第一侧墙层113和后续形成的第二侧墙层的材料之间的刻蚀选择比较大，利于后续去除所述第二牺牲层115，并减小对第一侧墙层113和第二侧墙层的损伤。
本实施例中，所述第二牺牲层115的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种。
参考图9，在所述凹槽121的侧壁形成第二侧墙层123。
需要说明的是，通过在所述凹槽121露出的侧壁形成第二侧墙层123，缩小所述凹槽121沿第二方向的尺寸，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求，同时后续在所述目标层100中形成目标图形的过程中，还会以所述第二侧墙层123作为刻蚀掩膜，即所述第二侧墙层123和第一侧墙层113共同作为后续刻蚀目标层100的掩膜。
本实施例中，沿所述第二方向，所述第二侧墙层123的尺寸为10纳米至20纳米。
需要说明的是，所述第二侧墙层123的尺寸不宜过大，也不宜过小。如果所述第二侧墙层123的尺寸过大，则容易过多地占用所述凹槽121的空间位置，进而容易导致后续形成的目标图形尺寸过小，进而导致不能满足目标图形的线宽的要求，或者，导致目标图形之间的间距无法达到最小设计间隔，从而影响金属互连线的性能；如果所述第二侧墙层123的尺寸过小，则容易导致所述凹槽121的剩余空间过大，进而导致后续以所述第二侧墙层123为掩膜刻蚀所述目标层100形成的目标图形过大，进而导致不能满足目标图形的线宽不断缩小的要求，从而影响金属互连线的性能，或者，为了使目标图形的线宽满足工艺需求，相应需要减小所述凹槽121的尺寸，从而容易减小形成所述凹槽121的工艺窗口。为此，本实施例中，沿所述第二方向，所述第二侧墙层123的尺寸为10纳米至20纳米。例如，沿所述第二方向，所述第二侧墙层123的尺寸为13纳米、15纳米或17纳米。
需要说明的是，本实施例中，所述第二侧墙层123沿所述第二方向的尺寸小，从而使得后续相邻目标图形之间实现较小的间隔。
本实施例中，形成所述第二侧墙层123的工艺包括原子层沉积工艺
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第二侧墙层123的厚度均一性，使第二侧墙层123能够覆盖在所述第一牺牲层106的侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第一侧墙层。
本实施例中，第二侧墙层123的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第二侧墙层123的材料为氧化钛。氧化钛材料与无定型硅或旋涂玻璃的刻蚀选择性比较大，第二侧墙层123能够在后续去除所述第一牺牲层106和第二牺牲层115形成目标图形的过程中被保留，且后续能够以第二侧墙层123为掩膜，刻蚀所述目标层100。
本实施例中，形成所述第二侧墙层123的步骤包括：在所述图形定义层101、第二牺牲层115、第一牺牲层106和第一侧墙层113的顶部，以及所述凹槽121的底部和侧壁形成第二侧墙材料层(图未示)，去除所述图形定义层101、第一牺牲层106、第一侧墙层113和第二牺牲层115顶部以及所述凹槽121底部的所述第二侧墙材料层，剩余的所述第二侧墙材料层作为第二侧墙层123。
参考图10，形成所述第一侧墙层113和第二侧墙层123后，去除剩余的所述第一牺牲层106。
需要说明的是，去除剩余的所述第一牺牲层106，从而露出待刻蚀的区域。
本实施例中，去除所述第一牺牲层106的工艺包括灰化工艺和湿法刻蚀工艺中的一种或两种。
所述灰化工艺和湿法刻蚀工艺去除有机材料的过程中，具有效率高、成本低等特点，且能够减小对下方膜层的损伤。
本实施例中，去除所述第一牺牲层106的步骤中，所述第一牺牲层106与所述第一侧墙层113和第二侧墙层123的刻蚀选择比大于5：1。
需要说明的是，所述第一牺牲层106与所述第一侧墙层113和第二侧墙层123的刻蚀选择比不宜过小。如果所述第一牺牲层106与所述第一侧墙层113和第二侧墙层123的刻蚀选择比过小，则容易导致残留部分所述第一牺牲层106，影响后续在所述目标层100中形成目标图形的制程工艺，从而影响半导体的性能。为此，本实施例中，去除所述第一牺牲层106的步骤中，所述第一牺牲层106与所述第一侧墙层113和第二侧墙层123的刻蚀选择比大于5：1。
继续参考图10，本实施例中，在后续以第一侧墙层113和第二侧墙层123为掩膜刻蚀所述目标层100之前，还包括：去除所述第二牺牲层115。
需要说明的是，去除所述第二牺牲层115，从而露出待刻蚀的区域。
本实施例中，去除所述第二牺牲层115的工艺包括灰化工艺和湿法刻蚀工艺中的一种或两种。
所述灰化工艺和湿法刻蚀工艺去除有机材料的过程中，具有效率高、成本低等特点，且能够减小对下方膜层的损伤。
需要说明的是，所述第二牺牲层115与所述第一侧墙层113和第二侧墙层123的刻蚀选择比不宜过小。如果所述第二牺牲层115与所述第一侧墙层113和第二侧墙层123的刻蚀选择比过小，则容易导致残留部分所述第二牺牲层115，影响后续在所述目标层100中形成目标图形的制程工艺，从而影响半导体的性能。为此，本实施例中，去除所述第二牺牲层115的步骤中，所述第二牺牲层115与所述第一侧墙层113和第二侧墙层123的刻蚀选择比大于5：1。
参考图11，去除剩余的所述第一牺牲层106后，以所述第一侧墙层113和第二侧墙层123为掩膜刻蚀所述目标层100，形成目标图形126。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足目标图形126的线宽不断缩小的要求，并有利于进一步缩小目标图形126之间的节距，这相应提高了目标图形126的图形精度和图形质量。
需要说明的是，目标层100为介电层，因此，以所述第一侧墙层113和第二侧墙层123为掩膜刻蚀所述目标层100后，所述目标图形126为互连槽。
本实施例中，目标层100上还形成有硬掩膜材料层(图未示)和刻蚀停止层(图未示)，所述开口112和凹槽121的底部暴露出刻蚀停止层。
因此，以所述第一侧墙层113和第二侧墙层123为掩膜，依次刻蚀所述开口112和凹槽121底部的刻蚀停止层和硬掩膜材料层，剩余的硬掩膜材料层作为硬掩膜层(图未示)后，以所述硬掩膜层为掩膜，刻蚀所述目标层100。
通过先将所述开口112和凹槽121的图形传递到硬掩膜材料层中形成硬掩膜层，有利于提高刻蚀目标层100的工艺稳定性和工艺效果，提高图形传递的精度。
参考图12，所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线128。
金属互连线128用于实现半导体结构与外部电路或其他互连结构的电连接。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足互连槽的线宽不断缩小的要求，且相邻的互连槽之间的间距易于满足设计最小间隔，相应有利于使金属互连线128的间距满足设计最小间隔，这有利于进一步缩小金属互连线128之间的节距，还有利于提高金属互连线128的图形精度，进而有利于提高金属互连线128的电连接性能。
本实施例中，所述金属互连线128的材料为铜。其他实施例中，金属互连线的材料还可以为铝等导电材料。
本实施例中，采用电镀铜法在所述互连槽中形成金属互连线128。
相应的，形成金属互连线128的制程包括导电材料的填充步骤、以及对导电材料进行平坦化的步骤，以去除高于介电层顶部的导电材料。
本实施例中，采用化学机械研磨工艺对导电材料进行平坦化。
所述化学机械研磨工艺使所述互连槽中形成的所述金属互连线128具有平坦的表面，提高了所述金属互连线128的电连接效果。
本实施例中，在形成金属互连线128的过程中，还去除剩余的所述图形定义层101、第一侧墙层113、第二侧墙层123、刻蚀停止层以及硬掩膜层，从而暴露出所述目标层100的顶面，为后续工艺做准备。
对所述金属互连线128的具体描述，在此不再赘述。
需要说明的是，在本实施例中，是在所述开口112的侧壁形成第一侧墙层113之后，形成所述凹槽121。相应的，增大了形成所述开口112和凹槽121时所采用光刻工艺的工艺窗口，同时也满足了后续形成的目标图形的线宽不断缩小的要求。
在另一些实施例中，可以在所述凹槽的侧壁形成第二侧墙层之后，再形成所述开口。相应的，增大了形成所述开口和凹槽时所采用光刻工艺的工艺窗口，同时也满足了后续形成的目标图形的线宽不断缩小的要求。
在又一些实施例中，在形成所述开口之后，形成所述凹槽，且在形成所述凹槽之后，在同一步骤中形成所述第一侧墙层和第二侧墙层。相应的，增大了形成所述开口和凹槽时所采用光刻工艺的工艺窗口，同时也满足了后续形成的目标图形的线宽不断缩小的要求。
在其他实施例中，在形成所述凹槽之后，形成所述开口，且在形成所述开口之后，在同一步骤中形成所述第一侧墙层和第二侧墙层。相应的，增大了形成所述开口和凹槽时所采用光刻工艺的工艺窗口，同时也满足了后续形成的目标图形的线宽不断缩小的要求。
相应的，当在形成所述凹槽之后，形成所述开口时，在形成所述开口之前，还包括：在所述凹槽中形成第二牺牲层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成目标图形的目标层，所述目标层上形成有图形定义层，所述图形定义层中形成有沿第一方向延伸、并贯穿所述图形定义层的第一牺牲层，所述第一牺牲层和图形定义层之间具有刻蚀选择比；
去除在第二方向上位于所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层，形成沿所述第一方向延伸、且由所述图形定义层、目标层和剩余所述第一牺牲层围成的开口；
在所述开口的侧壁形成第一侧墙层；
去除在第二方向上的部分宽度的所述第一牺牲层，在所述第一牺牲层中形成沿所述第一方向延伸、且由剩余所述第一牺牲层的相对侧壁和目标层围成的凹槽；
在所述凹槽的侧壁形成第二侧墙层；
形成所述第一侧墙层和第二侧墙层后，去除剩余的所述第一牺牲层；
去除剩余的所述第一牺牲层后，以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述开口的侧壁形成第一侧墙层之后，形成所述凹槽；
或者，在所述凹槽的侧壁形成第二侧墙层之后，形成所述开口；
或者，在形成所述开口之后，形成所述凹槽，且在形成所述凹槽之后，在同一步骤中形成所述第一侧墙层和第二侧墙层；
或者，在形成所述凹槽之后，形成所述开口，且在形成所述开口之后，在同一步骤中形成所述第一侧墙层和第二侧墙层。
3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在形成所述开口之后，形成所述凹槽，且在形成所述凹槽之前，还包括：在所述开口中形成第二牺牲层；或者，在形成所述凹槽之后，形成所述开口，且在形成所述开口之前，还包括：在所述凹槽中形成第二牺牲层；
以所述第一侧墙层和第二侧墙层为掩膜刻蚀所述目标层之前，还包括：去除所述第二牺牲层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一牺牲层和图形定义层的步骤包括：在所述目标层的顶部形成图形材料层；
对部分区域的所述图形材料层进行掺杂处理，掺杂有离子的所述图形材料层作为图形定义层，剩余未掺杂有离子的所述图形材料层作为第一牺牲层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用离子注入工艺对所述图形材料层进行掺杂处理。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，其特征在于，所述图形材料层的材料为无定形硅；
对所述图形材料层进行掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺，去除在第二方向上位于所述图形定义层和第一牺牲层交界处的部分宽度的所述第一牺牲层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺，去除在第二方向上的部分宽度的所述第一牺牲层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述第二方向，所述第一侧墙层的尺寸与所述第二侧墙层的尺寸相等。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述第二方向，所述第一侧墙层的尺寸为10纳米至20纳米，所述第二侧墙层的尺寸为10纳米至20纳米。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述开口之后，形成所述凹槽；
在形成所述开口的步骤中，沿所述第二方向，所述开口之间的剩余所述第一牺牲层的尺寸大于所述开口的尺寸。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述开口之间的剩余所述第一牺牲层的尺寸大于4倍的所述开口的尺寸。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙层的工艺包括原子层沉积工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的工艺包括原子层沉积工艺。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的工艺包括灰化工艺和湿法刻蚀工艺中的一种或两种。
16.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述第二牺牲层的工艺包括灰化工艺和湿法刻蚀工艺中的一种或两种。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的步骤中，所述第一牺牲层与所述第一侧墙层和第二侧墙层的刻蚀选择比大于5：1。
18.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述第二牺牲层的步骤中，所述第二牺牲层与所述第一侧墙层和第二侧墙层的刻蚀选择比大于5：1。
19.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层，所述目标图形为互连槽；
所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
CN202011541213.7A 2020-12-23 2020-12-23 半导体结构的形成方法 Pending CN114664727A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011541213.7A CN114664727A (zh) 2020-12-23 2020-12-23 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011541213.7A CN114664727A (zh) 2020-12-23 2020-12-23 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114664727A true CN114664727A (zh) 2022-06-24

Family

ID=82025361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011541213.7A Pending CN114664727A (zh) 2020-12-23 2020-12-23 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114664727A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132572A (zh) * 2022-08-03 2022-09-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132572A (zh) * 2022-08-03 2022-09-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
CN109559978B (zh) 半导体结构及其形成方法
CN112768344B (zh) 半导体结构及其形成方法
CN113782487A (zh) 半导体结构及其形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
US11769672B2 (en) Semiconductor structure and forming method thereof
CN112349588A (zh) 半导体结构的形成方法、晶体管
CN114664727A (zh) 半导体结构的形成方法
US11651964B2 (en) Semiconductor structure and forming method thereof
CN114639604A (zh) 半导体结构的形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN114823300A (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN114639603A (zh) 半导体结构的形成方法
CN114823298A (zh) 半导体结构的形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113097060B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN114823299A (zh) 半导体结构的形成方法
CN115223927A (zh) 半导体结构的形成方法
CN114171451A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination