CN108122843A - 鳍式场效应管的形成方法以及半导体结构 - Google Patents
鳍式场效应管的形成方法以及半导体结构 Download PDFInfo
- Publication number
- CN108122843A CN108122843A CN201611085960.8A CN201611085960A CN108122843A CN 108122843 A CN108122843 A CN 108122843A CN 201611085960 A CN201611085960 A CN 201611085960A CN 108122843 A CN108122843 A CN 108122843A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- side wall
- opening
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 230000005669 field effect Effects 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 241
- 239000000758 substrate Substances 0.000 claims abstract description 167
- 239000012792 core layer Substances 0.000 claims abstract description 101
- 238000005530 etching Methods 0.000 claims abstract description 70
- 238000011049 filling Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 92
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 claims description 5
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 208000027418 Wounds and injury Diseases 0.000 description 5
- 208000014674 injury Diseases 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种鳍式场效应管的形成方法以及半导体结构，形成方法包括：在基底上形成掩膜层，所述掩膜层内具有暴露出部分基底的第一开口；以所述掩膜层为掩膜，沿所述第一开口刻蚀去除第一厚度的基底，在所述基底内形成第二开口；在所述第一开口以及第二开口内填充满核心层；去除所述掩膜层，暴露出部分核心层侧壁；在所述露出的核心层侧壁以及部分基底上形成侧墙，且相邻核心层侧壁上的侧墙之间具有第三开口；以所述侧墙为掩膜，沿所述第三开口刻蚀去除第二厚度的基底，刻蚀后的基底构成衬底以及凸出于衬底上的分立的鳍部；在形成所述衬底以及鳍部之后，去除所述核心层。本发明简化鳍式场效应管的形成工艺步骤，优化鳍式场效应管的形成方法。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管的形成方法以及半导体结构。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成鳍式场效应管的工艺复杂。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法以及半导体结构，简化鳍式场效应管的形成工艺。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供基底；在所述基底上形成掩膜层，所述掩膜层内具有暴露出部分基底的第一开口；以所述掩膜层为掩膜，沿所述第一开口刻蚀去除第一厚度的基底，在所述基底内形成第二开口；在所述第一开口以及第二开口内填充满核心层；去除所述掩膜层，暴露出部分核心层侧壁；在所述露出的核心层侧壁以及部分基底上形成侧墙，且相邻侧墙之间具有第三开口；以所述侧墙为掩膜，沿所述第三开口刻蚀去除第二厚度的基底，刻蚀后的基底构成衬底以及凸出于衬底上的分立的鳍部；在形成所述衬底以及鳍部之后，去除所述核心层。
可选的，在垂直于所述鳍部延伸方向上，所述第二开口的宽度尺寸与所述第三开口的宽度尺寸相同。
可选的，在形成所述鳍部之后，位于所述鳍部两侧的衬底顶部齐平。
可选的，所述第一厚度与所述第二厚度相同。
可选的，所述掩膜层包括第一掩膜层以及位于所述第一掩膜层上的第二掩膜层，且所述第一掩膜层的材料与所述第二掩膜层的材料不同；所述形成方法包括：在去除所述掩膜层的工艺步骤中，去除所述第二掩膜层，保留位于所述基底上的第一掩膜层。
可选的，所述形成方法还包括：在形成所述侧墙的工艺步骤中，在所述露出的核心层侧壁以及部分第一掩膜层上形成所述侧墙；所述第三开口露出部分第一掩膜层；在沿所述第三开口刻蚀去除第二厚度的基底之前，还刻蚀去除所述第三开口露出的第一掩膜层。
可选的，形成所述侧墙的工艺步骤包括：在所述露出的核心层侧壁以及顶部上、以及露出的第一掩膜层上形成侧墙层；采用无掩膜刻蚀工艺，回刻蚀去除位于所述核心层顶部以及部分第一掩膜层上的侧墙层，形成所述侧墙。
可选的，所述第一掩膜层的材料为氧化硅；所述第二掩膜层的材料为氮化硅；所述第一掩膜层的厚度为10埃～50埃；所述第二掩膜层的厚度为100埃～5000埃。
可选的，所述侧墙的材料与所述第一掩膜层的材料不同。
可选的，所述侧墙的材料为氧化硅或氮化硅。
可选的，所述核心层为单层结构；所述核心层的材料为无定形碳、DUO材料、BARC材料或者DARC材料。
可选的，所述核心层包括位于所述第一开口侧壁上、以及第二开口底部和侧壁上的衬垫氧化层、以及位于所述衬垫氧化层上的多晶硅层，且所述多晶硅层填充满所述第一开口以及第二开口。
可选的，所述衬垫氧化层的厚度为5埃～30埃。
可选的，在形成所述鳍部之后、去除所述核心层之前，还包括：在露出的衬底上以及露出的鳍部上形成保护氧化层；在去除所述核心层中的衬垫氧化层的工艺过程中，还去除所述保护氧化层。
可选的，形成所述核心层的工艺步骤包括：在所述掩膜层顶部、第一开口侧壁、以及第二开口侧壁和底部上形成衬垫氧化膜；在所述衬垫氧化膜上形成多晶硅膜，所述多晶硅膜填充满所述第一开口以及第二开口；去除高于所述掩膜层顶部的多晶硅膜以及衬垫氧化膜，形成所述衬垫氧化层以及多晶硅层。
可选的，在去除所述核心层之后，所述形成方法还包括：在所述鳍部露出的衬底上形成隔离膜，且所述隔离膜顶部高于所述侧墙顶部；对所述隔离膜进行平坦化处理；去除部分厚度的隔离膜形成隔离层，所述隔离层顶部低于所述鳍部顶部；去除所述侧墙。
本发明还提供一种半导体结构，包括：基底；核心层，所述核心层顶部高于所述基底表面，且部分厚度的核心层位于所述基底内；位于高于所述基底表面的核心层侧壁以及部分基底上的侧墙，且相邻侧墙之间具有开口。
可选的，在垂直于所述核心层延伸方向上，所述核心层的宽度尺寸等于所述开口的宽度尺寸。
可选的，所述半导体结构还包括：位于所述侧墙与所述基底之间的掩膜层，且所述掩膜层还位于相邻核心层侧壁上的侧墙之间的基底上。
可选的，所述核心层为单层结构，所述核心层的材料为无定形碳、DUO材料、BARC材料或者DARC材料；或者，所述核心层包括多晶硅层以及位于所述多晶硅层底部和侧壁上的衬垫氧化层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管的形成方法的技术方案中，在基底上形成暴露出部分基底的第一开口；以所述掩膜层为掩膜，沿所述第一开口刻蚀去除第一厚度的基底，在所述基底内形成第二开口；在所述第一开口以及第二开口内填充满核心层；去除所述掩膜层，暴露出部分核心层侧壁；在所述露出的核心层侧壁以及部分基底上形成侧墙，且相邻核心层侧壁上的侧墙之间具有第三开口；以所述侧墙为掩膜，沿所述第三开口刻蚀去除第二厚度的基底，刻蚀后的基底构成衬底以及凸出于衬底上的分立的鳍部；在形成所述衬底以及鳍部之后，去除所述核心层。本发明减少了形成鳍式场效应管中的鳍部所需的光刻工艺步骤，减少了光罩的使用，从而简化了鳍式场效应管的形成工艺步骤，节约了生产成本，提高了生产效率。
可选方案中，在垂直于所述鳍部延伸方向上，所述第二开口的宽度尺寸与所述第三开口的宽度尺寸相同，保证在形成所述鳍部后，相邻鳍部之间的距离相等。
附图说明
图1至图12为本发明实施例提供的鳍式场效应管形成过程的剖面结构示意图；
图13为本发明实施例提供的半导体结构的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成鳍式场效应管的工艺复杂。
随着器件朝向小型化微型化方向发展，鳍式场效应管的形成工艺越来越复杂，尤其是形成鳍式场效应管中的鳍部的工艺步骤越来越繁琐。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供基底；在所述基底上形成掩膜层，所述掩膜层内具有暴露出所述基底的第一开口；以所述掩膜层为掩膜，沿所述第一开口刻蚀去除第一厚度的基底，在所述基底内形成第二开口；在所述第一开口以及第二开口内填充满核心层；去除所述掩膜层，暴露出部分核心层侧壁；在所述露出的核心层侧壁以及部分基底上形成侧墙，且相邻核心层侧壁上的侧墙之间具有第三开口；以所述侧墙为掩膜，沿所述第三开口刻蚀去除第二厚度的基底，刻蚀后的基底构成衬底以及凸出于衬底上的分立的鳍部；在形成所述衬底以及鳍部之后，去除所述核心层。
本发明在形成衬底以及凸出于衬底上的鳍部的工艺过程中，采用的光刻胶工艺步骤少，相应的需要的光罩数量也减少了，从而简化了形成鳍式场效应管的工艺步骤，节约生产成本，提高生产效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12为本发明实施例提供的鳍式场效应管形成过程的剖面结构示意图。
参考图1，提供基底101。
所述基底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；所述基底101还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或绝缘体上的锗化硅衬底。本实施例中，所述基底101为硅衬底。
所述基底101内还可以形成有半导体器件，例如，PMOS晶体管、NMOS晶体管、CMOS晶体管、电阻器、电容器或电感器等。所述基底101上还可以形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
继续参考图1，在所述基底101上形成掩膜层，所述掩膜层内具有暴露出部分基底101的第一开口104。
所述掩膜层为后续刻蚀所述基底101形成第二开口的掩膜，所述掩膜层的材料与所述基底101的材料不同。
本实施例中，所述掩膜层包括第一掩膜层102以及位于所述第一掩膜层102上的第二掩膜层103，且所述第一掩膜层102的材料与所述第二掩膜层103的材料不同。其好处包括：
后续在去除所述掩膜层时可以保留位于所述基底101上的第一掩膜层102，使得所述第一掩膜层102在后续的刻蚀工艺过程中能够对基底101起到保护作用，避免对基底101造成不必要的刻蚀损伤。
本实施例中，所述第一掩膜层102的材料为氧化硅，所述第二掩膜层103的材料为氮化硅，所述第一掩膜层102的厚度为10埃～50埃；所述第二掩膜层103的厚度为100埃～5000埃。
形成所述掩膜层的工艺步骤包括：在所述基底101上形成初始掩膜；在所述初始掩膜上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜直至露出基底101表面，在所述基底101上形成具有所述第一开口104的掩膜层。
需要说明的是，在其他实施例中，所述掩膜层还可以为单层结构，所述掩膜层的材料为氧化硅或者氮化硅。
参考图2，以所述掩膜层为掩膜，沿所述第一开口104刻蚀去除第一厚度的基底101，在所述基底101内形成第二开口105。
所述第一厚度与后续形成的鳍部的高度有关，根据需要形成的鳍部高度的需求，可以确定所述第一厚度。
本实施例中，采用干法刻蚀工艺，刻蚀去除所述第一厚度的基底101，形成所述第二开口105。
参考图3及图4，在所述第一开口104(参考图2)以及第二开口105(参考图2)内填充满核心层。
本实施例中，所述核心层包括位于所述第一开口104侧壁上、以及第二开口105顶部和侧壁上的衬垫氧化层116、以及位于所述衬垫氧化层116上的多晶硅层117，且所述多晶硅层117填充满所述第一开口104以及第二开口105。
所述衬垫氧化层116的材料为氧化硅，所述多晶硅层117的材料为多晶硅。
由于后续在形成衬底和鳍部后，会刻蚀去除所述核心层，且刻蚀工艺对所述鳍部以及多晶硅层117的刻蚀选择性差；所述衬垫氧化层116可以对所述衬底以及鳍部起到保护作用，避免刻蚀去除多晶硅层117的刻蚀工艺对衬底以及鳍部造成刻蚀损伤。
以下将结合附图对本实施例提供的核心层的形成工艺步骤进行详细说明。
参考图3，在所述掩膜层顶部、第一开口104(参考图2)侧壁、以及第二开口105(参考图2)侧壁和底部上形成衬垫氧化膜106；在所述衬垫氧化膜106上形成多晶硅膜107，所述多晶硅膜107填充膜所述第一开口104以及第二开口105。
为了保证所述多晶硅膜107填充满所述第一开口104以及第二开口105，所述多晶硅膜107顶部高于所述掩膜层顶部。
本实施例中，所述衬垫氧化膜106的材料为氧化硅，所述多晶硅膜107的材料为多晶硅。
采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺，形成所述衬垫氧化膜106；采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺，形成所述多晶硅膜107。
参考图4，去除高于所述掩膜层顶部的填充膜107以及衬垫膜106，形成所述衬垫氧化层116以及多晶硅层117。
本实施例中，采用化学机械研磨工艺，研磨去除高于所述掩膜层顶部的衬垫氧化膜106以及多晶硅膜107。
所述形成的多晶硅层117的厚度等于所述第一厚度与所述掩膜层的厚度之和。
需要说明的是，所述多晶硅层117的厚度不宜过薄，若所述多晶硅层117的厚度过薄，后续在刻蚀所述基底101形成鳍部的工艺过程中，所述多晶硅层117会被过早的消耗，从而对所述多晶硅层117周围的基底101造成不必要的刻蚀。
为此，本实施例中，所述多晶硅层117的厚度大于或等于两倍的所述第一厚度，也就是说，高于所述基底101的多晶硅层117的厚度大于或等于位于所述基底101内的多晶硅层117的厚度。
所述衬垫氧化层116对所述基底101起到保护作用。所述衬垫氧化层116的厚度不宜过厚，也不宜过薄。如果所述衬垫氧化层116的厚度过厚，则相应形成多晶硅膜的工艺难度增加，所述多晶硅膜填充第一开口104以及第二开口105的填充效果较差；如果所述衬垫氧化层116的厚度过薄，所述衬垫氧化层116对所述基底101起到的保护作用过弱。
为此，本实施例中，所述衬垫氧化层116的厚度为5埃至30埃。
需要说明的是，在其他实施例中，所述核心层也可以为单层结构，为了避免后续刻蚀去除所述核心层的工艺对衬底或者鳍部造成刻蚀损伤，所述核心层的材料与所述基底的材料不同；具体地，所述核心层的材料可以为无定形碳、DUO材料、BARC材料或者BARC材料。
参考图5，去除所述掩膜层，暴露出部分核心层侧壁。
本实施例中，在去除所述掩膜层的工艺步骤中，去除所述第二掩膜层103(参考图4)，保留位于所述基底101上的第一掩膜层102。
采用湿法刻蚀工艺，刻蚀去除所述第二掩膜层103。本实施例中，所述第二掩膜层103的材料为氮化硅，采用热磷酸溶液，刻蚀去除所述第二掩膜层103。
本实施例中，去除所述第二掩膜层103，暴露出高于所述第一掩膜层102的衬垫氧化层116侧壁。
参考图6及图7，在所述露出的核心层侧壁以及部分基底101上形成侧墙118，且相邻侧墙118之间具有第三开口109。
具体地，相邻核心层侧壁上的侧墙119之间具有所述第三开口109。
所述侧墙118的材料为氧化硅或氮化硅。本实施例中，所述侧墙118的材料与所述第一掩膜层102的材料不同，使得形成所述侧墙118的工艺步骤不会刻蚀去除位于所述基底上101上的第一掩膜层102，从而避免所述基底101表面暴露在刻蚀形成所述侧墙118的刻蚀环境中。
为此，所述第三开口109露出部分第一掩膜层102；本实施例中，所述第三开口109暴露出相邻核心层侧壁上的侧墙118之间的第一掩膜层102。
本实施例中，在垂直于后续形成的鳍部延伸方向上，所述第三开口109的宽度尺寸与所述第二开口105(参考图2)的宽度尺寸相同。也可以认为，在垂直于所述核心层延伸方向上，所述第三开口109的宽度尺寸与所述第二开口的宽度尺寸相同。其好处在于：由于所述第三开口109的宽度尺寸与所述第二开口105的宽度尺寸相同，则后续形成的相邻鳍部之间的距离相同。
需要说明的是，在其他实施例中，所述侧墙的材料还可以与所述第一掩膜层的材料相同，所述侧墙的材料为氧化硅；因此，在刻蚀形成所述侧墙的工艺过程中，还会刻蚀去除所述侧墙露出的第一氧化层。
以下将结合附图对本实施例提供的侧墙118的形成步骤进行详细说明。
参考图6，在所述露出的核心层侧壁以及顶部上、以及露出的第一掩膜层102上形成侧墙层108。
本实施例中，采用原子层沉积工艺形成所述侧墙层108，使得形成的侧墙层108的台阶覆盖(step coverage)能力好，因此所述核心层与基底101交界处的侧墙层108覆盖效果好。
在其他实施例中，还可以采用化学气相沉积工艺或者物理气相沉积工艺，形成所述侧墙层108。
本实施例中，所述侧墙层108的材料与所述第一掩膜层102的材料不同，因此后续刻蚀所述侧墙层108形成侧墙的工艺过程中，所述基底101上的第一掩膜层102被保留，避免所述基底101暴露在刻蚀形成侧墙的刻蚀环境中。
本实施例中，所述侧墙层108的材料为氮化硅。在其他实施例中，所述侧墙层的材料还可以为氧化硅。
所述侧墙层108的厚度与后续形成的鳍部的宽度尺寸有关。因此，根据需要形成的鳍部的宽度尺寸，可以确定所述侧墙层108的厚度尺寸。
参考图7，采用无掩膜刻蚀工艺，回刻蚀去除位于所述核心层顶部以及部分第一掩膜层102上的侧墙层108(参考图6)，形成所述侧墙118。
采用干法刻蚀工艺，刻蚀去除位于所述核心层顶部以及部分第一掩膜层102上的侧墙层108。
本实施例中，所述无掩膜刻蚀工艺为等离子体刻蚀，且所述等离子体刻蚀工艺采用的刻蚀气体为Cl2、HCl或者HBr。
在刻蚀形成所述侧墙118的工艺过程中，所述第一掩膜层102对所述基底101起到保护作用，避免所述基底101暴露在刻蚀形成侧墙118的刻蚀环境中，因此使得所述基底101表面保持良好性能，相应的后续在形成鳍部以及衬底后，所述衬底表面平坦度好。
参考图8，以所述侧墙108为掩膜，沿所述第三开口109(参考图7)刻蚀去除第二厚度的基底101(参考图7)，刻蚀后的基底101构成衬底201以及凸出于衬底201上的分立的鳍部202。
采用干法刻蚀工艺，沿所述第三开口109刻蚀去除第二厚度的基底101。且在刻蚀去除所述第二厚度的基底101之前，还刻蚀去除所述第三开口109露出的第一掩膜层102。
本实施例中，所述第二厚度等于所述第一厚度，使得在形成所述鳍部202之后，位于所述鳍部202两侧的衬底201顶部齐平。
参考图9，在露出的衬底201上以及露出的鳍部202上形成保护氧化层210。
在形成所述衬底201以及所述鳍部202之后，会去除所述核心层。
本实施例中，由于所述核心层中的多晶硅层117的材料与所述鳍部202以及衬底201的材料性质相接近，为了避免后续刻蚀去除所述核心层的工艺对所述衬底201或者鳍部202造成刻蚀损伤，在去除所述核心层之前，在露出的衬底201上以及露出的鳍部202上形成保护氧化层210。
所述保护氧化层210的材料为易于被去除的材料，且去除保护氧化层210的工艺对所述衬底201以及鳍部202的损伤小。
为此，本实施例中，所述保护氧化层210的材料为氧化硅。
采用热氧化工艺或者化学浸润氧化工艺，形成所述保护层210。且所述保护氧化层210的厚度不宜过薄，也不宜过厚。如果所述保护氧化层210的厚度过薄，则所述保护氧化层210对所述鳍部202以及衬底201起到的保护作用有限；如果所述保护氧化层210的厚度过厚，则形成所述保护氧化层210的工艺消耗掉的鳍部202以及衬底201的量过大，影响形成的鳍部202的宽度尺寸。
为此，本实施例中，所述保护氧化层210的厚度为5埃～20埃。
需要说明的是，在其他实施例中，所述核心层的材料性质与衬底以及鳍部的材料性质相差较大时，后续刻蚀去除所述核心层对衬底或鳍部的影响小，则无需形成所述保护氧化层，后续直接去除所述核心层即可。
参考图10，在形成所述衬底201以及鳍部202之后，去除所述核心层。
具体地，本实施例中，去除所述核心层的工艺步骤包括：采用第一刻蚀工艺，刻蚀去除多晶硅层117(参考图9)；采用第二刻蚀工艺，刻蚀去除所述衬垫氧化层116(参考图9)。
在刻蚀去除所述衬垫氧化层116的工艺步骤中，还刻蚀去除所述保护氧化层210(参考图9)。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述多晶硅层117。在刻蚀去除所述多晶硅层117的工艺过程中，所述核心层中的衬垫氧化层116对所述衬底201以及鳍部202起到保护作用，且所述保护氧化层210也对所述衬底201以及鳍部202起到保护作用，从而避免对所述衬底201或者鳍部202造成刻蚀损伤。
采用湿法刻蚀工艺，刻蚀去除所述衬垫氧化层116以及保护氧化层210。本实施例中，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
后续的形成方法还包括：在所述鳍部202露出的衬底201上形成隔离膜，且所述隔离膜顶部高于所述侧墙118顶部；对所述隔离膜进行平坦化处理；去除部分厚度的隔离膜形成隔离层，且所述隔离层顶部低于鳍部202顶部；去除所述侧墙118。
以下将结合附图对本实施例提供的隔离层的形成步骤进行详细说明。
参考图11，所述鳍部202露出的衬底201上形成隔离膜110，且所述隔离膜110顶部高于所述侧墙118顶部；对所述隔离膜110进行平坦化处理。
所述隔离膜110用于后续形成电隔离相邻鳍部202之间的隔离层。本实施例中，所述隔离膜110的材料为氧化硅。
本实施例中，形成所述隔离膜110的工艺步骤包括：采用流动性化学气相沉积工艺，在所述鳍部202露出的衬底201上形成前驱材料层，所述前驱材料层顶部高于所述侧墙118顶部；对所述前驱材料层进行退火固化处理，将前驱材料层转化为隔离膜110，所述隔离膜110顶部高于侧墙118顶部；研磨去除高于所述侧墙118顶部的隔离膜110。
本实施例中，所述侧墙118的材料为氮化硅，则在暴露出所述侧墙118顶部时，停止对所述隔离膜110进行平坦化处理，在对所述隔离膜110进行平坦化处理后，所述隔离膜110顶部与所述侧墙118顶部齐平。
在其他实施例中，所述侧墙的材料为氧化硅时，则在对所述隔离膜进行平坦化处理的过程中，还可以对部分厚度的侧墙进行平坦化处理。
参考图12，去除部分厚度的隔离膜110(参考图11)形成隔离层111，所述隔离层111顶部低于所述鳍部202顶部；去除所述侧墙118(参考图11)。
本实施例中，所述隔离层111的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以为氮化硅。
采用湿法刻蚀工艺，刻蚀去除部分厚度的隔离膜110。本实施例中，所述隔离膜110的材料为氧化硅，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
采用湿法刻蚀工艺，刻蚀去除所述侧墙118。本实施例中，所述侧墙118的材料为氮化硅，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液。
还需要说明的是，由于所述侧墙118与所述鳍部202之间还具有第一掩膜层102(参考图11)，为此，在刻蚀去除所述侧墙118之后，还刻蚀去除所述第一掩膜层102。
本发明提供的鳍式场效应管的形成方法，减少了光刻工艺步骤，从而简化了工艺步骤。
本发明还提供一种半导体结构，参考图13，所述半导体结构包括：
基底301；
核心层，所述核心层顶部高于所述基底301表面，且部分厚度的核心层位于所述基底301内；
位于高于所述基底301表面的核心层侧壁以及部分基底301上的侧墙308，且相邻侧墙308之间具有开口309。
以下将结合附图对本发明实施例提供的半导体结构进行详细说明。
本实施例中，所述基底301的材料为硅。在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述基底还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或者绝缘体上的锗化硅衬底。
所述核心层的材料与所述基底301的材料不同。本实施例中，所述核心层包括：多晶硅层317以及位于所述多晶硅层317底部和侧壁上的衬垫氧化层316。
且本实施例中，高于所述基底301表面的核心层厚度大于或等于位于所述基底301内的核心层的厚度。
在其他实施例中，所述核心层还可以为单层结构，所述核心层的材料为无定形碳、DUO材料、BARC材料或DARC材料。
所述侧墙308的材料为氧化硅或者氮化硅。本实施例中，所述半导体结构还包括：位于所述侧墙308与所述基底301之间的掩膜层302，且所述掩膜层302还位于相邻核心层侧壁上的侧墙308之间的基底301上，也就是说，所述开口309露出所述掩膜层302。本实施例中，相邻核心层侧壁上的侧墙308之间具有开口309。
所述掩膜层302的材料为氧化硅或氮氧化硅。所述半导体结构可以用于形成衬底以及凸出于衬底上的鳍部，其中，位于所述侧墙308正下方的基底301用于作为鳍部。为了保证相邻鳍部之间的宽度尺寸相同，本实施例中，在垂直于所述核心层延伸方向上，所述核心层的宽度尺寸等于所述开口309的宽度尺寸。
本发明实施例提供的半导体结构，可以用于形成衬底以及位于衬底上的鳍部，且简化了形成衬底以及鳍部的工艺步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成掩膜层，所述掩膜层内具有暴露出部分基底的第一开口；
以所述掩膜层为掩膜，沿所述第一开口刻蚀去除第一厚度的基底，在所述基底内形成第二开口；
在所述第一开口以及第二开口内填充满核心层；
去除所述掩膜层，暴露出部分核心层侧壁；
在所述露出的核心层侧壁以及部分基底上形成侧墙，且相邻侧墙之间具有第三开口；
以所述侧墙为掩膜，沿所述第三开口刻蚀去除第二厚度的基底，刻蚀后的基底构成衬底以及凸出于衬底上的分立的鳍部；
在形成所述衬底以及鳍部之后，去除所述核心层。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在垂直于所述鳍部延伸方向上，所述第二开口的宽度尺寸与所述第三开口的宽度尺寸相同。
3.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在形成所述鳍部之后，位于所述鳍部两侧的衬底顶部齐平。
4.如权利要求3所述的鳍式场效效应管的形成方法，其特征在于，所述第一厚度与所述第二厚度相同。
5.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述掩膜层包括第一掩膜层以及位于所述第一掩膜层上的第二掩膜层，且所述第一掩膜层的材料与所述第二掩膜层的材料不同；所述形成方法包括：
在去除所述掩膜层的工艺步骤中，去除所述第二掩膜层，保留位于所述基底上的第一掩膜层。
6.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，所述形成方法还包括：
在形成所述侧墙的工艺步骤中，在所述露出的核心层侧壁以及部分第一掩膜层上形成所述侧墙；
所述第三开口露出部分第一掩膜层；
在沿所述第三开口刻蚀去除第二厚度的基底之前，还刻蚀去除所述第三开口露出的第一掩膜层。
7.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，形成所述侧墙的工艺步骤包括：在所述露出的核心层侧壁以及顶部上、以及露出的第一掩膜层上形成侧墙层；采用无掩膜刻蚀工艺，回刻蚀去除位于所述核心层顶部以及部分第一掩膜层上的侧墙层，形成所述侧墙。
8.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，所述第一掩膜层的材料为氧化硅；所述第二掩膜层的材料为氮化硅；所述第一掩膜层的厚度为10埃～50埃；所述第二掩膜层的厚度为100埃～5000埃。
9.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，所述侧墙的材料与所述第一掩膜层的材料不同。
10.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述侧墙的材料为氧化硅或氮化硅。
11.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述核心层为单层结构；所述核心层的材料为无定形碳、DUO材料、BARC材料或者DARC材料。
12.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述核心层包括位于所述第一开口侧壁上、以及第二开口底部和侧壁上的衬垫氧化层、以及位于所述衬垫氧化层上的多晶硅层，且所述多晶硅层填充满所述第一开口以及第二开口。
13.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，所述衬垫氧化层的厚度为5埃～30埃。
14.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，在形成所述鳍部之后、去除所述核心层之前，还包括：在露出的衬底上以及露出的鳍部上形成保护氧化层；
在去除所述核心层中的衬垫氧化层的工艺过程中，还去除所述保护氧化层。
15.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，形成所述核心层的工艺步骤包括：在所述掩膜层顶部、第一开口侧壁、以及第二开口侧壁和底部上形成衬垫氧化膜；在所述衬垫氧化膜上形成多晶硅膜，所述多晶硅膜填充满所述第一开口以及第二开口；去除高于所述掩膜层顶部的多晶硅膜以及衬垫氧化膜，形成所述衬垫氧化层以及多晶硅层。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在去除所述核心层之后，所述形成方法还包括：在所述鳍部露出的衬底上形成隔离膜，且所述隔离膜顶部高于所述侧墙顶部；对所述隔离膜进行平坦化处理；去除部分厚度的隔离膜形成隔离层，所述隔离层顶部低于所述鳍部顶部；去除所述侧墙。
17.一种半导体结构，其特征在于，包括：
基底；
核心层，所述核心层顶部高于所述基底表面，且部分厚度的核心层位于所述基底内；
位于高于所述基底表面的核心层侧壁以及部分基底上的侧墙，且相邻侧墙之间具有开口。
18.如权利要求17所述的半导体结构，其特征在于，在垂直于所述核心层延伸方向上，所述核心层的宽度尺寸等于所述开口的宽度尺寸。
19.如权利要求17所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述侧墙与所述基底之间的掩膜层，且所述掩膜层还位于相邻核心层侧壁上的侧墙之间的基底上。
20.如权利要求17所述的半导体结构，其特征在于，所述核心层为单层结构，所述核心层的材料为无定形碳、DUO材料、BARC材料或者DARC材料；或者，所述核心层包括多晶硅层以及位于所述多晶硅层底部和侧壁上的衬垫氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085960.8A CN108122843B (zh) | 2016-11-30 | 2016-11-30 | 鳍式场效应管的形成方法以及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085960.8A CN108122843B (zh) | 2016-11-30 | 2016-11-30 | 鳍式场效应管的形成方法以及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108122843A true CN108122843A (zh) | 2018-06-05 |
| CN108122843B CN108122843B (zh) | 2020-12-25 |
Family
ID=62226577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611085960.8A Active CN108122843B (zh) | 2016-11-30 | 2016-11-30 | 鳍式场效应管的形成方法以及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108122843B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354681A (zh) * | 2018-12-24 | 2020-06-30 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
| CN111370299A (zh) * | 2018-12-26 | 2020-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN112928057A (zh) * | 2019-12-05 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113851376A (zh) * | 2020-06-28 | 2021-12-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130089958A1 (en) * | 2011-10-07 | 2013-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finlike Structures and Methods of Making Same |
| CN104425264A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9287135B1 (en) * | 2015-05-26 | 2016-03-15 | International Business Machines Corporation | Sidewall image transfer process for fin patterning |
-
2016
- 2016-11-30 CN CN201611085960.8A patent/CN108122843B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130089958A1 (en) * | 2011-10-07 | 2013-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finlike Structures and Methods of Making Same |
| CN104425264A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9287135B1 (en) * | 2015-05-26 | 2016-03-15 | International Business Machines Corporation | Sidewall image transfer process for fin patterning |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354681A (zh) * | 2018-12-24 | 2020-06-30 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
| CN111370299A (zh) * | 2018-12-26 | 2020-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111370299B (zh) * | 2018-12-26 | 2023-03-10 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN112928057A (zh) * | 2019-12-05 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112928057B (zh) * | 2019-12-05 | 2023-05-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113851376A (zh) * | 2020-06-28 | 2021-12-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN113851376B (zh) * | 2020-06-28 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108122843B (zh) | 2020-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9704974B2 (en) | Process of manufacturing Fin-FET device | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| CN103050533B (zh) | 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺 | |
| CN103985711B (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| CN104979198B (zh) | 鳍式场效应晶体管的形成方法 | |
| TWI662702B (zh) | 半導體元件、鰭式場效電晶體元件及半導體元件的製造方法 | |
| US8741701B2 (en) | Fin structure formation including partial spacer removal | |
| CN104795331A (zh) | 晶体管的形成方法 | |
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| JP2011071520A (ja) | フィン型電界効果トランジスタ | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN108122843A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN105551958A (zh) | 晶体管的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| US10163623B1 (en) | Etch method with surface modification treatment for forming semiconductor structure | |
| TWI728966B (zh) | 半導體元件及其製作方法 | |
| CN108281477A (zh) | 鳍式场效应管及其形成方法 | |
| CN104425371B (zh) | 半导体结构的形成方法 | |
| CN107968053B (zh) | 半导体器件及其形成方法 | |
| CN107993932A (zh) | 用于nfet和pfet器件的间隔物集成方案 | |
| CN106373993A (zh) | 晶体管的形成方法 | |
| CN109285889B (zh) | 半导体结构及其形成方法 | |
| CN109887845B (zh) | 半导体器件及其形成方法 | |
| CN113871351A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |