CN109887845B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109887845B
CN109887845B CN201711275236.6A CN201711275236A CN109887845B CN 109887845 B CN109887845 B CN 109887845B CN 201711275236 A CN201711275236 A CN 201711275236A CN 109887845 B CN109887845 B CN 109887845B
Authority
CN
China
Prior art keywords
layer
forming
region
isolation
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711275236.6A
Other languages
English (en)
Other versions
CN109887845A (zh
Inventor
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711275236.6A priority Critical patent/CN109887845B/zh
Priority to US16/200,930 priority patent/US10748817B2/en
Publication of CN109887845A publication Critical patent/CN109887845A/zh
Application granted granted Critical
Publication of CN109887845B publication Critical patent/CN109887845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Abstract

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，半导体衬底包括第一区和第二区，第二区与第一区邻接；形成本征鳍部和伪鳍部，本征鳍部位于半导体衬底第一区上，伪鳍部位于半导体衬底第二区上；在半导体衬底第一区和第二区上形成第一隔离层，第一隔离层覆盖伪鳍部的部分侧壁和本征鳍部的部分侧壁；在本征鳍部表面形成保护层，本征鳍部中高于第一隔离层表面的区域被所述保护层覆盖；去除伪鳍部和第二区的第一隔离层；去除伪鳍部和第二区的第一隔离层后且在形成所述保护层之后，在半导体衬底第二区上形成第二隔离层。所述方法避免邻近第二区的本征鳍部的宽度过小。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以避免邻近第二区的本征鳍部的宽度过小。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底包括第一区和第二区，第二区与第一区邻接；形成本征鳍部和伪鳍部，本征鳍部位于半导体衬底第一区上，伪鳍部位于半导体衬底第二区上；在半导体衬底第一区和第二区上形成第一隔离层，第一隔离层覆盖伪鳍部的部分侧壁和本征鳍部的部分侧壁；在本征鳍部表面形成保护层，本征鳍部中高于第一隔离层表面的区域被所述保护层覆盖；去除伪鳍部和第二区的第一隔离层；去除伪鳍部和第二区的第一隔离层后且在形成所述保护层之后，在半导体衬底第二区上形成第二隔离层。
可选的，形成所述第一隔离层的方法包括：在半导体衬底、本征鳍部和伪鳍部上形成第一隔离膜；平坦化第一隔离膜以去除本征鳍部和伪鳍部上的第一隔离膜；平坦化第一隔离膜后，回刻蚀第一隔离膜，使第一隔离膜形成所述第一隔离层。
可选的，形成所述第一隔离膜的工艺包括流体化学气相沉积工艺；形成第一隔离膜的步骤包括：在半导体衬底、本征鳍部和伪鳍部上形成第一隔离流体层；进行第一水汽退火，使第一隔离流体层形成第一隔离膜。
可选的，所述第一水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
可选的，形成所述保护层后，去除伪鳍部和第二区的第一隔离层。
可选的，在去除伪鳍部和第二区的第一隔离层之前，所述保护层还覆盖伪鳍部中高于第一隔离层表面的区域；在去除伪鳍部和第二区的第一隔离层的过程中，去除第二区的保护层。
可选的，去除伪鳍部和第二区的第一隔离层的方法包括：在第一隔离层、伪鳍部、本征鳍部和保护层上形成平坦层，平坦层的整个表面高于本征鳍部和伪鳍部的顶部表面；在平坦层的表面形成底部抗反射层；在底部抗反射层的表面形成图形化的光刻胶层；以所述光刻胶层为掩膜刻蚀底部抗反射层、平坦层、伪鳍部和第二区的第一隔离层，直至暴露出第二区半导体衬底的表面；以光刻胶层为掩膜刻蚀底部抗反射层、平坦层、伪鳍部和第二区的第一隔离层后，去除底部抗反射层、平坦层和光刻胶层。
可选的，在形成所述第一隔离层后，形成所述保护层；所述保护层覆盖本征鳍部中高于第一隔离层表面的区域、以及第一区第一隔离层表面。
可选的，去除伪鳍部和第二区的第一隔离层后，形成所述保护层；或者，在去除伪鳍部和第二区的第一隔离层之前，形成所述保护层。
可选的，在形成所述第一隔离层之前，形成所述保护层；所述保护层位于本征鳍部的整个表面；形成第一隔离层后，第一隔离层和本征鳍部之间具有保护层。
可选的，所述保护层的厚度为2nm～10nm。
可选的，所述保护层的材料为SiN、SiCN、SiBN、TiN或TaN。
可选的，形成所述第二隔离层的方法包括：采用流体化学气相沉积工艺在半导体衬底第二区上和保护层上形成第二隔离膜；回刻蚀第二隔离膜以去除保护层上的第二隔离膜，且使第二区的第二隔离膜形成第二隔离层。
可选的，形成第二隔离膜的步骤包括：在半导体衬底第二区上和保护层上形成第二隔离流体层；进行第二水汽退火，使第二隔离流体层形成第二隔离膜。
可选的，所述第二水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
可选的，所述第一隔离层的材料包括氧化硅；所述第二隔离层的材料包括氧化硅。
可选的，还包括：形成所述第二隔离层后，去除所述保护层。
可选的，去除所述保护层的工艺包括湿法刻蚀工艺。
可选的，还包括：去除所述保护层后，形成横跨本征鳍部的栅极结构，所述栅极结构覆盖本征鳍部的部分顶部表面和部分侧壁表面；在所述栅极结构两侧的本征鳍部中分别形成源漏掺杂层；在半导体衬底、本征鳍部和源漏掺杂层上形成层间介质层，层间介质层覆盖栅极结构的侧壁；去除栅极结构，在层间介质层中形成栅开口；在栅开口中形成金属栅极结构；在金属栅极结构两侧的层间介质层中分别形成通孔，所述通孔暴露出源漏掺杂层。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，形成第一隔离层后，去除伪鳍部，相应的，在去除伪鳍部的过程中去除第二区的第一隔离层。第二隔离层和第一区的第一隔离层用于共同构成半导体器件的隔离结构。由于在形成第二隔离层之前，在本征鳍部表面形成了保护层，本征鳍部中高于第一隔离层表面的区域被所述保护层覆盖，因此保护层能够保护靠近第二区的本征鳍部，避免第二隔离层的形成工艺对靠近第二区的本征鳍部造成损耗。这样避免邻近第二区的本征鳍部的宽度过小，满足工艺设计的要求。
进一步，去除保护层后，形成横跨本征鳍部的栅极结构；在所述栅极结构两侧的本征鳍部中分别形成源漏掺杂层。由于避免邻近第二区的本征鳍部的宽度过小，因此避免邻近第二区的本征鳍部中的源漏掺杂层的体积过小，满足工艺设计的要求。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图11是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图3是一种半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，半导体衬底100包括第一区A和第二区B，第二区B与第一区A邻接；形成本征鳍部110和伪鳍部120，本征鳍部110位于半导体衬底100第一区A上，伪鳍部120位于半导体衬底100第二区B上。
参考图2，去除伪鳍部120。
参考图3，去除伪鳍部120后，在半导体衬底100第一区A和第二区B上形成隔离层130，隔离层130覆盖本征鳍部110的部分侧壁。
形成隔离层130的方法包括：采用流体化学气相沉积工艺在半导体衬底100第一区A和第二区B上形成隔离膜；回刻蚀隔离膜，使隔离膜形成隔离层130。采用流体化学气相沉积工艺形成隔离膜，使得隔离膜的填充性能较好。
后续还包括：形成横跨本征鳍部110的栅极结构；在栅极结构两侧的本征鳍部110中分别形成源漏掺杂层。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
采用流体化学气相沉积工艺形成所述隔离膜，具体的，在半导体衬底100第一区A和第二区B上形成隔离流体膜(未图示)；对隔离流体膜进行水汽退火，使隔离流体膜形成隔离膜。
所述水汽退火采用含氧气体，如氧气、臭氧和气态水，在水汽退火中含氧气体扩散至隔离流体膜，隔离流体膜中的部分含氧气体扩散至本征鳍部110而氧化本征鳍部110表面，降低本征鳍部110的宽度。
为了方便说明，将第一区A边缘邻近第二区B的本征鳍部110称为边缘鳍部。去除伪鳍部120后，在半导体衬底100第二区B上形成隔离流体膜，边缘鳍部的一侧侧壁被第二区B的隔离流体膜覆盖。这样使得在水汽退火中第二区B隔离流体膜中有较多的含氧气体能够扩散至边缘鳍部的侧壁，导致对边缘鳍部的氧化损耗程度较大，这样导致边缘鳍部的宽度过小，不能满足工艺设计的要求。
形成源漏掺杂层的工艺为外延生长工艺。源漏掺杂层以本征鳍部110材料为生长的基础。由于边缘鳍部的宽度过小，因此边缘鳍部中的源漏掺杂层的体积过小，进而导致边缘鳍部中源漏掺杂层的电学性能降低，如边缘鳍部中源漏掺杂层对沟道的应力损失较大，边缘鳍部中沟道中载流子的迁移率较低。
在此基础上，本发明提供一种半导体器件的形成方法，形成本征鳍部和伪鳍部，本征鳍部位于半导体衬底第一区上，伪鳍部位于半导体衬底第二区上；在半导体衬底第一区和第二区上形成第一隔离层，第一隔离层覆盖伪鳍部的部分侧壁和本征鳍部的部分侧壁；在本征鳍部表面形成保护层，本征鳍部中高于第一隔离层表面的区域被所述保护层覆盖；去除伪鳍部和第二区的第一隔离层后且在形成所述保护层之后，在半导体衬底第二区上形成第二隔离层。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明一实施例中半导体器件形成过程的结构示意图。
参考图4，提供半导体衬底200，半导体衬底200包括第一区X和第二区Y，第二区Y与第一区X邻接。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅。半导体衬底200也可以是硅、锗、锗化硅等半导体材料。本实施例中，半导体衬底200的材料为单晶硅。
本实施例中，半导体衬底200包括第一区X和第二区Y。后续第二区Y上形成的伪鳍部被去除，仅保留第一区X上的本征鳍部。
继续参考图4，形成本征鳍部210和伪鳍部220，本征鳍部210位于半导体衬底200第一区X上，伪鳍部220位于半导体衬底200第二区Y上。
本实施例中，形成所述本征鳍部210和伪鳍部220的工艺包括双重图形化工艺。
所述本征鳍部210和伪鳍部220的材料为单晶硅或单晶锗硅。在其它实施例中，本征鳍部和伪鳍部的材料为还可以为其它半导体材料。
参考图5，在半导体衬底200第一区X和第二区Y上形成第一隔离层230，第一隔离层230覆盖伪鳍部220的部分侧壁和本征鳍部210的部分侧壁。
所述第一隔离层230的材料包括氧化硅。
形成所述第一隔离层230的方法包括：在半导体衬底200、本征鳍部210和伪鳍部220上形成第一隔离膜(未图示)；平坦化第一隔离膜以去除本征鳍部210和伪鳍部220上的第一隔离膜；平坦化第一隔离膜后，回刻蚀第一隔离膜，使第一隔离膜形成所述第一隔离层230。
形成所述第一隔离膜的工艺为沉积工艺，如流体化学气相沉积工艺。
本实施例中，采用流体化学气相沉积工艺形成第一隔离膜，使得第一隔离膜的填充性能较好。
形成第一隔离膜的步骤包括：在半导体衬底200、本征鳍部210和伪鳍部220上形成第一隔离流体层；进行第一水汽退火，使第一隔离流体层形成第一隔离膜。
所述第一水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
参考图6，在本征鳍部210表面形成保护层240，本征鳍部210中高于第一隔离层230表面的区域被所述保护层240覆盖。
本实施例中，形成第一隔离层230后，形成保护层240。具体的，在第一隔离层230暴露出的本征鳍部210表面、以及第一区X第一隔离层230表面形成保护层240，即所述保护层240覆盖本征鳍部210中高于第一隔离层230表面的区域、以及第一区X第一隔离层230表面。
本实施例中，形成第一隔离层230后，且在后续去除伪鳍部220和第二区Y的第一隔离层230之前，形成保护层240，相应的，保护层240覆盖本征鳍部210中高于第一隔离层230表面的区域、以及第一区X第一隔离层230表面，且所述保护层240还覆盖伪鳍部220中高于第一隔离层230表面的区域、以及第二区Y第一隔离层230表面。
在其它实施例中，形成第一隔离层后，且在去除伪鳍部和第二区的第一隔离层后，形成保护层，相应的，保护层覆盖本征鳍部中高于第一隔离层表面的区域、以及第一区X第一隔离层表面。
在其它实施例中，在形成第一隔离层之前，形成保护层；所述保护层位于本征鳍部的整个表面；形成第一隔离层后，第一隔离层和本征鳍部之间具有保护层。在此情况下，所述保护层还位于伪鳍部的整个表面，形成第一隔离层后，第一隔离层和伪鳍部之间具有保护层。
当在形成第一隔离层之前形成保护层时，还能够避免第一隔离层的形成工艺对本征鳍部造成损耗。
所述保护层240的材料包括氮化硅。
形成所述保护层240的工艺为沉积工艺，如原子层沉积工艺。
本实施例中，形成保护层240的工艺为原子层沉积工艺，好处包括：使保护层240的厚度均匀性较好，避免本征鳍部210侧壁表面的保护层240厚度小于本征鳍部210顶部表面的保护层240厚度，提高保护层240对本征鳍部210侧壁表面的保护能力。
所述保护层240的厚度为2nm～10nm。若保护层240的厚度过小，导致在后续形成第二隔离膜的过程中，保护层240对本征鳍部210的保护作用较差；若保护层240的厚度过大，导致本征鳍部210侧壁的保护层240和伪鳍部220侧壁的保护层240之间的距离较小，较难刻蚀去除伪鳍部220侧壁底部的保护层240。
接着，去除伪鳍部220和第二区Y的第一隔离层230。
下面参考图7至图9介绍去除伪鳍部220和第二区Y的第一隔离层230的过程。
本实施例中，还包括：在去除伪鳍部220和第二区Y的第一隔离层230的过程中，去除第二区Y的保护层240。
参考图7，在第一隔离层230、伪鳍部220、本征鳍部210和保护层240上形成平坦层250，平坦层250的整个表面高于本征鳍部210和伪鳍部220的顶部表面；在平坦层250的表面形成底部抗反射层260；在底部抗反射层260的表面形成图形化的光刻胶层270。
所述图形化的光刻胶层270覆盖第一区X的底部抗反射层260且暴露出第二区Y的底部抗反射层260。
参考图8，以所述光刻胶层270为掩膜刻蚀底部抗反射层260、平坦层250、伪鳍部220和第二区Y的第一隔离层230，直至暴露出第二区Y半导体衬底200的表面。
以所述光刻胶层270为掩膜刻蚀底部抗反射层260、平坦层250、伪鳍部220和第二区Y的第一隔离层230的工艺包括各向异性干刻工艺。
参考图9，以光刻胶层270为掩膜刻蚀底部抗反射层260、平坦层250、伪鳍部220和第二区Y的第一隔离层230后，去除底部抗反射层260、平坦层250和光刻胶层270。
在其它实施例中，去除伪鳍部和第二区的第一隔离层后，形成保护层。
参考图10，去除伪鳍部220和第二区Y的第一隔离层230后且在形成所述保护层240之后，在半导体衬底200第二区Y上形成第二隔离层280。
所述第二隔离层280的材料包括氧化硅。
形成所述第二隔离层280的方法包括：采用流体化学气相沉积工艺在半导体衬底200第二区Y上和保护层240上形成第二隔离膜(未图示)；回刻蚀第二隔离膜以去除保护层240上的第二隔离膜，且使第二区Y的第二隔离膜形成第二隔离层280。
形成第二隔离膜的步骤包括：在半导体衬底第二区上和保护层上形成第二隔离流体层；进行第二水汽退火，使第二隔离流体层形成第二隔离膜。
所述第二水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
第二隔离层280和第一区X的第一隔离层230用于共同构成半导体器件的隔离结构。由于在形成第二隔离层280之前，在本征鳍部210表面形成了保护层240，本征鳍部210中高于第一隔离层230表面的区域被所述保护层240覆盖，因此保护层240能够保护靠近第二区Y的本征鳍部210，避免第二隔离层280的形成工艺对靠近第二区Y的本征鳍部210造成损耗。这样避免邻近第二区Y的本征鳍部210的宽度过小，满足工艺设计的要求。
具体的，保护层240能够保护靠近第二区Y的本征鳍部210，避免第二水汽退火对靠近第二区Y的本征鳍部210造成较大的氧化损耗，避免邻近第二区Y的本征鳍部210的宽度过小。
参考图11，形成所述第二隔离层280后，去除所述保护层240。
去除所述保护层240的工艺包括湿法刻蚀工艺。
本实施例中，保护层240的材料为氮化硅，去除保护层240的工艺为湿法刻蚀工艺，参数包括：采用的刻蚀溶液为磷酸。
去除所述保护层240后，形成横跨本征鳍部210的栅极结构，所述栅极结构覆盖本征鳍部210的部分顶部表面和部分侧壁表面；在所述栅极结构两侧的本征鳍部210中分别形成源漏掺杂层。
由于避免邻近第二区Y的本征鳍部210的宽度过小，因此避免邻近第二区Y的本征鳍部210中的源漏掺杂层的体积过小，进而提高了邻近第二区Y的本征鳍部210中源漏掺杂层的电学性能，如提高了邻近第二区Y的本征鳍部210中源漏掺杂层对沟道的应力。
本实施例中，还包括：在半导体衬底、本征鳍部和源漏掺杂层上形成层间介质层，层间介质层覆盖栅极结构的侧壁；去除栅极结构，在层间介质层中形成栅开口；在栅开口中形成金属栅极结构；在金属栅极结构两侧的层间介质层中分别形成通孔，所述通孔暴露出源漏掺杂层。
进一步，在金属栅极结构两侧的层间介质层中分别形成通孔，所述通孔暴露出源漏掺杂层。由于避免邻近第二区的本征鳍部中的源漏掺杂层的体积过小，因此避免第二区的本征鳍部中的源漏掺杂层在经过形成通孔的工艺后完全损失。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，半导体衬底包括第一区和第二区，第二区与第一区邻接；
形成本征鳍部和伪鳍部，本征鳍部位于半导体衬底第一区上，伪鳍部位于半导体衬底第二区上；
在半导体衬底第一区和第二区上形成第一隔离层，第一隔离层覆盖伪鳍部的部分侧壁和本征鳍部的部分侧壁；
在本征鳍部表面形成保护层，本征鳍部中高于第一隔离层表面的区域被所述保护层覆盖；
去除伪鳍部和第二区的第一隔离层；
去除伪鳍部和第二区的第一隔离层后且在形成所述保护层之后，在半导体衬底第二区上形成第二隔离层；
形成所述第二隔离层的方法包括：采用流体化学气相沉积工艺在半导体衬底第二区上和保护层上形成第二隔离膜；回刻蚀第二隔离膜以去除保护层上的第二隔离膜，且使第二区的第二隔离膜形成第二隔离层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一隔离层的方法包括：在半导体衬底、本征鳍部和伪鳍部上形成第一隔离膜；平坦化第一隔离膜以去除本征鳍部和伪鳍部上的第一隔离膜；平坦化第一隔离膜后，回刻蚀第一隔离膜，使第一隔离膜形成所述第一隔离层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述第一隔离膜的工艺包括流体化学气相沉积工艺；
形成第一隔离膜的步骤包括：在半导体衬底、本征鳍部和伪鳍部上形成第一隔离流体层；进行第一水汽退火，使第一隔离流体层形成第一隔离膜。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述保护层后，去除伪鳍部和第二区的第一隔离层。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，在去除伪鳍部和第二区的第一隔离层之前，所述保护层还覆盖伪鳍部中高于第一隔离层表面的区域；在去除伪鳍部和第二区的第一隔离层的过程中，去除第二区的保护层。
7.根据权利要求5所述的半导体器件的形成方法，其特征在于，去除伪鳍部和第二区的第一隔离层的方法包括：在第一隔离层、伪鳍部、本征鳍部和保护层上形成平坦层，平坦层的整个表面高于本征鳍部和伪鳍部的顶部表面；在平坦层的表面形成底部抗反射层；在底部抗反射层的表面形成图形化的光刻胶层；以所述光刻胶层为掩膜刻蚀底部抗反射层、平坦层、伪鳍部和第二区的第一隔离层，直至暴露出第二区半导体衬底的表面；以光刻胶层为掩膜刻蚀底部抗反射层、平坦层、伪鳍部和第二区的第一隔离层后，去除底部抗反射层、平坦层和光刻胶层。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一隔离层后，形成所述保护层；所述保护层覆盖本征鳍部中高于第一隔离层表面的区域、以及第一区第一隔离层表面。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，去除伪鳍部和第二区的第一隔离层后，形成所述保护层；或者，在去除伪鳍部和第二区的第一隔离层之前，形成所述保护层。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一隔离层之前，形成所述保护层；所述保护层位于本征鳍部的整个表面；形成第一隔离层后，第一隔离层和本征鳍部之间具有保护层。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为2nm～10nm。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料为SiN、SiCN、SiBN、TiN或TaN。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第二隔离膜的步骤包括：在半导体衬底第二区上和保护层上形成第二隔离流体层；进行第二水汽退火，使第二隔离流体层形成第二隔离膜。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述第二水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一隔离层的材料包括氧化硅；所述第二隔离层的材料包括氧化硅。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成所述第二隔离层后，去除所述保护层。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，去除所述保护层的工艺包括湿法刻蚀工艺。
18.根据权利要求16所述的半导体器件的形成方法，其特征在于，还包括：去除所述保护层后，形成横跨本征鳍部的栅极结构，所述栅极结构覆盖本征鳍部的部分顶部表面和部分侧壁表面；在所述栅极结构两侧的本征鳍部中分别形成源漏掺杂层；在半导体衬底、本征鳍部和源漏掺杂层上形成层间介质层，层间介质层覆盖栅极结构的侧壁；去除栅极结构，在层间介质层中形成栅开口；在栅开口中形成金属栅极结构；在金属栅极结构两侧的层间介质层中分别形成通孔，所述通孔暴露出源漏掺杂层。
19.一种根据权利要求1至18任意一项方法形成的半导体器件。
CN201711275236.6A 2017-12-06 2017-12-06 半导体器件及其形成方法 Active CN109887845B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711275236.6A CN109887845B (zh) 2017-12-06 2017-12-06 半导体器件及其形成方法
US16/200,930 US10748817B2 (en) 2017-12-06 2018-11-27 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711275236.6A CN109887845B (zh) 2017-12-06 2017-12-06 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN109887845A CN109887845A (zh) 2019-06-14
CN109887845B true CN109887845B (zh) 2022-03-18

Family

ID=66658183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711275236.6A Active CN109887845B (zh) 2017-12-06 2017-12-06 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US10748817B2 (zh)
CN (1) CN109887845B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951896B (zh) * 2019-11-26 2024-03-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733312A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106505105A (zh) * 2015-09-04 2017-03-15 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206759A1 (en) * 2014-01-21 2015-07-23 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
US9236309B2 (en) * 2014-05-21 2016-01-12 Globalfoundries Inc. Methods of fabricating semiconductor fin structures
US9281382B2 (en) * 2014-06-04 2016-03-08 Stmicroelectronics, Inc. Method for making semiconductor device with isolation pillars between adjacent semiconductor fins
CN105990149A (zh) * 2015-03-03 2016-10-05 联华电子股份有限公司 一种制作半导体元件的方法
US9607985B1 (en) * 2015-09-25 2017-03-28 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9425108B1 (en) * 2015-12-05 2016-08-23 International Business Machines Corporation Method to prevent lateral epitaxial growth in semiconductor devices
US9735060B1 (en) * 2016-01-26 2017-08-15 Globalfoundries Inc. Hybrid fin cut etching processes for products comprising tapered and non-tapered FinFET semiconductor devices
US10438972B2 (en) * 2016-09-12 2019-10-08 International Business Machines Corporation Sub-fin removal for SOI like isolation with uniform active fin height
US9754798B1 (en) * 2016-09-28 2017-09-05 International Business Machines Corporation Hybridization fin reveal for uniform fin reveal depth across different fin pitches
US10312346B2 (en) * 2016-10-19 2019-06-04 International Business Machines Corporation Vertical transistor with variable gate length
US9899372B1 (en) * 2016-10-31 2018-02-20 International Business Machines Corporation Forming on-chip metal-insulator-semiconductor capacitor
CN108962753A (zh) * 2017-05-19 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10068810B1 (en) * 2017-09-07 2018-09-04 Globalfoundries Inc. Multiple Fin heights with dielectric isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733312A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106505105A (zh) * 2015-09-04 2017-03-15 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN109887845A (zh) 2019-06-14
US10748817B2 (en) 2020-08-18
US20190172754A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
TWI622129B (zh) 半導體結構及其製造方法
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
US20180006063A1 (en) Semiconductor device and finfet transistor
US9117907B2 (en) Semiconductor device
US20180108574A1 (en) Finfet device and fabrication method thereof
TW201434155A (zh) 半導體裝置及其製造方法
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
CN104517901B (zh) Cmos晶体管的形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN107768308B (zh) 半导体结构及其形成方法
JP2007027348A (ja) 半導体装置及びその製造方法
CN107369621B (zh) 鳍式场效应晶体管及其形成方法
CN109887845B (zh) 半导体器件及其形成方法
CN110571193B (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
CN109841507B (zh) 半导体器件及其形成方法
CN109659233B (zh) 半导体器件及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN108010846B (zh) 用于改善短沟道效应的方法以及半导体结构
CN107706111B (zh) 半导体器件的形成方法
CN107452680B (zh) 半导体装置及其制造方法
CN112951765B (zh) 半导体结构及其形成方法
CN109285889B (zh) 半导体结构及其形成方法
EP3291291B1 (en) Semiconductor device and fabrication method thereof
CN109599366B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant