CN104979198B - 鳍式场效应晶体管的形成方法 - Google Patents

Abstract

一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底包括第一区域和第二区域，第一区域上形成有第一鳍部，第二区域上形成有第二鳍部，所述半导体衬底上形成有隔离层；在第二鳍部上形成阻挡层；在第一区域上形成第一伪栅结构；在第二区域上形成位于阻挡层表面并横跨所述第二伪栅结构；在所述半导体衬底上形成与第一伪栅结构和第二伪栅结构齐平的介质层；去除第一伪栅结构形成第一凹槽，第一凹槽暴露出第一鳍部的表面，去除第二伪栅结构形成第二凹槽，第二凹槽暴露出第二鳍部上的阻挡层；在第一凹槽内形成第一栅极结构，在第二凹槽内形成第二栅极结构。上述方法可以准确调整不同区域上形成的鳍式场效应晶体管的栅介质层厚度。

Description

鳍式场效应晶体管的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管的形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（FinFET）作为一种多栅器件得到了广泛的关注。

由于集成电路中，不同的器件的工作电压不同，需要形成不同厚度的栅介质层，栅介质层厚度较薄的高K金属栅极晶体管一般被应用于集成电路中的工作电压较低的核心区的核心器件中，例如逻辑器件中；而栅介质层厚度较厚的多晶硅栅极晶体管一般被应用于工作电压较高的外围区的外围电路中，例如输入/输出器件。

现有技术中一般同时形成所述核心区和外围区的鳍式场效应晶体管，但是在同时形成核心区和外围区的鳍式场效应晶体管的过程中，很难准确控制外围区的鳍式场效应晶体管的栅介质层的厚度，导致所述外围区的鳍式场效应晶体管的电性参数不能满足要求。

发明内容

本发明解决的问题是提供一种场效应晶体管的形成方法，提高对鳍式场效应晶体管的栅介质层厚度的准确性。

为解决上述问题，本发明提供一种场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一鳍部，所述第二区域上形成有第二鳍部，所述半导体衬底上还形成有隔离层，所述隔离层的表面低于第一鳍部和第二鳍部的顶部表面；在第二鳍部上形成阻挡层；在第一区域上形成横跨所述第一鳍部的第一伪栅结构；在第二区域上形成位于阻挡层表面并横跨所述第二鳍部的第二伪栅结构；在所述半导体衬底上形成介质层，所述介质层的表面与所述第一伪栅结构和第二伪栅结构齐平；去除所述第一伪栅结构形成第一凹槽，所述第一凹槽暴露出第一鳍部的表面，去除所述第二伪栅结构形成第二凹槽，所述第二凹槽暴露出第二鳍部上的阻挡层；在所述第一凹槽内形成位于第一鳍部表面并横跨第一鳍部的第一栅极结构，在所述第二凹槽内形成位于阻挡层表面并横跨第二鳍部的第二栅极结构。

可选的，所述阻挡层的材料为绝缘介质材料。

可选的，所述阻挡层的材料为氮化硅或氮氧化硅。

可选的，在所述第二鳍部上形成所述阻挡层的方法包括：在所述半导体衬底上形成覆盖第一鳍部和第二鳍部的阻挡材料层；去除位于第一区域上的阻挡材料层，形成位于第二鳍部上的阻挡层。

可选的，形成所述阻挡材料层的方法包括化学气相沉积工艺、原子层沉积工艺或去耦等离子体氮化工艺。

可选的，在形成所述阻挡层材料层之前，在所述第一鳍部和第二鳍部表面形成第一氧化层。

可选的，采用热氧化工艺形成所述第一氧化层。

可选的，所述第一氧化层的材料为氧化硅。

可选的，还包括：去除位于第一区域上的阻挡材料层后，去除位于第一鳍部表面的第一氧化层。

可选的，还包括在去除所述第一伪栅结构之后，去除所述第一氧化层，暴露出第一鳍部的表面。

可选的，所述第一伪栅结构包括第一伪栅极，所述第二伪栅结构包括第二伪栅极。

可选的，所述第一伪栅结构包括第一伪栅介质层和位于所述第一伪栅介质层表面的第一伪栅极；所述第二伪栅结构包括第二伪栅介质层和位于所述第二伪栅介质层表面的第二伪栅极。

可选的，其特征在于，所述第一伪栅极的材料为多晶硅，所述第二伪栅极的材料为多晶硅。

可选的，所述第一伪栅介质层的材料为氧化硅，所述第二伪栅介质层的材料为氧化硅。

可选的，还包括：在形成所述第一栅极结构之前，在所述第一鳍部表面形成界面层。

可选的，采用热氧化工艺形成所述界面层。

可选的，所述界面层的材料为氧化硅。

可选的，所述湿法刻蚀工艺去除所述第一伪栅结构和第二伪栅结构。

可选的，在所述湿法刻蚀工艺中，所述第一伪栅结构、第二伪栅结构与阻挡层之间具有较高的刻蚀选择比。

可选的，同时形成所述第一栅极结构和第二栅极结构，所述第一栅极结构包括位于第一鳍部表面的第一栅介质层和位于所述第一栅介质层表面的第一栅极，所述第二栅极结构包括位于阻挡层表面的第二栅介质层和位于所述第二栅介质层表面的第二栅极。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在半导体衬底的第二区域上的第二鳍部上形成阻挡层，然后再在所述第一区域的第一鳍部上形成第一伪栅结构，在第二区域的阻挡层上形成第二伪栅结构，后续在去除所述第一伪栅结构和第二伪栅结构的过程中，所述阻挡层作为去除第二伪栅结构过程中的停止层，使得去除所述第一伪栅结构之后暴露出第一鳍部的表面，而去除所述第二伪栅结构之后，暴露阻挡层的表面；后续再在所述第一鳍部上形成第一栅极结构，在第二鳍部上的阻挡层表面形成第二栅极结构。所述阻挡层作为第二区域上形成的鳍式场效应晶体管的栅介质层的一部分，所述阻挡层的厚度容易控制，并且在去除所述第二伪栅结构时不会使所述阻挡层的厚度发生变化，所以通过调整所述阻挡层的厚度可以准确调整所述第二区域上形成的鳍式场效应晶体管的栅介质层的厚度以满足器件要求，从而本发明的技术方案可以同时在第一区域和第二区域上分别形成具有不同厚度的栅介质层的鳍式场效应晶体管。

进一步的，所述阻挡层与第二鳍部之间还可以形成有第一氧化层，所述第一氧化层可以第一氧化层能修复第二鳍部表面的缺陷，并且所述第一氧化层能够作为第二鳍部和阻挡层之间的晶格过渡层，避免直接在所述第二鳍部上形成阻挡层而造成晶格不匹配的问题，所以，在所述第一氧化层上形成阻挡层，可以提高所述阻挡层的质量，避免所述阻挡层后续作为第二区域上的鳍式场效应晶体管的栅介质层的一部分时，由于阻挡层质量较差而产生漏电等问题。并且，所述第一氧化层同样作为第二区域上的鳍式场效应晶体管的栅介质层的一部分，在去除第二伪栅结构的过程中，所述阻挡层可以保护所述第一氧化层。

附图说明

图1至图4是本发明的一个实施例的鳍式场效应晶体管的形成过程的结构示意图；

图5至图14是本发明的另一个实施例的鳍式场效应晶体管的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术在同时形成核心区和外围区的晶体管时，很难对外围区晶体管的栅介质层进行准确控制，容易导致器件性能不能满足要求。

图1至图4提供一个实施例的鳍式场效应晶体管的栅介质层的形成过程。

请参考图1，提供半导体衬底10，所述半导体衬底10包括第一区域I和第二区域II，所述第一区域I上形成有第一鳍部11，所述第二区域II上形成有第二鳍部12，所述半导体衬底10表面还形成有介质层20，所述介质层20的表面低于第一鳍部11和第二鳍部12的表面。

所述第一区域I上用于形成外围电路，所以所述第一区域I上形成的鳍式场效应晶体管的工作电压较高，需要的栅介质层的厚度较大；所述第二区域II上用于形成核心区器件，所以所述第二区域II上形成的鳍式场效应晶体管的工作电压低于第一区域I上的鳍式场效应晶体管的电压，所需要的栅介质层的厚度也小于第一区域I上的鳍式场效应晶体管的栅介质层20厚度。

请参考图2，在所述第一鳍部11和第二鳍部12表面形成热氧化层21，然后在所述介质层20表面以及所述热氧化层21表面形成第一氧化层22。

采用热氧化工艺在所述第一鳍部11和第二鳍部12表面形成所述热氧化层21，可以修复所述第一鳍部11和第二鳍部12表面的缺陷，并且所述热氧化层21还可以作为界面过渡层，提高后续形成的第一氧化层22的质量。所述第一氧化层22的厚度较小，避免对第一鳍部11和第二鳍部12的宽度造成较大的损失。

采用原子层沉积工艺或化学气相沉积工艺形成所述第一氧化层22，后续需要去除所述第二区域II上的第一氧化层22和热氧化层21，而位于第一鳍部11上的热氧化层21及其表面的第一氧化层22作为后续形成的第一区域I上的鳍式场效应晶体管的栅介质层的一部分，提高所述第一区域I上形成的鳍式场效应晶体管的栅介质层厚度。

请参考图3，去除第二区域II上的热氧化层21和第一氧化层22。后续再在所述第一区域I和第二区域II上同时形成栅极结构，可以使第二区域II上的栅介质层的厚度小于第一区域I上的栅介质层的厚度，从而满足不同区域的晶体管的工作电压的要求。

请参考图4，在所述第一区I域的第一氧化层22和第二区域II上的介质层20以及第二鳍部21表面形成伪栅介质层23。

所述伪栅介质层23的材料为氧化硅，后续在所述伪栅介质层23表面形成分别形成横跨第一鳍部11的第一伪栅极和横跨第二鳍部12的第二伪栅极，并且在所述第一伪栅极两侧的第一鳍部11内形成第一源漏极，在第二鳍部12两侧的第二鳍部12内形成第二源漏极，再形成表面与所述第一伪栅极和第二伪栅极表面齐平的隔离层，然后去除所述第一伪栅极和第二伪栅极、以及所述伪栅介质层23。

由于所述第一区域I上的第一氧化层22的材料与所述伪栅介质层23的材料相同，均为氧化硅层，所以在去除所述伪栅介质层23的过程中，容易对所述第一区域I上的第一氧化层22造成过刻蚀，从而使得所述第一氧化层22的厚度发生不可控的变化，使得在第一区域I上形成的鳍式场效应晶体管的栅介质层的厚度不能满足设计要求，无法准确调整第一区域I上形成的鳍式场效应晶体管的栅介质层的厚度。

针对上述问题，本发明通过在第二区域上的第二鳍部上形成阻挡层，所述第二区域上需要形成高工作电压的晶体管，所述阻挡作为去除伪栅介质层的阻挡层，可以准确控制第二区域上形成的鳍式场效应晶体管的栅介质层的厚度，从而在第一区域和第二区域上分别形成具有不同栅介质层厚度的晶体管。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图5，提供半导体衬底100，所述半导体衬底100包括第一区域101和第二区域102，所述第一区域101上形成有第一鳍部110，所述第二区域102上形成有第二鳍部120，所述半导体衬底100上还形成有隔离层200，所述隔离层200的表面低于第一鳍部110和第二鳍部120的顶部表面。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。

所述第一区域101和第二区域102上后续分别形成具有不同厚度的栅介质层的鳍式场效应晶体管。本实施例中，所述半导体衬底的第一区域101用于形成栅介质层较薄的第一鳍式场效应晶体管，应用于集成电路的核心区域，而第二区域102用于形成栅介质层较厚的第二鳍式场效应晶体管，应用于集成电路的外围区域，例如输入/输出区域。所述第一区域101和第二区域102可以是相邻区域，也可以是不相邻区域。

本实施例中，通过刻蚀半导体衬底100形成所述第一鳍部101和第二鳍部102。在本发明的其他实施例中，所述第一鳍部101和第二鳍部102可以通过外延工艺形成。所述第一鳍部101和第二鳍部102中根据形成的鳍式场效应晶体管的类型不同可以掺杂有不同类型的杂质离子，用于调节所述鳍式场效应晶体管的阈值电压等电性参数。

所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离层200作为相邻鳍部之间的隔离结构，以及后续形成的第一栅极结构、第二栅极结构与半导体衬底100之间的隔离结构。

形成所述隔离层200的方法包括：采用化学气相沉积工艺或旋涂工艺，在所述半导体衬底100表面形成隔离介质材料，所述隔离介质材料覆盖第一鳍部110和第二鳍部120；对所述隔离介质材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与第一鳍部110和第二鳍部120的顶面齐平；回刻蚀所述隔离材料层，形成隔离层200，使所述隔离层200的表面低于第一鳍部110和第二鳍部120的顶面，暴露出第一鳍部110以及第二鳍部120的顶面和部分侧壁。

请参考图6，在所述第一鳍部110表面和第二鳍部120表面形成第一氧化层201。

本实施例中，采用热氧化工艺形成所述第一氧化层201，所述第一氧化层201的材料为氧化硅。所述第一氧化层201可以修复第一鳍部110和第二鳍部120表面的缺陷，提高后续在第一氧化层201上形成的其他材料层的质量。在本发明的其他实施例中，也可以采用原子层沉积工艺形成所述第一氧化层201。所述热氧化工艺可以是氧化氛围下的退火工艺。

位于第二区域102上的第一氧化层201作为后续在第二区域102上形成的第二鳍式场效应晶体管的栅介质层的一部分，所以可以根据第二鳍式场效应晶体管的设计要求来调节所述第一氧化层201的厚度。本实施例中，采用热氧化工艺形成所述第一氧化层201，需要消耗第一鳍部110和第二鳍部120的材料，所以为了不对所述第一鳍部110和第二鳍部120的尺寸造成较大的影响，本发明的一个实施例中，所述第一氧化层201的厚度可以控制在0.4nm～5nm。

在本发明的其他实施例中，也可以不形成所述第一氧化层201，后续直接在所述第二鳍部上形成阻挡层，并且通过调整所述阻挡层的厚度调整第二区域102上形成的第二鳍式场效应晶体管的栅介质层的厚度。

请参考图7，在所述半导体衬底100上形成覆盖第一鳍部110和第二鳍部120的阻挡材料层202。

可以采用化学气相沉积工艺、原子层沉积工艺或去耦等离子体氮化工艺形成所述阻挡材料层202。本实施例中，所述第一鳍部110和第二鳍部120表面形成有第一氧化层201，所以所述阻挡材料层202覆盖所述第一氧化层201的表面，并且，所述阻挡材料层202还覆盖隔离层200的表面。

所述阻挡材料层202为绝缘介质材料，并且，所述阻挡材料层202的材料与后续形成的伪栅介质层的材料不同，从而在后续去除伪栅介质层的过程中，所述阻挡材料层202可以作为刻蚀阻挡层。具体的，所述阻挡材料层202的材料可以是氮化硅或氮氧化硅。

第二区域102上的部分阻挡材料层202后续作为第二鳍式场效应晶体管的栅介质层的一部分，并且，所述阻挡材料层202的介电系数大于氧化硅的介电系数，有利于提高第二鳍式场效应晶体管的栅介质层的有效厚度，更容易满足较高工作电压的要求，避免发生栅介质层击穿等问题。由于本实施例中，在形成所述阻挡材料层202之前在所述第一鳍部110和第二鳍部120表面形成有第一氧化层201，所述第一氧化层201能够修复第一鳍部110和第二鳍部120表面的缺陷，并且所述第一氧化层201能够作为第一鳍部110、第二鳍部120和阻挡材料层202之间的晶格过渡层，避免直接在所述第一鳍部110和第二鳍部120上形成阻挡材料层202造成晶格不匹配的问题，所以，在所述第一氧化层201上形成阻挡材料层202，可以提高所述阻挡材料层202的质量，避免第二区域102上的阻挡材料层201后续作为栅介质层一部分时，由于质量较差而产生漏电等问题。

本实施例中，所述阻挡材料层202的材料为氮化硅，采用原子层沉积工艺形成所述阻挡材料层202。具体的，所述原子层沉积工艺采用硅源气体和氮源气体反应形成氮化硅，所述硅源气体可以是SiH₄或SiH₂Cl₂等含硅气体中的一种或几种，所述氮源气体为含氮类气体，例如NH₃，所述硅源气体的流量为50sccm～200sccm，所述氮源气体的流量为50sccm～200sccm，所述原子层沉积的反应温度为500℃到800℃。所述原子层沉积工艺可以较好的控制所述阻挡材料层202的厚度，以准确控制最终在第二区域102上形成的第二鳍式场效应晶体管的栅介质层的厚度。并且，可以根据需要形成第二鳍式场效应晶体管的工作电压的要求，合理调整所述阻挡材料层202的厚度。在本发明的一个实施例中，所述阻挡材料层202的厚度可以是0.5nm～20nm。

请参考图8，在所述第二区域102上形成掩膜层300，所述掩膜层300覆盖第二区域102上的阻挡材料层202，暴露出第一区域101上的阻挡材料层的表面。

所述掩膜层303的材料可以是光刻胶，便于填充相邻第二鳍部120之间的凹槽，以及便于在后续工艺中去除所述掩膜层。所述掩膜层303用于在后续工艺中保护第二区域102上的阻挡材料层202和第一氧化层201。

请参考图9，以所述掩膜层300为掩膜，去除位于第一区域101上的阻挡材料层202（请参考图8），形成位于第二鳍部120上的阻挡层202a。

可以采用各向同性的湿法或者干法刻蚀工艺去除第一区域101上的阻挡材料层202。本实施例中，采用湿法刻蚀工艺，所述湿法刻蚀工艺采用的溶液为磷酸溶液。在刻蚀所述阻挡材料层202的过程中，所述掩膜层300保护第二区域102上的阻挡层202a不受损伤。

本实施例中，在去除所述第一区域101上的阻挡材料层202之后，还继续去除位于所述第一鳍部110表面的第一氧化层201，暴露出所述第一鳍部110的表面。后续在所述第一鳍部110表面直接形成伪栅介质层。

在本发明的其他实施例中，也可以在去除所述第一鳍部110上的阻挡材料层202之后，保留所述第一鳍部110表面的第一氧化层201，后续再所述第一氧化层201表面再形成伪栅介质层，或直接在所述第一氧化层201表面直接形成伪栅极而将所述第一氧化层201作为伪栅介质层，在后续去除所述伪栅极的时候保护所述第一鳍部110。

本实施例中，去除所述第一氧化层201可以使后续形成的伪栅介质层的质量较好，在后续去除伪栅极的过程中，能够对所述第一鳍部110起到足够的保护作用。

请参考图10，在所述半导体衬底100上形成伪栅介质材料层203，所述伪栅介质材料层203覆盖第一区域101上的第一鳍部110的表面、隔离层200表面以及第二区域102上的阻挡层202表面。

所述伪栅介质材料层203的材料为氧化硅，可以采用化学气相沉积工艺、原子层沉积工艺等合适的沉积工艺形成所述伪栅介质材料层203。

后续刻蚀所述伪栅介质材料层203形成第一伪栅介质层和第二伪栅介质层。

请参考图11，在所述伪栅介质材料层203表面形成伪栅极材料层204。

所述伪栅极材料层204的材料可以是多晶硅，采用化学气相沉积工艺形成所述伪栅极材料层204。后续刻蚀所述伪栅极材料层204，形成第一伪栅极和第二伪栅极。

在本发明的其他实施例中，由于保留了第一区域101上的第一氧化层201，所以可以不形成所述伪栅介质材料层而直接在所述第一氧化层201表面形成所述伪栅极材料层。

请参考图12，刻蚀所述伪栅极材料层204（请参考图11）和伪栅介质材料层203（请参考图11），在第一区域101上形成横跨所述第一鳍部110的第一伪栅结构，所述第一伪栅结构包括：第一伪栅介质层203a和位于所述第一伪栅介质层203a表面的第一伪栅极204a；在第二区域102上形成位于阻挡层202a表面并横跨所述第二鳍部120的第二伪栅结构，所述第二伪栅结构包括：第二伪栅介质层203b和第二伪栅极204b；在所述半导体衬底100上形成介质层205，所述介质层205的表面与第一伪栅极204a、第二伪栅极204b的表面齐平。

形成所述第一伪栅结构和第二伪栅结构的方法包括：在所述伪栅极材料层204（请参考图11）上形成图形化掩膜层，所述图形化掩膜层的图形定义了第一伪栅结构和第二伪栅结构的位置和尺寸；以所述图形化掩膜层为掩膜，依次刻蚀所述伪栅极材料层204和伪栅介质层203，形成位于第一区域101上的第一伪栅介质层，和位于所述第二区域102上的第二伪栅结构。

本实施例中，还包括：形成所述第一伪栅结构和第二伪栅结构之后，在所述第一伪栅结构两侧的第一鳍部110内形成第一源漏极，在所述第二伪栅结构两侧的第二鳍部120内形成第二源漏极，由于所述第一区域101和第二区域102上形成的鳍式场效应晶体管的工作电压等电性参数要求不同，所以对所述第一源漏极和第二源漏极的掺杂浓度等要求不同，所以，本实施例中，可以分别形成所述第一源漏极和第二源漏极。

在形成所述第一源漏极和第二源漏极之后，在所述半导体衬底100上形成介质材料层，并对所述介质材料层进行平坦化处理，形成介质层205，使所述介质层205的表面与第一伪栅极204a、第二伪栅极204b的表面齐平。

请参考图13，去除所述第一伪栅结构形成第一凹槽301，所述第一凹槽301暴露出第一鳍部110的表面，去除所述第二伪栅结构形成第二凹槽302，所述第二凹槽302暴露出第二鳍部120上的阻挡层202a。

采用湿法刻蚀工艺去除所述第一伪栅结构和第二伪栅结构。本实施例中，可以采用KOH溶液作为刻蚀溶液去除所述第一伪栅极204a（请参考图12）和第二伪栅极204b（请参考图12）；然后采用HF溶液去除所述第一伪栅介质层203a（请参考图12）和第二伪栅介质层203b（请参考图12）。

在采用湿法刻蚀工艺去除所述第一伪栅极204a和第二伪栅极204b的过程中，所述第一伪栅介质层203a和第二伪栅介质层203b作为保护层保护所述第一鳍部110和所述阻挡层202a。

在去除所述第一伪栅极204a和第二伪栅极204b之后，继续采用湿法刻蚀工艺去除所述第一伪栅介质层203a和第二伪栅介质层203b，暴露出第一区域101上的第一鳍部110和隔离层200表面，暴露出第二区域102上的阻挡层202a。由于所述阻挡层202a的材料与第二伪栅介质层203b的材料不同，所述湿法刻蚀工艺对所述第二伪栅介质层203b具有较高的刻蚀选择性，所以，在去除所述第二伪栅介质层203b过程中，所述阻挡层202a可以作为刻蚀停止层。

在本发明的其他实施例中，在之前的步骤中，没有去除第一区域101上的第一氧化层201，后续直接在所述第一氧化层201上形成第一伪栅极，所以，在去除所述第一伪栅极后继续刻蚀所述第一氧化层201，暴露出所述第一鳍部110的表面。

请参考图14，在所述第一凹槽301（请参考图13）内形成位于第一鳍部110表面并横跨第一鳍部110的第一栅极结构，在所述第二凹槽302（请参考图13）内形成位于阻挡层202a表面并横跨第二鳍部120的第二栅极结构，所述第一栅极结构包括位于所述第一鳍部110和部分隔离层200表面的第一栅介质层303a和位于所述第一栅介质层303a表面的第一栅极304a，所述第二栅极结构包括位于所述阻挡层202a表面的第二栅介质层303b和位于所述第二栅介质层303b表面的第二栅极304b。

所述第一栅介质层303a和第二栅介质层303b的材料和厚度相同，所述第一栅介质层303a和第二栅介质层303b的材料为高K介质材料，包括氧化铪、氧化铬或硅氧化铪中的一种或几种。

所述第一栅极304a和第二栅极304b的材料和厚度相同，所述第一栅极304a和第二栅极304b的材料包括Ti、Ta、Al、TiN、TaN或W中的一种或几种。

本实施例中，同时形成所述第一栅极结构和第二栅极结构，在本发明的其他所述例中，也可以分别形成第一栅极结构和第二栅极结构。

在本发明的其他所述例中，在形成所述第一栅极结构和第二栅极结构之前还可以在所述第一鳍部110表面形成界面层，所述界面层可以采用热氧化工艺形成，所述界面层的材料为氧化硅，作为第一鳍部110与第一栅介质层303a之间的晶格过渡层，提高形成的第一栅介质层303a的沉积质量。

在本发明的其他实施例中，也可以采用原子层沉积工艺形成所述界面层，所述界面层覆盖第一区域101上的第一鳍部110表面、隔离层200表面以第二区域102的阻挡层202a表面。

所述第一栅介质层303a作为第一区域101上形成的第一鳍式场效应晶体管的栅介质层，而所述第二区域102上形成的第二鳍式场效应晶体管的栅介质层包括：第二栅介质层303b、阻挡层202a和第一氧化层201。第二鳍式场效应晶体管的栅介质层厚度大于第一栅介质层303a的厚度，从而可以满足所述第二鳍式场效应晶体管高工作电压的要求，并且，所述第二鳍式场效应晶体管的栅介质层与第一鳍式场效应晶体管的栅介质层之间的厚度差可以通过所述阻挡层202a和第一氧化层201的厚度调节，从而能够较为准确的调整第二区域102上形成的第二鳍式场效应晶体管的栅介质层的厚度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一鳍部，所述第二区域上形成有第二鳍部，所述半导体衬底上还形成有隔离层，所述隔离层的表面低于第一鳍部和第二鳍部的顶部表面；

在第二鳍部上形成阻挡层；

在第一区域上形成横跨所述第一鳍部的第一伪栅结构；

在第二区域上形成位于阻挡层表面并横跨所述第二鳍部的第二伪栅结构；

在所述半导体衬底上形成介质层，所述介质层的表面与所述第一伪栅结构和第二伪栅结构齐平；

去除所述第一伪栅结构形成第一凹槽，所述第一凹槽暴露出第一鳍部的表面，去除所述第二伪栅结构形成第二凹槽，所述第二凹槽暴露出第二鳍部上的阻挡层；

在所述第一凹槽内形成位于第一鳍部表面并横跨第一鳍部的第一栅极结构，在所述第二凹槽内形成位于阻挡层表面并横跨第二鳍部的第二栅极结构。

2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡层的材料为绝缘介质材料。

3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡层的材料为氮化硅或氮氧化硅。

4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在所述第二鳍部上形成所述阻挡层的方法包括：在所述半导体衬底上形成覆盖第一鳍部和第二鳍部的阻挡材料层；去除位于第一区域上的阻挡材料层，形成位于第二鳍部上的阻挡层。

5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述阻挡材料层的方法包括化学气相沉积工艺、原子层沉积工艺或去耦等离子体氮化工艺。

6.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，在形成所述阻挡层材料层之前，在所述第一鳍部和第二鳍部表面形成第一氧化层。

7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，采用热氧化工艺形成所述第一氧化层。

8.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一氧化层的材料为氧化硅。

9.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：去除位于第一区域上的阻挡材料层后，去除位于第一鳍部表面的第一氧化层。

10.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，还包括在去除所述第一伪栅结构之后，去除所述第一氧化层，暴露出第一鳍部的表面。

11.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一伪栅结构包括第一伪栅极，所述第二伪栅结构包括第二伪栅极。

12.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一伪栅结构包括第一伪栅介质层和位于所述第一伪栅介质层表面的第一伪栅极；所述第二伪栅结构包括第二伪栅介质层和位于所述第二伪栅介质层表面的第二伪栅极。

13.根据权利要求11或12所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一伪栅极的材料为多晶硅，所述第二伪栅极的材料为多晶硅。

14.根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一伪栅介质层的材料为氧化硅，所述第二伪栅介质层的材料为氧化硅。

15.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述第一栅极结构之前，在所述第一鳍部表面形成界面层。

16.根据权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，采用热氧化工艺形成所述界面层。

17.根据权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，所述界面层的材料为氧化硅。

18.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第一伪栅结构和第二伪栅结构。

19.根据权利要求18所述的鳍式场效应晶体管的形成方法，其特征在于，在所述湿法刻蚀工艺中，所述第一伪栅结构、第二伪栅结构与阻挡层之间具有较高的刻蚀选择比。

20.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，同时形成所述第一栅极结构和第二栅极结构，所述第一栅极结构包括位于第一鳍部表面的第一栅介质层和位于所述第一栅介质层表面的第一栅极，所述第二栅极结构包括位于阻挡层表面的第二栅介质层和位于所述第二栅介质层表面的第二栅极。