CN104282540B - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN104282540B
CN104282540B CN201310277133.9A CN201310277133A CN104282540B CN 104282540 B CN104282540 B CN 104282540B CN 201310277133 A CN201310277133 A CN 201310277133A CN 104282540 B CN104282540 B CN 104282540B
Authority
CN
China
Prior art keywords
grid structure
layer
pseudo
grid
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310277133.9A
Other languages
English (en)
Other versions
CN104282540A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310277133.9A priority Critical patent/CN104282540B/zh
Publication of CN104282540A publication Critical patent/CN104282540A/zh
Application granted granted Critical
Publication of CN104282540B publication Critical patent/CN104282540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种晶体管及其形成方法，所述晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底第一区域表面形成第一伪栅结构，在半导体衬底第二区域表面形成第二伪栅结构；在所述第一伪栅结构和第二伪栅结构的侧壁表面形成阻挡层、位于所述阻挡层表面的含氧元素的第一绝缘层、位于所述第一绝缘层表面的第二绝缘层；去除所述第一伪栅结构和第二伪栅结构，形成第一凹槽和第二凹槽；去除所述第二凹槽侧壁表面阻挡层；在所述第一凹槽内壁的阻挡层表面形成第一栅极结构；在所述第二凹槽内壁的第一绝缘层表面形成第二栅极结构。所述晶体管的形成方法，在半导体衬底第一区域和第二区域形成不同阈值电压的晶体管，工艺步骤简单，提高晶体管的性能。

Description

晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。
背景技术
随着集成电路工艺技术的进步，芯片的集成度越来越高，规模也越来越大，单个芯片上通常包括了核心逻辑晶体管区域和输入/输出（I/O）晶体管区域，核心逻辑晶体管的阈值电压一般较低，可以降低系统功耗，而输入/输出晶体管的阈值电压一般较高，可以保证较高的驱动能力和击穿电压。因此，如何在单个芯片上获得不同阈值电压的晶体管是一个重要的问题。
现有技术一般采用对沟道区域进行掺杂而对晶体管的阈值电压进行调整，阈值电压对掺杂浓度的变化十分敏感，所以调整的难度较高，而且对沟道区域进行掺杂还会降低晶体管载流子的迁移率。另外，现有技术还通过形成栅极功函数材料来调节晶体管的阈值电压，对于不同阈值电压的晶体管，需要选择具有不同功函数的材料作为功函数层，使得工艺的复杂性提高并且需要花费较高的工艺成本。
如何简化晶体管阈值电压调整的工艺步骤、提高晶体管的性能，是亟待解决的问题。
发明内容
本发明解决的问题是提供一种晶体管的形成方法，简化晶体管阈值电压调整的工艺步骤，提高晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域表面形成第一伪栅结构，在所述第二区域表面形成第二伪栅结构；在所述第一伪栅结构和第二伪栅结构的侧壁表面形成覆盖第一伪栅结构和第二伪栅结构侧壁的阻挡层；在所述阻挡层表面形成含氧元素的第一绝缘层；去除所述第一伪栅结构和第二伪栅结构，在所述第一区域表面形成第一凹槽，在所述第二区域表面形成第二凹槽；去除所述第二凹槽侧壁表面阻挡层；在所述第一凹槽内内壁的阻挡层表面形成第一栅极结构，所述阻挡层用于阻挡第一绝缘层中的氧原子向第一栅极结构中扩散；在所述第二凹槽内形成第二栅极结构，所述第二栅极结构与第一绝缘层直接接触，使所述第一绝缘层中的氧原子扩散进入第二栅极结构内，从而使第二栅极结构的功函数与第一栅极结构的功函数不相同。
可选的，所述阻挡层的厚度小于3nm，所述阻挡层的材料为氮化硅或碳氮化硅。
可选的，所述含氧元素的第一绝缘层的材料为氧化硅或氮氧化硅，所述第一绝缘层的厚度小于3nm。
可选的，采用退火工艺使所述第一绝缘层中的氧原子扩散进入第二栅极结构内，所述退火工艺在氮气、氦气或氩气中的一种或几种气体中进行，退火温度为200℃～1000℃，退火时间为10秒～200秒。
可选的，在形成所述第一栅极结构和第二栅极结构之前，在所述第一凹槽和第二凹槽底部表面形成界面层，所述界面层的厚度小于5nm。
可选的，所述界面层的材料为氧化硅。
可选的，还包括，在所述第一绝缘层表面形成第二绝缘层。
可选的，所述第二绝缘层的材料为氮化硅或碳氮氧化硅。
可选的，还包括：去除所述第一伪栅结构和第二伪栅结构之前，在所述半导体衬底表面形成介质层，所述介质层的表面与所述第一伪栅结构和第二伪栅结构的顶面齐平。
可选的，形成所述第一栅极结构和第二栅极结构的方法包括：形成覆盖所述第一凹槽内壁、第二凹槽内壁和介质层的栅介质材料层；在所述栅介质材料层表面形成功函数材料层；在所述功函数材料层表面形成填充满所述第一凹槽和第二凹槽的栅极材料；以所述介质层为停止层，对所述栅介质材料层、功函数材料层和栅极材料进行平坦化。
可选的，所述功函数材料层的材料为TiNAl、TiCAl或TiAl。
本发明的技术方案还提供一种采用上述方法形成的晶体管，包括：半导体衬底，所述半导体衬底包括第一区域和第二区域；位于所述第一区域上的第一栅极结构，位于所述第二区域上的第二栅极结构；所述第一栅极结构侧壁表面具有覆盖第一栅极结构侧壁的阻挡层、位于所述阻挡层表面的含氧元素的第一绝缘层；所述第二栅极结构侧壁表面具有覆盖第二栅极结构侧壁的含氧元素的第一绝缘层，所述第二栅极结构内有所述第一绝缘层内扩散至所述第二栅极结构中的氧原子，所述第二栅极结构的功函数和第一栅极结构的功函数不相同。
可选的，所述阻挡层的材料为氮化硅或碳氮化硅，所述阻挡层的厚度小于3nm。
可选的，所述含氧元素的第一绝缘层的材料为氧化硅或氮氧化硅，所述第一绝缘层的厚度小于3nm。
可选的，还包括位于第一绝缘层表面的第二绝缘层。
可选的，所述第二绝缘层的材料为氮化硅或碳氮氧化硅。
可选的，所述半导体衬底和第一栅极结构、第二栅极结构之间具有界面层，所述界面层的材料为氧化硅，所述界面层的厚度小于5nm。
可选的，所述第一栅极结构包括第一栅极、包围所述第一栅极侧壁和底部的第一栅介质层，所述第一栅介质层与阻挡层接触；所述第二栅极结构包括第二栅极、包围所述第二栅极侧壁和底部的第二栅介质层，所述第二栅介质层与第一绝缘层接触。
可选的，所述第一栅介质层和第一栅极之间具有第一功函数层，第二栅介质层和第二栅极之间具有第二功函数层。
可选的，所述第一功函数层的材料为TiNAl、TiCAl或TiAl，所述第二功函数层的材料为TiNAl、TiCAl或TiAl。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在半导体衬底的第一区域和第二区域表面分别形成第一伪栅结构和第二伪栅结构，并且在所述第一伪栅结构和第二伪栅结构两侧形成位于所述第一伪栅结构和第二伪栅结构侧壁表面的阻挡层和位于所述阻挡层表面的第一绝缘介质层；然后去除所述第一伪栅结构和第二伪栅结构分别形成第一凹槽和第二凹槽，并去除第二凹槽内的阻挡层；后续在所述第一凹槽内形成第一栅极结构，所述第一栅极结构直接与阻挡层接触，在第二凹槽内形成第二栅极结构，所述第二栅极结构直接与第一绝缘层接触。第一栅极结构两侧的阻挡层可以阻挡所述第一绝缘层中的氧原子向所述第一栅极结构内扩散，使所述第一区域的晶体管的功函数不发生变化，从而使所述晶体管的阈值电压保持不变。由于第二栅极结构直接与第一绝缘层接触，所述第一绝缘层内的氧原子会扩散进入所述第二栅极结构内，使所述第二栅极结构的功函数发生变化，使第二栅极结构的功函数与第一栅极结构的功函数不相同，从而使所述第二区域的晶体管的阈值电压发生变化。本发明的技术方案在所述半导体衬底的第一区域和第二区域分别形成具有不同阈值电压的晶体管，方法简单。
进一步的，在形成所述第一栅极结构和第二栅极结构之前，在所述第一凹槽和第二凹槽底部形成界面层，所述界面层的材料为氧化硅。这样所述界面层内的氧原子会扩散进入所述第一栅极结构和第二栅极结构，但是由于所述第二栅极结构与第一绝缘层的接触面积较大，所以扩散进入所述第二栅极结构内的氧原子主要来自所述第一绝缘层，所以，界面层内的氧原子扩散进入第二栅极结构内的数量较少；而第一栅极结构两侧存在阻挡层，所以，界面层内的氧原子会大量进入第一栅极结构内，从而使所述第一栅极结构下方的界面层的厚度下降，并且所述界面层与第一栅极结构接触面上的偶极子的分布发生变化，从而使所述第一区域的晶体管的阈值电压下降，从而调整所述晶体管的阈值电压。
附图说明
图1至图15是本发明的实施例的晶体管形成过程的示意图。
具体实施方式
如背景技术中所述，现有技术对晶体管的阈值电压调整一般通过对晶体管的沟道区域进行掺杂或者选择具有不同功函数的材料作为栅极功函数层。
现有的晶体管由于特征尺寸较小，对沟道区域进行掺杂会晶体管的载流子迁移率造成较大的影响，从而会进一步加剧晶体管的短沟道效应，影响晶体管的性能，并且不同的阈值电压需要选择不同的离子注入浓度。而选择不同功函数的材料作为栅极功函数层来调节晶体管的阈值电压，需要针对不同阈值电压的晶体管分别形成不同的功函数层，工艺步骤较复杂，并且对功函数层材料的选择要求也较高，较难找到符合要求的功函数材料。
本发明的技术方案，通过改变与晶体管的栅介质层直接接触的侧墙材料实现晶体管的阈值电压的调整。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底包括第一区域10和第二区域20。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施例中所述半导体衬底100的材料为硅。
所述第一区域10和第二区域20上后续分别形成具有不同阈值电压的晶体管。本实施例中，在所述第一区域10上形成第一晶体管，在所述第二区域20上形成第二晶体管，所述第一晶体管和第二晶体管分别具有不同的阈值电压。所述第一区域10和第二区域20可以相邻或不相邻。
请参考图2，在所述半导体衬底100内形成浅沟槽隔离结构101，所述浅沟槽隔离结构位于第一区域10和第二区域20之间。
所述浅沟槽隔离结构101内填充的材料为氧化硅，具体的，可以包括位于沟槽表面的垫氧化层和位于所述垫氧化层表面，填充满沟槽的氧化硅。
本实施例中，所述第一区域10和第二区域20之间通过浅沟槽隔离结构101隔离。
请参考图3，在所述半导体衬底100表面形成伪栅介质材料层200和伪栅极材料层300。
所述伪栅介质材料层200的材料为氧化硅或氮氧化硅，所述伪栅介质层的厚度为2nm～5nm；所述伪栅极材料层300的材料为多晶硅。可以采用化学气相沉积或物理气相沉积工艺形成所述伪栅介质材料层200和伪栅极材料层300。后续刻蚀所述伪栅介质材料层200和伪栅极材料层300在半导体衬底100的第一区域10和第二区域20表面分别形成第一伪栅结构和第二伪栅结构。
在本发明的其他实施例中，也可以直接在所述半导体衬底100表面形成伪栅极材料层，后续刻蚀所述伪栅极材料层形成伪栅结构。
请参考图4，在所述半导体衬底100的第一区域10表面形成第一伪栅结构，在所述半导体衬底100的第二区域20表面形成第二伪栅结构，所述第一伪栅结构包括位于第一区域10上方的第一伪栅介质层200a和位于所述第一伪栅介质层200a表面的第一伪栅极层300a，所述第二伪栅结构包括位于第二区域20上方的第二伪栅介质层200b和第二伪栅极层300b。
具体的，形成所述第一伪栅结构和第二伪栅结构的方法包括：在所述伪栅极材料层300（请参考图3）表面形成图形化掩膜层（未示出），所述图形化掩膜层定义了后续形成的第一伪栅结构和第二伪栅结构位置和形状；以所述图形化掩膜层为掩膜刻蚀所述伪栅极材料层300（请参考图3）和伪栅介质材料层200（请参考图3），在所述半导体衬底100的第一区域10上形成第一伪栅介质层200a和第一伪栅极层300a，在所述半导体衬底100的第二区域20上形成第二伪栅介质层200b和第二伪栅极层300b，然后去除所述图形化掩膜层。
请参考图5，在所述半导体衬底100表面依次形成覆盖所述第一伪栅结构和第二伪栅结构的阻挡材料层401、位于所述阻挡材料层401表面的第一绝缘材料层402、位于所述第一绝缘材料层402表面的第二绝缘材料层403。
所述阻挡材料层401的材料为不含氧元素的绝缘材料，可以是氮化硅或碳氮化硅，本实施例中所述阻挡材料层401的材料为氮化硅。所述阻挡材料层401的厚度小于3nm，例如可以是0.5nm、1nm或2nm。
所述第一绝缘材料层402的材料为含有氧元素的绝缘材料，可以是氧化硅或氮氧化硅，本实施例中，所述第一绝缘材料层402的材料为氧化硅。所述第一绝缘材料层402的厚度小于3nm，例如可以是0.5nm、1nm或2nm。
所述第二绝缘材料层402的材料可以是氮化硅或碳氮氧化硅等绝缘材料。本实施例中，所述第二绝缘材料层402的材料为氮化硅。
所述阻挡材料层401、第一绝缘材料层402、第二绝缘材料层403的形成工艺可以是化学气相沉积或物理气相沉积工艺。
在本发明的其他实施例中，也可以不形成所述第二绝缘材料层403。
请参考图6，刻蚀所述阻挡材料层401、第一绝缘材料层402、第二绝缘材料层403（请参考图5），在所述第一伪栅结构的侧壁表面形成侧墙。
所述侧墙包括位于第一伪栅结构和第二伪栅结构侧壁表面的阻挡层401a、位于阻挡层401a表面的第一绝缘层402a、位于第一绝缘层402a表面的第二绝缘层403a。
所述阻挡层401a的材料为氮化硅或碳氮化硅，所述阻挡层401a的厚度小于3nm。
所述第一绝缘层402a的材料为氧化硅或氮氧化硅，所述第一绝缘层402a的厚度小于3nm。
所述第二绝缘层402a的材料为氮化硅或碳氮氧化硅等绝缘材料。所述第二绝缘层402a可以在后续工艺中保护所述第一绝缘层401a。
所述阻挡层401a可以阻止第一绝缘层402a中的氧原子向第一伪栅结构和第二伪栅结构的方向扩散。
请参考图7，以所述第一伪栅结构、第二伪栅结构以及侧墙为掩膜，对所述半导体衬底100进行离子注入，在所述第一伪栅结构两侧的半导体衬底的第一区域10内形成第一源/漏极102，在所述第二伪栅结构两侧的半导体衬底的第二区域20内形成第二源/漏极103。
在其他实施例中，也可以在形成所述侧墙之前，以所述第一伪栅结构和第二伪栅结构为掩膜，在所述半导体衬底内进行轻掺杂离子注入，然后再形成所述侧墙后，再在所述侧墙两侧暴露出的半导体衬底内进行重掺杂离子注入，形成第一源/漏极102和第二源/漏极103，所述轻掺杂离子注入工艺可以降低晶体管的热载流子注入效应和短沟道效应。
在其他实施例中，还可以以所述第一伪栅结构、第二伪栅结构和侧墙为掩膜，对所述半导体衬底进行刻蚀形成沟槽，并在沟槽内利用外延工艺填充满锗硅材料或碳化硅材料，形成第一源/漏极102和第二源/漏极103。所述锗硅材料或碳化硅材料在外延工艺中原位掺杂有P型或N型杂质离子。在其他实施例中，也可以形成所述锗硅材料或碳化硅材料后，利用离子注入工艺在所述锗硅材料或碳化硅材料中掺杂有杂质离子。利用所述锗硅材料或碳化硅材料形成源区和漏区会对晶体管沟道区的晶格产生应力作用，有利于提高沟道区载流子的迁移速率，提高MOS晶体管的电学性能。
请参考图8，在所述半导体衬底100表面形成介质层500，所述介质层500的表面与所述第一伪栅极300a、第二伪栅极300b的顶面齐平。
具体的，所述介质层500的材料可以是氧化硅、氮化硅、碳氧化硅、正硅酸乙酯(TEOS)等。在所述半导体衬底100表面形成覆盖所述第一伪栅结构、第二伪栅结构和侧墙的介质材料之后，以所述第一伪栅极300a和第二伪栅极300b为停止层对所述介质层材料进行平坦化，形成所述介质层500，使所述介质层500的表面与第一伪栅极300a、第二伪栅极300b的表面齐平。后续可以在所述介质层内形成互连结构。
请参考图9，去除所述第一伪栅结构和第二伪栅结构，在所述半导体衬底100的第一区域10上方形成第一凹槽501，在所述半导体衬底100的第二区域20上形成第二凹槽502。
采用湿法或干法刻蚀工艺去除所述第一伪栅结构和第二伪栅结构。本实施例中，在所述介质层500表面形成暴露出所述第一伪栅结构和第二伪栅结构的掩膜层，采用干法刻蚀工艺去除所述第一伪栅极301a和第二伪栅极301b（请参考图8）后，再采用湿法刻蚀工艺去除所述第一伪栅介质层201a和第二伪栅介质层201b（请参考图8）。采用湿法刻蚀工艺去除所述第一伪栅介质层201a和第二伪栅介质层201b（请参考图8）可以减少刻蚀过程对所述第一凹槽501和第二凹槽502底部的半导体衬底100表面的损伤，有助于提高后续在所述第一凹槽501和第二凹槽502内分别形成的第一栅极结构和第二栅极结构的质量。
请参考图10，去除所述第二凹槽502侧壁表面的阻挡层401a（请参考图9）。
具体的，在所述半导体衬底100的第一区域10上方的介质层500上形成掩膜层，所述掩膜层填充满第一凹槽501并覆盖第一区域10上方的介质层。采用湿法刻蚀工艺去除所述第二凹槽502侧壁表面的阻挡层401a。本实施例中，所述阻挡层401a的材料为氮化硅，所述湿法刻蚀采用的刻蚀溶液为磷酸溶液，其中刻蚀温度为100℃～200℃。去除所述第二凹槽502侧壁表面的阻挡层401a后，暴露出第一绝缘层402a。后续在所述第二凹槽502内形成的第二栅介质层将直接与所述第一绝缘层402a接触。所述第一绝缘层402a内的氧原子可以扩散进入后续形成的第二栅极结构内。
请参考图11，在所述第一凹槽501和第二凹槽502底部的半导体衬底100表面形成界面层601。
所述界面层601的材料为氧化硅。形成所述界面层601可以避免后续形成的栅介质层与半导体衬底100表面直接接触而产生晶格失配，减少栅介质层中的缺陷，使栅介质层在界面层601表面生长的质量更好，从而可以提高后续形成的第二栅介质层的质量。形成所述界面层601还可以同时减少晶体管的漏电流。
本发明的实施例中，采用热氧化工艺在所述第一凹槽501和第二凹槽502底部的半导体衬底100形成界面层601。在本发明的其他实施例中，还可以通过湿法氧化工艺形成所述界面层601。所述界面层601的厚度为小于5nm，可以是0.01nm～5nm。
所述界面层601的材料为氧化硅，所述界面层601的厚度会影响晶体管的阈值电压，所述界面层601的厚度越大，晶体管的阈值电压越高。
请参考图12，在所述第一凹槽501、第二凹槽502、介质层500和侧墙表面形成栅介质材料层600。
所述栅介质材料层600的材料可以是HfO2、La2O3、HfSiON、HfAlO2。SiO2、ZrO2、Al2O3、HfO2、HfSiO4、La2O3、HfSiON或HfAlO2中的一种或几种。可以采用原子层沉积或化学气相沉积工艺形成所述栅介质材料层600，所述栅介质材料层的厚度为0.01nm～5nm。
第一凹槽501中的栅介质材料层600与阻挡层401a直接接触，所述阻挡层401a可以阻挡所述第一凹槽501两侧的第一绝缘层402a中的氧原子向所述栅介质材料层600中扩散，防止在所述栅介质材料层600中产生间隙氧原子；而由于第二凹槽502内的阻挡层被去除掉了，第二凹槽502中的栅介质材料层600与第一绝缘层402a直接接触，所以第二凹槽502两侧的第一绝缘层402a内的氧原子容易向与其直接接触的栅介质层602中扩散，在所述栅介质层中产生间隙氧原子，从而改变后续形成的第二晶体管的阈值电压。所述第一绝缘层402a中的氧原子可以通过自然扩散进入所述栅介质层中，也可以后续通过退火工艺使所述氧原子扩散进入所述栅介质层中。
在本发明的其他实施例中，也可以不形成所述界面层601，直接在所述第一凹槽501、第二凹槽502、介质层500和侧墙表面形成所述栅介质材料层。
请参考图13，在所述栅介质材料层600表面形成功函数材料层700。
所述功函数材料层700的材料为TiNAl、TiCAl或TiAl。所述功函数材料层700的厚度为1nm～5nm。可以采用化学气相沉积或物理气相沉积工艺形成所述功函数材料层700。
本实施例中，所述功函数材料层700的材料为TiNAl，使后续在第一区域和第二区域形成的晶体管具有相同材料的功函数层。
在本发明的其他实施例中，也可以不形成所述功函数层，后续直接在所述栅介质材料层表面形成栅极材料层。
请参考图14，在所述功函数层700表面形成栅极材料层800，所述栅极材料层填充满所述第一凹槽501（请参考图13）和第二凹槽502（请参考图13）。
所述栅极材料层800的材料为Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。形成所述栅极材料层800的工艺可以是溅射工艺、化学气相沉积工艺或电镀工艺。
请参考图15，以所述介质层500为停止层，对所述栅介质材料层600、功函数材料层700和栅极材料层800进行平坦化，形成位于第一区域10上方的第一栅极结构和位于第二区域20上方的第二栅极结构，所述第一栅极结构包括：第一栅介质层600a、第一功函数层700a和第一栅极800a，所述第二栅极结构包括：第二栅介质层600b、第二功函数层700b和第二栅极800b。
本实施例中，通过上述方法，在所述半导体衬底100的第一区域10形成第一晶体管，在半导体衬底100的第二区域20形成第二晶体管。
本实施例中，形成所述第一栅极结构和第二栅极结构之后，还可以进行退火处理，促使所述第二区域上的第一绝缘层402a中的氧原子扩散进入第二栅极结构中，提高氧原子的扩散速率和数量；所述退火工艺在氮气、氦气或氩气中的一种或几种气体中进行，退火温度为200℃～1000℃，退火时间为10秒～200秒。在本发明的其他实施例中，也可以不进行所述退火处理，通过自然扩散使得所述第一绝缘层402a中的氧原子扩散进入第二栅极结构中。
具体的，第一晶体管的第一栅介质层600a与位于所述第一栅介质层600a两侧的第一绝缘层402a之间具有阻挡层401a。所述阻挡层401a可以阻挡第一绝缘层402a中的氧原子扩散进入到第一栅介质层600a、第一功函数层700a和第一栅极800a中，从而可以保持所述第一晶体管的栅极功函数不发生变化，所述第一晶体管的栅极功函数主要取决于所述第一功函数层700a和第一栅极800b的功函数。
但是，第二晶体管的第二栅介质层600b与其两侧的第一绝缘层402a直接接触，从而使得所述第一绝缘层402a中的氧原子会扩散进入到所述第二栅介质层600b、第二功函数层700b和第二栅极800b中。所述第二绝缘层402a与第二栅介质层600b的接触面积较大，从而所述第二绝缘层402a中会有大量的氧原子扩散进入到所述第二栅介质层600b、第二功函数层700b和第二栅极800b中，从而使得第二晶体管的栅极功函数发生改变。并且由于本实施例中，所述第二功函数层700b的材料为TiNAl、TiCAl或TiAl，所述第二功函数层700b的材料对于氧原子有极强的吸附作用，其中Al原子会与O原子形成较稳定的Al-O键，进一步提高所述第二绝缘层402a中的氧原子向所述第二功函数层700b中扩散的数量。
进一步的，本实施例中，在所述半导体衬底表面和第一栅介质层600a和第二栅介质层600b之间还具有界面层601。由于所述界面层601的材料为氧化硅，并且所述界面层601与第一栅介质层600a、第二栅介质层600b直接接触，所以，所述第一晶体管中的界面层601中的氧原子会向所述第一栅介质层600a、第一功函数层700a和第一栅极700a中扩散，由于所述第一晶体管中的阻挡层401a阻挡了所述第一绝缘层402a中的氧原子的扩散，而所述第一功函数层700a对于氧原子有较强的吸附作用，所以，使得界面层601中的氧原子向第一栅极结构中扩散的较多，与第一功函数层700a中的铝原子结合。由于第一晶体管的界面层601中的氧原子降低，导致所述第一晶体管中的界面层601的厚度下降，并且使得所述界面层601与第一栅介质层600a接触面上的偶极子分布发生改变，使所述第一晶体管的阈值电压下降。
而第二晶体管中的第二栅介质层600b与第一绝缘层402a、界面层60a直接接触，由于所述第二栅介质层600b与第一绝缘层402a的接触面积大于所述第二栅介质层600b与界面层601的接触面积，所以所述第二功函数层700b吸附的氧原子主要来自于所述第一绝缘层402a中的氧原子，从界面层601中扩散进入第二栅极结构中的氧原子较少，与第一晶体管相比，所述第二晶体管中的界面层601的厚度以及所述第二栅介质层600b与界面层601接触面上的偶极子分布改变较小。可以使得所述第二晶体管的阈值电压高于第一晶体管的阈值电压。
并且，本实施例中，形成不阈值电压的晶体管的工艺简单，通过侧墙材料改变晶体管第一栅极结构和第二栅极结构的功函数，从而形成具有不同阈值电压的第一晶体管和第二晶体管。不需要针对不阈值电压的晶体管分别形成不同材料的功函数层，可以简化工艺步骤。
本实施例中，还提供一种采用上述方法形成的晶体管。
请参考图15，为所述晶体管的结构示意图。
所述晶体管包括：半导体衬底100，所述半导体衬底100包括第一区域10和第二区域20；位于所述第一区域10上的第一栅极结构，位于所述第二区域上的第二栅极结构；
所述第一栅极结构侧壁表面具有第一侧墙，所述第一侧墙包括覆盖第一栅极结构侧壁的阻挡层401a、位于所述阻挡层401a表面的含氧元素的第一绝缘层402a、位于所述第一绝缘层402a表面的第二绝缘层403a；
所述第二栅极结构侧壁表面具有第二侧墙，所述第二侧墙包括覆盖第二栅极结构侧壁的含氧元素的第一绝缘层402a、位于所述第一绝缘层402a表面的第二绝缘层403a；
所述第一栅极结构两侧的半导体衬底100的第一区域10内还具有第一源/漏极102，所述第二栅极结构两侧的半导体衬底100的第二区域20内还具有第二源/漏极103。
本实施例中，所述半导体衬底100和第一栅介质层600a、第二栅介质层600b之间还具有界面层601，所述界面层601的材料为氧化硅，所述界面层601的厚度小于5nm，可以是0.01nm～5nm。
所述第一栅极结构包括第一栅极800a、包围所述第一栅极800a侧壁和底部的第一栅介质层600a，所述第一栅介质层600a与阻挡层401a接触；所述第二栅极结构包括第二栅极800b、包围所述第二栅极800b侧壁和底部的第二栅介质层600b，所述第二栅介质层600b与第一绝缘层402a接触。
本实施例中，所述第一栅介质层600a和第一栅极800a之间具有第一功函数层700a，第二栅介质层600b和第二栅极800b之间具有第二功函数层700b。
所述第一功函数层700a的材料为TiNAl、TiCAl或TiAl，厚度为1nm～5nm；所述第二功函数层700b的材料为TiNAl、TiCAl或TiAl，厚度为1nm～5nm。
所述半导体衬底100表面还具有介质层500，所述介质层500的表面与第一栅极800a、第二栅极800b的表面齐平。
所述阻挡层401a的厚度小于3nm，所述阻挡层401a的材料为不含氧元素的绝缘材料，本实施例中，所述阻挡层401a的材料为氮化硅或碳氮化硅。
所述第一绝缘层402a的材料为含氧的绝缘材料，本实施例中，所述第一绝缘层402a的材料为氧化硅或氮氧化硅，厚度小于3nm。
所述第二绝缘层403a的材料为氮化硅或碳氮氧化硅。
在本发明的其他实施例中，所述第一绝缘层402a表面可以不具有所述第二绝缘层403a。
本实施例的第一区域上的第一晶体管中，第一栅介质层600a与位于所述第一栅介质层600a两侧的第一绝缘层402a之间具有阻挡层401a。所述阻挡层401a可以阻挡第一绝缘层402a中的氧原子扩散进入到第一栅介质层600a、第一功函数层700a和第一栅极800a中，从而可以保持所述第一晶体管的栅极功函数不发生变化。
第二区域上的第二晶体管中，第二栅介质层600b与其两侧的第一绝缘层402a直接接触，从而使得所述第一绝缘层402a中的氧原子会扩散进入到所述第二栅介质层600b、第二功函数层700b和第二栅极800b中。所述第二绝缘层402a与第二栅介质层600b的接触面积较大，从而所述第二绝缘层402a中会有大量的氧原子扩散进入到所述第二栅介质层600b、第二功函数层700b和第二栅极800b中，从而使得第二晶体管的栅极功函数发生改变，使第二晶体管与第一晶体管具有不同的阈值电压。
进一步的，本实施例中，半导体衬底表面和第一栅介质层600a和第二栅介质层600b之间还具有界面层601。由于所述界面层601的材料为氧化硅，所述界面层601中的氧原子会向所述第一栅介质层600a、第一功函数层700a和第一栅极700a中扩散，由于所述第一晶体管中的阻挡层401a阻挡了所述第一绝缘层402a中的氧原子的扩散，由于第一晶体管的界面层601中的氧原子降低，导致所述第一晶体管中的界面层601的厚度下降，并且使界面层601与第一栅介质层600a接触面上的偶极子分布发生改变，使所述第一晶体管的阈值电压下降；而第二晶体管中，第二栅介质层600b与第一绝缘层402a的接触面积大于所述第二栅介质层600b与界面层601的接触面积，所以所述第二功函数层700b吸附的氧原子主要来自于所述第一绝缘层402a中的氧原子，从界面层601中扩散进入第二栅极结构中的氧原子较少，所述第二晶体管中的界面层601的厚度以及所述第二栅介质层600b与界面层601接触面上的偶极子分布改变较小，使得所述第二晶体管的阈值电压高于第一晶体管的阈值电压。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
在所述第一区域表面形成第一伪栅结构，在所述第二区域表面形成第二伪栅结构；
在第一伪栅结构和第二伪栅结构的侧壁表面形成覆盖第一伪栅结构和第二伪栅结构侧壁的阻挡层；
在所述阻挡层表面形成含氧元素的第一绝缘层；
去除所述第一伪栅结构和第二伪栅结构，在第一区域表面形成第一凹槽，在第二区域表面形成第二凹槽；
去除第二凹槽内壁的阻挡层；
在所述第一凹槽内壁的阻挡层表面形成第一栅极结构，所述阻挡层用于阻挡第一绝缘层中的氧原子向第一栅极结构中扩散；
在所述第二凹槽内形成第二栅极结构，所述第二栅极结构与第一绝缘层直接接触，使所述第一绝缘层中的氧原子扩散进入第二栅极结构内，从而使第二栅极结构的功函数与第一栅极结构的功函数不相同，且通过采用退火工艺使所述第一绝缘层中的氧原子扩散进入第二栅极结构内，所述退火工艺在氮气、氦气或氩气中的一种或几种气体中进行，退火温度为200℃～1000℃，退火时间为10秒～200秒。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述阻挡层的厚度小于3nm，所述阻挡层的材料为氮化硅或碳氮化硅。
3.根据权利要求1所述的晶体管的形成方法，其特征在于，所述含氧元素的第一绝缘层的材料为氧化硅或氮氧化硅，所述第一绝缘层的厚度小于3nm。
4.根据权利要求1所述的晶体管的形成方法，其特征在于，在形成所述第一栅极结构和第二栅极结构之前，在所述第一凹槽和第二凹槽底部表面形成界面层，所述界面层的厚度小于5nm。
5.根据权利要求4所述的晶体管的形成方法，其特征在于，所述界面层的材料为氧化硅。
6.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括，在所述第一绝缘层表面形成第二绝缘层。
7.根据权利要求6所述的晶体管的形成方法，其特征在于，所述第二绝缘层的材料为氮化硅或碳氮氧化硅。
8.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括：去除所述第一伪栅结构和第二伪栅结构之前，在所述半导体衬底表面形成介质层，所述介质层的表面与所述第一伪栅结构和第二伪栅结构的顶面齐平。
9.根据权利要求8所述的晶体管的形成方法，其特征在于，形成所述第一栅极结构和第二栅极结构的方法包括：形成覆盖所述第一凹槽内壁、第二凹槽内壁和介质层的栅介质材料层；在所述栅介质材料层表面形成功函数材料层；在所述功函数材料层表面形成填充满所述第一凹槽和第二凹槽的栅极材料；以所述介质层为停止层，对所述栅介质材料层、功函数材料层和栅极材料进行平坦化。
10.根据权利要求9所述的晶体管的形成方法，其特征在于，所述功函数材料层的材料为TiNAl、TiCAl或TiAl。
CN201310277133.9A 2013-07-03 2013-07-03 晶体管及其形成方法 Active CN104282540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310277133.9A CN104282540B (zh) 2013-07-03 2013-07-03 晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310277133.9A CN104282540B (zh) 2013-07-03 2013-07-03 晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN104282540A CN104282540A (zh) 2015-01-14
CN104282540B true CN104282540B (zh) 2017-09-22

Family

ID=52257324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310277133.9A Active CN104282540B (zh) 2013-07-03 2013-07-03 晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN104282540B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102363840B1 (ko) * 2015-07-28 2022-02-16 엘지디스플레이 주식회사 터치 표시 장치의 박막트랜지스터를 포함하는 기판
US9859392B2 (en) * 2015-09-21 2018-01-02 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
CN106952908B (zh) * 2016-01-06 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107481932B (zh) * 2016-06-08 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN107680938B (zh) * 2016-08-01 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN107731747B (zh) * 2016-08-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108573868B (zh) * 2017-03-07 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109309049B (zh) * 2017-07-27 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法和高k金属栅鳍式场效应晶体管
CN109585546A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109727864A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563178B2 (en) * 2000-03-29 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the device
CN102110651A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563178B2 (en) * 2000-03-29 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the device
CN102110651A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法

Also Published As

Publication number Publication date
CN104282540A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
CN104282540B (zh) 晶体管及其形成方法
CN103311247B (zh) 半导体器件及其制造方法
US9153657B2 (en) Semiconductor devices comprising a fin
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
TWI584478B (zh) 半導體裝置及其製造方法
US11581406B2 (en) Method of fabricating CMOS FinFETs by selectively etching a strained SiGe layer
US8853024B2 (en) Method of manufacturing semiconductor device
US8765556B2 (en) Method of fabricating strained structure in semiconductor device
US8349694B2 (en) Enhanced confinement of high-K metal gate electrode structures by reducing material erosion of a dielectric cap layer upon forming a strain-inducing semiconductor alloy
CN110571192A (zh) 半导体结构及其形成方法
US10559593B1 (en) Field-effect transistors with a grown silicon-germanium channel
US20110215405A1 (en) Prevention of oxygen absorption into high-k gate dielectric of silicon-on-insulator based finfet devices
CN104517901B (zh) Cmos晶体管的形成方法
US20160380074A1 (en) Method of forming field effect transistors (fets) with abrupt junctions and integrated circuit chips with the fets
CN103579314A (zh) 半导体器件及其制造方法
CN103325787B (zh) Cmos器件及其制造方法
US8420519B1 (en) Methods for fabricating integrated circuits with controlled P-channel threshold voltage
CN103811538B (zh) 具有器件收益和生产率改进的金属栅极结构
US10079242B2 (en) Logic and flash field-effect transistors
JP5444176B2 (ja) 半導体装置
CN104167357B (zh) 半导体器件及其制造方法
CN104217948B (zh) 半导体制造方法
WO2012068797A1 (zh) 一种半导体器件及其形成方法
JP2022552417A (ja) 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ
CN109285889B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant