CN108573868B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108573868B
CN108573868B CN201710130724.1A CN201710130724A CN108573868B CN 108573868 B CN108573868 B CN 108573868B CN 201710130724 A CN201710130724 A CN 201710130724A CN 108573868 B CN108573868 B CN 108573868B
Authority
CN
China
Prior art keywords
layer
work function
forming
function layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710130724.1A
Other languages
English (en)
Other versions
CN108573868A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710130724.1A priority Critical patent/CN108573868B/zh
Publication of CN108573868A publication Critical patent/CN108573868A/zh
Application granted granted Critical
Publication of CN108573868B publication Critical patent/CN108573868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：在所述第一功函数层上形成牺牲层后，氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层；在所述扩散阻挡层上形成金属栅极，所述金属栅极与所述扩散阻挡层和第一功函数层用于构成栅极结构。一方面本发明方案中所形成的扩散阻挡层有效的避免了金属栅极中的杂质离子扩散到第一功函数层中，从而提高了第一功函数层的性能；另一方面，在形成牺牲层之后再氧化所述第一功函数层形成扩散阻挡层，所述牺牲层可以有效控制氧化所述第一功函数层时通入反应物的流量，从而有效可以控制所形成的扩散阻挡层的厚度，进而改善了半导体结构的电学特性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(Metal-Oxide-Semiconductor，MOS)。传统的MOS晶体管是采用氮氧化合物作为栅介质层，多晶硅作为栅极。
随着半导体技术的发展，氮氧化合物作为栅介质层，多晶硅作为栅极的层叠栅极结构由于漏电流和功耗过大等问题，难以满足小尺寸半导体工艺的需要。因此，现有技术发展了以金属材料作为金属栅的金属栅极，以高介电常数的介质材料(High k)作为栅介质层的半导体器件。
然而，尽管金属栅极和高介电常数栅介质层的引入能够在一定程度上改善半导体结构的电学性能，但是现有技术形成的半导体结构的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体器件的电学性能。
本发明提供的半导体结构的形成方法包括：提供基底，所述基底包括用于形成N型晶体管的第一区域；在所述第一区域的基底上形成第一功函数层，所述第一功函数层的材料是N型功函数材料；在所述第一功函数层上形成牺牲层；氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层；去除所述牺牲层；在所述扩散阻挡层上形成第一金属栅极，所述第一金属栅极与所述扩散阻挡层和第一功函数层用于构成所述N型晶体管的栅极结构。
可选的，氧化所述第一功函数层的步骤包括：通过退火处理氧化所述第一功函数层。
可选的，通过退火处理氧化所述第一功函数层的步骤包括：退火过程中通入含氧气体的方式进行所述退火处理。
可选的，所述含氧气体包括氧气或臭氧。
可选的，在退火过程中通入含氧气体的方式进行所述退火处理的步骤中，所述含氧气体流量在0.01L/min～5L/min的范围内。
可选的，进行退火处理的步骤中，所述退火时间在2S～30S的范围内，所述退火温度在800℃～1050℃的范围内。
可选的，所述牺牲层的材料包括非晶硅。
可选的，所述牺牲层的厚度在15A～100A的范围内。
可选的，所述扩散阻挡层的厚度在3A～20A的范围内。
可选的，所述第一功函数层的材料包括TiAl或TiCAl，所述扩散阻挡层的材料是TiAlO。
可选的，所述金属栅极的材料是钨。
可选的，提供基底的步骤中，所述基底还包括用于形成P型晶体管的第二区域；形成第一功函数层的步骤中，所述第一功函数层还覆盖所述第二区域；在所述第一功函数层上形成牺牲层的步骤中，所述牺牲层还覆盖第二区域的第一功函数层；在氧化所述第一功函数层的步骤中，所述扩散阻挡层还形成于第二区域内的第一功函数层与牺牲层之间；所述形成方法还包括，在形成金属栅极之前，去除第二区域的牺牲层、扩散阻挡层和第一功函数层；在第二区域形成第二功函数层；形成所述第一金属栅极的步骤还包括：在第二区域的第二功函数层上形成第二金属栅极。
可选的，所述基底包括衬底以及凸出于所述衬底上的鳍部；在形成第一功函数层的步骤中，所述第一功函数层同时覆盖所述鳍部；在形成所述牺牲层的步骤中，所述牺牲层同时覆盖所述鳍部；形成第一金属栅极的步骤包括：形成横跨所述鳍部的第一金属栅极，所述第一金属栅极覆盖鳍部的部分侧壁和部分顶部表面。
可选的，提供基底的步骤包括：所述基底上形成有伪栅结构，以及位于伪栅结构之间的层间介质层；在所述第一区域的基底上形成第一功函数层之前，所述形成方法还包括：去除位于第一区域上的伪栅结构，在所述层间介质层中形成开口；形成第一功函数层的步骤包括：在所述开口的侧壁和底部形成第一功函数层。
本发明还提供一种半导体结构，包括：基底，所述基底包括具有N型晶体管的第一区域；位于所述第一区域的部分基底上的第一功函数层，所述第一功函数层的材料是N型功函数材料；位于所述第一功函数层上的扩散阻挡层；位于所述扩散阻挡层上的第一金属栅极。
可选的，所述扩散阻挡层的厚度在3A～20A的范围内。
可选的，所述扩散阻挡层的材料是TiAlO。
可选的，所述第一功函数层的材料是TiAl或TiCAl。
可选的，所述金属栅极的材料是钨。
可选的，所述基底还包括：具有P型晶体管的第二区域；所述半导体结构还包括：位于所述第二区域的部分基底上的第二功函数层，所述第二功函数层的材料是P型功函数材料；位于所述第二功函数层上的第二金属栅极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法中，在所述第一功函数层上形成牺牲层后，氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层；在所述扩散阻挡层上形成金属栅极，所述金属栅极与所述扩散阻挡层和第一功函数层用于构成栅极结构。一方面本发明方案中所形成的扩散阻挡层有效的避免了金属栅极中的杂质离子扩散到第一功函数层中，从而提高了第一功函数层的性能；另一方面，在形成牺牲层之后再氧化所述第一功函数层形成扩散阻挡层，所述牺牲层可以有效控制氧化所述第一功函数层时通入反应物的流量，从而有效可以控制所形成的扩散阻挡层的厚度，进而改善了半导体结构的电学特性。
在可选方案中，所述基底还包括用于形成P型晶体管的第二区域，本发明方案与现有技术中在P型功函数层上保留了N型功函数层的方法相比，在P型晶体管的第二区域上去除了N型功函数层，从而使得工艺窗口变大，提高了工艺控制能力，形成的P型晶体管性能更加优良。
附图说明
图1至图3是一种半导体结构形成方法各个步骤对应的剖面结构示意图；
图4至图8是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体结构的电学性能有待提高。下面结合图1至图3示出的半导体结构形成过程的剖面结构示意图分析电学性能有待提高的原因。所述半导体结构的形成方法包括：
参考图1，形成基底，所述基底包括用于形成N型晶体管的第一区域A和用于形成P型晶体管的第二区域B；所述基底上形成有层间介质层17，所述第一区域A的层间介质层17中形成有第一开口，所述第二区域B的层间介质层17中形成有第二开口；在所述第一开口、第二开口的侧壁和底部以及层间介质层17上覆盖栅介质层10；在所述栅介质层10上形成刻蚀停止层11；在所述刻蚀停止层11上形成P型功函数层12，所述P型功函数层用于调节P型晶体管的功函数。
参考图2，去除所述第一区域A上的所述刻蚀停止层11和所述P型功函数层12；在所述第一区域A的栅介质层10和所述第二区域B的P型功函数层12上形成保护层13；在所述保护层13上形成N型功函数层14，所述N型功函数层14用于调节N型晶体管的功函数。
参考图3，在所述N型功函数层14上形成阻挡层15，在所述阻挡层15上形成金属栅极材料层16；所述金属栅极材料层16高于层间介质层17顶部；研磨去除高于所述层间介质层17顶部的金属栅极材料层16，形成栅电极层(图未示)。
具体的，所述N型功函数层14的材料是TiAl。
具体的，所述金属栅极材料层16的材料为钨，形成所述金属栅极材料层16的工艺采用的是钨化学气相沉积方法。钨化学气相沉积方法是在真空环境和高温条件下，通过化学气体参与反应，在晶圆表面产生所述金属栅极材料层16。所述化学气体包括六氟化钨(WF6)，因此，在形成的所述金属栅极材料16中含有氟离子。
由于氟离子极易扩散至金属内部形成氟化物，因此，在图1至图3所示的半导体结构的形成方法中，所述氟离子极易扩散到所述N型功函数层14中，影响所述N型功函数层14的性能，降低了调节N型晶体管阈值电压的特性，从而降低所形成器件的电学性能。
此外，参考图3，在所述第二区域B的栅介质层10上，在所述第二区域B的所述金属栅极材料层16下，形成有5层膜层，由下至上包括：刻蚀停止层11、P型功函数层12、保护层13、N型功函数层14及阻挡层15，膜层数量过多，容易使得工艺窗口狭窄，从而不利于后续工艺的控制，因而导致形成的半导体结构的性能下降。
为解决上述问题，本发明解决一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成N型晶体管的第一区域；在所述第一区域的基底上形成第一功函数层，所述第一功函数层的材料是N型功函数材料；在所述第一功函数层上形成牺牲层；氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层；去除所述牺牲层；在所述扩散阻挡层上形成第一金属栅极，所述第一金属栅极与所述扩散阻挡层和第一功函数层用于构成所述N型晶体管的栅极结构。
本发明技术方案中，在所述第一功函数层上形成牺牲层后，氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层；在所述扩散阻挡层上形成金属栅极，所述金属栅极与所述扩散阻挡层和第一功函数层用于构成栅极结构。一方面本发明方案中所形成的扩散阻挡层有效的避免了金属栅极中的杂质离子扩散到第一功函数层中，从而提高了第一功函数层的性能；另一方面，在形成牺牲层之后再氧化所述第一功函数层形成扩散阻挡层，所述牺牲层可以有效控制氧化所述第一功函数层时通入反应物的流量，从而有效可以控制所形成的扩散阻挡层的厚度，进而改善了半导体结构的电学特性。
在可选方案中，所述基底还包括用于形成P型晶体管的第二区域，本发明方案与现有技术中在P型功函数层上保留了N型功函数层的方法相比，在P型晶体管的第二区域上去除了N型功函数层，从而使得工艺窗口变大，提高了工艺控制能力，形成的P型晶体管性能更加优良。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图8是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图4，提供基底，所述基底包括用于形成N型晶体管的第一区域I。
本实施例中，所述基底还包括用于形成P型晶体管的第二区域II。
所述基底包括衬底100以及凸出于所述衬底100上的鳍部101。
所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还可以是绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部101的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述鳍部101的材料为硅。
在所述鳍部101之间形成隔离结构102，所述隔离结构102用于实现相邻鳍部101之间的电隔离，以及所述半导体结构与衬底100上其他半导体结构之间的电隔离。所述隔离结构102覆盖所述鳍部101的部分侧壁，且表面低于所述鳍部101顶部表面。所述隔离结构102的材料为绝缘材料，例如氧化硅或氮化硅。
提供基底的步骤包括：所述基底上形成有伪栅结构，以及位于伪栅结构之间的层间介质层。
本实施例中，形成横跨所述鳍部101的伪栅结构(图未示)，所述伪栅结构覆盖所述鳍部101的部分侧壁和顶部表面。
所述伪栅结构为后续形成栅极结构占据空间位置。具体地，在所述隔离结构102上形成横跨所述鳍部101的伪栅结构，且所述伪栅结构覆盖所述鳍部101的部分顶部表面和侧壁表面。
所述伪栅结构为单层结构或叠层结构。所述伪栅结构包括伪栅层；或者所述伪栅结构包括伪氧化层以及位于所述伪氧化层上的伪栅层。其中，所述伪栅层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述伪氧化层的材料为氧化硅或氮氧化硅。
在所述伪栅结构的侧壁上形成侧墙103，用于控制后续形成的应力层与沟道之间的距离。所述侧墙103的材料是氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。本实施例中，所述侧墙103是层叠结构。在本发明其他实施例中，所述侧墙还可以为单层结构。
在所述第一区域I内的所述侧墙103两侧的鳍部101中形成N型应力层104。所述N型应力层104用于形成N型晶体管的源漏掺杂区。本实施例中，所述N型应力层104的材料为SiP，所述N型应力层104的形状为“U”形。所述N型应力层104通过Si和SiP之间晶格失配向所述第一区域I的沟道区施加拉应力作用，以提高载流子迁移率，进而提高晶体管的性能。
在所述第二区域II内的所述侧墙103两侧的鳍部101中形成P型应力层105。所述P型应力层105用于形成P型晶体管的源漏掺杂区。本实施例中，所述P型应力层105的材料为SiGe，且所述P型应力层105的形状为“Σ”形。所述P型应力层105通过Si和SiGe之间的晶格失配向所述第二区域II的沟道区施加压应力，以提高沟道内载流子的迁移率，进而改善晶体管的性能。
对所述N型应力层104和所述P型应力层105进行离子注入，分别形成N型晶体管的源漏掺杂区和P型晶体管的源漏掺杂区。
在所述N型应力层104和所述P型应力层105上形成接触孔刻蚀停止层106。所述接触孔刻蚀停止层106的作用是在后续形成导电通孔时起刻蚀停止作用。
在所述接触孔刻蚀停止层106上形成第一层间介质层107。在所述第一层间介质层107上形成第二层间介质层108。所述第一层间介质层107与所述第二层间介质层108共同构成层间介质层，所述层间介质层用于后续工艺形成的金属层之间的电绝缘。需要说明的是，所述层间介质层可以是单层结构也可以是叠层结构。所述层间介质层的材料为低k材料。本实施例中，所述第一层间介质层107及所述第二层间介质层108的材料均是氧化硅。在本发明其他实施例中，所述层间介质层的材料还可以是氮化硅或PEOX(硅树脂玻璃)。
继续参考图4，去除位于第一区域I上的伪栅结构(图未示)，在所述层间介质层中形成开口。
本实施例中，去除位于第一区域I上的伪栅结构的步骤中，同时去除所述第二区域II上的伪栅结构，在所述第二区域II内的所述层间介质层中形成开口。位于所述第一区域I内的开口为第一开口200，位于所述第二区域II内的开口为第二开口210。
在所述第一开口200及所述第二开口210的底部及侧壁上形成栅介质层109。本实施例中，所述栅介质层109是层叠结构，包括：界面层(IL，Interfacial Layer)(图未示)和以及位于所述界面层上的高k栅介质层(图未示)。
所述界面层为形成所述高k栅介质层提供良好的界面基础，从而提高所述高k栅介质层的质量，减小所述高k栅介质层与鳍部101之间的界面态密度，从而减小所述高k栅介质层与鳍部101直接接触造成的不良影响。具体地，所述界面层的材料为氧化硅或氮氧化硅。
本实施例中，采用氧化工艺形成所述界面层，所形成的界面层仅形成于所述第一开口200及所述第二开口210的底部。在其他实施例中，还可以采用沉积工艺形成所述界面层，例如化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺，所形成的界面层还位于所述隔离结构上。
所述高k栅介质层的材料为相对介电常数大于氧化硅相对介电常数的栅介质材料。本实施例中，所述高k栅介质层的材料为HfO2。在其他实施例中，所述高k栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。可以采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述高k栅介质层。本实施例中，采用原子层沉积工艺形成所述高k栅介质层。
继续参考图4，在所述栅介质层109上形成盖帽层110。
所述盖帽层110可以起到保护所述栅介质层109的作用，防止后续的刻蚀工艺对所述栅介质层109造成不必要的刻蚀损失，所述盖帽层110还有利于阻挡后续所形成的金属栅极中易扩散金属原子向所述栅介质层109内扩散。
本实施例中，所述盖帽层109的材料为TiN。本实施例中，采用原子层沉积工艺形成所述盖帽层109，采用原子层沉积工艺可以使所述盖帽层109具有良好的台阶覆盖性。
参考图5，在所述第一区域I的基底上形成第一功函数层111。
本实施例中，所述第一功函数层111还位于所述第二区域II上，因此，所述第一功函数层111还覆盖所述盖帽层109。
位于所述第一区域I内的第一功函数层111作为N型晶体管对应的功函数层，用于调节后续形成的N型晶体管的阈值电压。
所述第一功函数层111为N型功函数材料，N型功函数材料功函数范围为3.9eV至4.5eV，例如为4eV、4.1eV或4.3eV。本实施例中，所述第一功函数层111的材料为TiAl。在其他实施例中，所述第一功函数层111的材料还可以为TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或多种。本实施例中，采用化学气相沉积工艺形成所述第一功函数层111。在其他实施例中，还可以采用物理气相沉积工艺或原子层沉积工艺形成所述第一功函数层111。
参考图6，在所述第一功函数层111上形成牺牲层112。
本实施例中，所述牺牲层112还覆盖所述第二区域II的第一功函数层111。
所述牺牲层112用于控制后续工艺中生成扩散阻挡层的厚度，还用于在后续工艺中作为掩膜基础。
所述牺牲层112的材料是可以是非晶硅，有利于工艺兼容性。本实施例中，采用化学气相沉积工艺形成所述牺牲层112。在其他实施例中，还可以采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述牺牲层112。
所述牺牲层112的厚度不能太大也不能太小。如果厚度太大，会造成工艺材料的浪费；如果厚度太小，起不到控制后续生长扩散阻挡层的作用。因此，在本实施例中，所述牺牲层112的厚度在15A～100A的范围内。
结合参考图6虚线框部位的局部放大图。氧化所述第一功函数层111，在所述第一功函数层111与所述牺牲层112之间形成扩散阻挡层113。所述扩散阻挡层113用于阻挡后续形成的金属栅极中的杂质离子扩散到所述第一功函数层111中。本实施例中，所述扩散阻挡层113还形成于第二区域II内的所述第一功函数层111与所述牺牲层112之间。
具体的，氧化所述第一功函数层111的步骤包括：在退火过程中通入含氧气体的方式进行所述退火处理，所述含氧气体包括氧气或臭氧。所述退火时间在2S～30S的范围内，所述退火温度在800℃～1050℃的范围内。
所述含氧气体的流量不能过大也不能过小。如果过大，所形成的扩散阻挡层113过厚，则影响后续形成的金属栅极的导电性能；如果过小，则所形成的扩散阻挡层113过薄，从而无法阻挡金属栅极中的离子扩散到所述第一功函数层111中。因此，所述含氧气体流量在0.01L/min～5L/min的范围内。
本实施例中，所述第一功函数层111的材料为TiAl。相应地，氧化所述第一功函数层111形成的所述扩散阻挡层113的材料为TiAlO。由于在所述第一功函数层111上形成了所述扩散阻挡层113，有效的避免了金属栅极中的杂质离子扩散到所述第一功函数层111中，从而提高了所述第一功函数层111的性能，进而改善了半导体结构的电学特性。
参考图7，去除所述牺牲层112(参考图6)。
本实施例中，去除所述牺牲层112的步骤中，同时去除所述第二区域II上的所述牺牲层112、所述扩散阻挡层113和所述第一功函数层111。
在第二区域II形成第二功函数层114。本实施例中，所述第二功函数层114还位于所述第一区域I上。所述第二功函数层114用于调节所述P型晶体管的阈值电压。
所述第二功函数层114的材料为P型功函数材料。所述P型功函数材料功函数范围为5.1eV至5.5eV，例如，5.2eV、5.3eV或5.4eV。本实施例中，所述第二功函数层114的材料为TiN；在其他实施中，所述第二功函数层的材料还可以是Ta、TaN、TaSiN或TiSiN中的一种或几种。
本实施例中，采用化学气相沉积工艺形成所述第二功函数层114；在其他实施例中，还可以采用物理气相沉积工艺或原子层沉积工艺形成所述第二功函数层。
具体的，去除所述第二区域II上的所述牺牲层112、所述扩散阻挡层113、所述第一功函数层111及所述盖帽层110的步骤包括：在所述牺牲层112上形成图形化层(图未示)，以所述图形化层刻蚀所述牺牲层112形成掩膜，以所述掩膜刻蚀所述牺牲层112、所述扩散阻挡层113、所述第一功函数层111及所述盖帽层110。
需要说明的是，本实施例中去除了所述第二区域II内的第一功函数层111及所述盖帽层110，与图1至图4所述的半导体结构形成方法相比，膜层数减少了2层，从而使得工艺窗口变大，提高了工艺控制能力，形成的P型晶体管的性能更加优良。
参考图8，在所述扩散阻挡层113上形成第一金属栅极115，所述第一金属栅极115与所述扩散阻挡层113和第一功函数层111用于构成所述N型晶体管的栅极结构。
本实施例中，在形成所述第一金属栅极115的步骤中，同时在第二区域II的第二功函数层114上形成第二金属栅极116。所述第一金属栅极115与所述第二金属栅极116与所述第二层间介质层108的顶部表面齐平。
所述第一金属栅极115与所述第二金属栅极116的材料是钨。
具体地，形成所述第一金属栅极115及所述第二金属栅极116的工艺步骤包括：在所述第二功函数层114上形成栅电极膜，所述栅电极膜顶部高于所述第二层间介质层108顶部；研磨去除高于所述第二层间介质层108顶部的栅电极膜，形成金属栅极，位于所述第一开口200内的金属栅极为第一金属栅极115，位于所述第二开口210内的金属栅极为第二金属栅极116。在其他实施例中，也可以分别独立形成第一金属栅极与第二金属栅极。
需要说明的是，在形成材料为钨的栅电极膜的过程中，需要采用钨化学气相沉积工艺，因此，所述栅电极膜中含有氟离子。所述扩散阻挡层113可以有效阻挡所述金属栅极中的氟离子扩散到所述第一功函数层111中。
需要说明的是，本实施例，所述基底100包括用于形成N型晶体管的第一区域I和用于形成P型晶体管的第二区域II；在本发明其他实施例中，所述基底也可以仅包含形成N型晶体管的第一区域。
需要说明的是，在本发明方案的其他实施例中，所述第一区域I与所述第二区域II可以是不相邻的。
需要说明的是，本实施例是以FinFET为例。在本发明其他实施例中，所述结构也可以为平面结构，具体地，形成方法包括：提供基底，所述基底包括用于形成N型晶体管的第一区域。所述基底还包括用于形成P型晶体管的第二区域。
所述基底包括衬底，所述衬底为平面衬底，所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还可以是绝缘体上的硅衬底或者绝缘体上的锗衬底。
提供基地的步骤包括：所述基底上形成有伪栅结构，以及位于伪栅结构之间的层间介质层。
所述伪栅结构为后续形成栅极结构占据空间位置。所述伪栅结构为单层结构或叠层结构。所述伪栅结构包括伪栅层；或者所述伪栅结构包括伪氧化层以及位于所述伪氧化层上的伪栅层。其中，所述伪栅层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述伪氧化层的材料为氧化硅或氮氧化硅。
在所述第一区域伪栅结构两侧的衬底中形成N型晶体管的源漏掺杂区。在所述第二区域伪栅结构两侧的衬底中形成P型晶体管的源漏掺杂区。
在所述N型晶体管的源漏掺杂区和所述P型晶体管的源漏掺杂区上形成接触孔刻蚀停止层。所述接触孔刻蚀停止层的作用是在后续形成导电通孔时起刻蚀停止作用。
在所述接触孔刻蚀停止层上形成层间介质层。所述层间介质层用于后续工艺形成的金属层之间的电绝缘。所述层间介质层可以是单层结构也可以是叠层结构。所述层间介质层的材料为低k材料。
去除位于第一区域上的伪栅结构，在所述层间介质层中形成开口。去除位于第一区域上的伪栅结构的步骤中，同时去除所述第二区域上的伪栅结构，在所述第二区域内的所述层间介质层中形成开口。位于所述第一区域内的开口为第一开口，位于所述第二区域内的开口为第二开口。
在所述第一开口及所述第二开口的底部及侧壁上形成栅介质层。
在所述第一区域的基底上形成第一功函数层。所述第一功函数层还位于所述第二区域上，因此，所述第一功函数层还覆盖所述栅介质层。
位于所述第一区域内的第一功函数层作为N型晶体管对应的功函数层，用于调节后续形成的N型晶体管的阈值电压。
在所述第一功函数层上形成牺牲层。所述牺牲层还覆盖所述第二区域的第一功函数层。所述牺牲层用于控制后续工艺中生成扩散阻挡层的厚度，还用于在后续工艺中作为掩膜基础。
氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层。所述扩散阻挡层用于阻挡后续形成的金属栅极中的杂质离子扩散到所述第一功函数层中。所述扩散阻挡层还形成于第二区域内的所述第一功函数层与所述牺牲层之间。
去除所述牺牲层。去除所述牺牲层的步骤中，同时去除所述第二区域上的所述牺牲层、所述扩散阻挡层和所述第一功函数层。
在第二区域形成第二功函数层。所述第二功函数层还位于所述第一区域上。所述第二功函数层用于调节所述P型晶体管的阈值电压。
在所述扩散阻挡层上形成第一金属栅极，所述第一金属栅极与所述扩散阻挡层和第一功函数层用于构成所述N型晶体管的栅极结构。
在形成所述第一金属栅极的步骤中，同时在第二区域的第二功函数层上形成第二金属栅极。所述第一金属栅极及所述第二金属栅极与所述层间介质层的顶部表面齐平。
相应的，本发明还提供一种半导体结构。参考图8，所述半导体结构包括：基底，所述基底包括具有N型晶体管的第一区域I；位于所述第一区域I的部分基底上的第一功函数层111，所述第一功函数层111的材料是N型功函数材料；位于所述第一功函数层111上的扩散阻挡层113；位于所述扩散阻挡层113上的第一金属栅极115。
所述基底包括衬底100以及凸出于所述衬底100上的鳍部101。
有关衬底及鳍部的描述可参考前述实施例的相应说明，在此不再赘述。
横跨所述鳍部101的第一金属栅极115，所述第一金属栅极115覆盖所述鳍部101的部分侧壁和顶部表面。本实施中，所述第一金属栅极115的材料是金属钨。
位于所述第一金属栅极115侧壁上的侧墙103，所述侧墙103是层叠结构。所述侧墙103的作用是控制后续形成的应力层与沟道之间的距离。所述侧墙103的材料是氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。在本发明其他实施例中，所述侧墙还可以为单层结构。
位于所述第一区域I内的所述侧墙103两侧的鳍部中的N型应力层104。所述N型应力层中形成有N型晶体管的源漏掺杂区。
位于所述N型晶体管源漏掺杂区上的接触孔刻蚀停止层106；位于所述接触孔刻蚀停止层106上的层间介质层。所述层间介质层用于后续工艺形成的金属层之间的电绝缘。本实施例中，所述层间介质层是叠层结构，包括第一层间介质层107和第二层间介质层108。在其他实施例中，所述层间介质层也可以是单层结构。所述层间介质层的材料为低k材料。
位于所述第一金属栅极115与所述鳍部101之间的栅介质层109，所述栅介质109是层叠结构，包括界面层(IL，Interfacial Layer)(图未示)和以及位于所述界面层表面的高k栅介质层(图未示)。
关于所述栅介质层109的描述请参考前述实施例，在此不再赘述。
位于所述第一区域I所述栅介质层109与所述金属栅极115之间的第一功函数层111。所述第一功函数层111为N型功函数材料，N型功函数材料功函数范围为3.9eV至4.5eV，例如为4eV、4.1eV或4.3eV。所述第一功函数层111的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或多种，可以采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一功函数层111。本实施例中，所述第一功函数层111的材料为TiAl。
位于所述第一区域I内的所述第一功函数层111与所述金属栅极115之间的扩散阻挡层113。所述扩散阻挡层113的材料为TiAlO。
本实施例中，所述半导体结构还包括具有P型晶体管的第二区域II。所述半导体结构还包括：位于所述第二区域II的部分基底上的第二功函数层114，所述第二功函数层114的材料是P型功函数材料；位于所述第二功函数层114上的第二金属栅极116。
所述第二功函数层114的材料为P型功函数材料。所述P型功函数材料功函数范围为5.1eV至5.5eV，例如，5.2eV、5.3eV或5.4eV。所述第二功函数层114的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种。
综上，在所述第一功函数层上形成牺牲层后，氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层；在所述扩散阻挡层上形成金属栅极，所述金属栅极与所述扩散阻挡层和第一功函数层用于构成栅极结构。一方面本发明方案中所形成的扩散阻挡层有效的避免了金属栅极中的杂质离子扩散到第一功函数层中，从而提高了第一功函数层的性能；另一方面，在形成牺牲层之后再氧化所述第一功函数层形成扩散阻挡层，所述牺牲层可以有效控制氧化所述第一功函数层时通入反应物的流量，从而有效可以控制所形成的扩散阻挡层的厚度，进而改善了半导体结构的电学特性。
此外，所述基底还包括用于形成P型晶体管的第二区域，本发明方案与现有技术中在P型功函数层上保留了N型功函数层的方法相比，在P型晶体管的第二区域上去除了N型功函数层，从而使得工艺窗口变大，提高了工艺控制能力，形成的P型晶体管性能更加优良。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括用于形成N型晶体管的第一区域；
在所述第一区域的基底上形成第一功函数层，所述第一功函数层的材料是N型功函数材料；
在所述第一功函数层上形成牺牲层；
氧化所述第一功函数层，在所述第一功函数层与所述牺牲层之间形成扩散阻挡层；
去除所述牺牲层；
在所述扩散阻挡层上形成第一金属栅极，所述第一金属栅极与所述扩散阻挡层和第一功函数层用于构成所述N型晶体管的栅极结构。
2.如权利要求1所述的形成方法，其特征在于，氧化所述第一功函数层的步骤包括：通过退火处理氧化所述第一功函数层。
3.如权利要求2所述的形成方法，其特征在于，通过退火处理氧化所述第一功函数层的步骤包括：退火过程中通入含氧气体的方式进行所述退火处理。
4.如权利要求3所述的形成方法，其特征在于，所述含氧气体包括氧气或臭氧。
5.如权利要求3所述的形成方法，其特征在于，在退火过程中通入含氧气体的方式进行所述退火处理的步骤中，所述含氧气体流量在0.01L/min～5L/min的范围内。
6.如权利要求1所述的形成方法，其特征在于，进行退火处理的步骤中，所述退火时间在2S～30S的范围内，所述退火温度在800℃～1050℃的范围内。
7.如权利要求1所述的形成方法，其特征在于，所述牺牲层的材料包括非晶硅。
8.如权利要求1所述的形成方法，其特征在于，所述牺牲层的厚度在15A～100A的范围内。
9.如权利要求1所述的形成方法，其特征在于，所述扩散阻挡层的厚度在3A～20A的范围内。
10.如权利要求1所述的形成方法，其特征在于，所述第一功函数层的材料包括TiAl或TiCAl，所述扩散阻挡层的材料是TiAlO。
11.如权利要求1所述的形成方法，其特征在于，所述金属栅极的材料是钨。
12.如权利要求1所述的形成方法，其特征在于，
提供基底的步骤中，所述基底还包括用于形成P型晶体管的第二区域；
形成第一功函数层的步骤中，所述第一功函数层还覆盖所述第二区域；
在所述第一功函数层上形成牺牲层的步骤中，所述牺牲层还覆盖第二区域的第一功函数层；
在氧化所述第一功函数层的步骤中，所述扩散阻挡层还形成于第二区域内的第一功函数层与牺牲层之间；
所述形成方法还包括，在形成金属栅极之前，去除第二区域的牺牲层、扩散阻挡层和第一功函数层；在第二区域形成第二功函数层；
形成所述第一金属栅极的步骤还包括：在第二区域的第二功函数层上形成第二金属栅极。
13.如权利要求1所述的形成方法，其特征在于，所述基底包括衬底以及凸出于所述衬底上的鳍部；
在形成第一功函数层的步骤中，所述第一功函数层同时覆盖所述鳍部；
在形成所述牺牲层的步骤中，所述牺牲层同时覆盖所述鳍部；
形成第一金属栅极的步骤包括：形成横跨所述鳍部的第一金属栅极，所述第一金属栅极覆盖鳍部的部分侧壁和部分顶部表面。
14.如权利要求1所述的形成方法，其特征在于，提供基底的步骤包括：所述基底上形成有伪栅结构，以及位于伪栅结构之间的层间介质层；
在所述第一区域的基底上形成第一功函数层之前，所述形成方法还包括：
去除位于第一区域上的伪栅结构，在所述层间介质层中形成开口；
形成第一功函数层的步骤包括：在所述开口的侧壁和底部形成第一功函数层。
CN201710130724.1A 2017-03-07 2017-03-07 半导体结构及其形成方法 Active CN108573868B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710130724.1A CN108573868B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710130724.1A CN108573868B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108573868A CN108573868A (zh) 2018-09-25
CN108573868B true CN108573868B (zh) 2020-12-22

Family

ID=63576976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710130724.1A Active CN108573868B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108573868B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299061B (zh) * 2010-06-22 2014-05-14 中国科学院微电子研究所 一种半导体器件的制造方法
US8546212B2 (en) * 2011-12-21 2013-10-01 United Microelectronics Corp. Semiconductor device and fabricating method thereof
CN104282540B (zh) * 2013-07-03 2017-09-22 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN105336589B (zh) * 2014-05-27 2018-09-07 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
CN108573868A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
US9947766B2 (en) Semiconductor device and fabricating method thereof
US10297511B2 (en) Fin-FET device and fabrication method thereof
TWI415263B (zh) 半導體裝置及其製造方法
US7939392B2 (en) Method for gate height control in a gate last process
CN108281478B (zh) 半导体结构及其形成方法
US8237231B2 (en) Device with aluminum surface protection
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US10269659B2 (en) Semiconductor structure and fabrication method thereof
CN112309861B (zh) 半导体结构及其形成方法、晶体管
US11387149B2 (en) Semiconductor device and method for forming gate structure thereof
US9147679B2 (en) Method of semiconductor integrated circuit fabrication
CN107346783B (zh) 半导体结构及其制造方法
US11282941B2 (en) Semiconductor structure and manufacturing method thereof
CN110364483B (zh) 半导体结构及其形成方法
CN107481932B (zh) 半导体结构的制造方法
KR102113246B1 (ko) 게이트 구조물 및 방법
CN109671673B (zh) 半导体结构及其形成方法
CN108573910B (zh) 半导体结构及其形成方法
CN108155235B (zh) 半导体结构及其形成方法
CN108573868B (zh) 半导体结构及其形成方法
CN114068704A (zh) 半导体结构及其形成方法
CN108074816B (zh) 晶体管及其形成方法
CN112309845A (zh) 半导体结构及其形成方法
CN113327857B (zh) 半导体结构及其形成方法
US20240113198A1 (en) Method of modulating multi-gate device channels and structures thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant