CN105336589B - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN105336589B CN105336589B CN201410228507.2A CN201410228507A CN105336589B CN 105336589 B CN105336589 B CN 105336589B CN 201410228507 A CN201410228507 A CN 201410228507A CN 105336589 B CN105336589 B CN 105336589B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- forming method
- semiconductor substrate
- workfunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种晶体管的形成方法，包括：提供包括第一区域的半导体衬底，表面形成有介质层，介质层内具有暴露出部分半导体衬底第一区域表面的第一凹槽；在第一凹槽内壁表面和介质层上形成栅介质材料层；在栅介质材料层上形成保护材料层；采用物理气相沉积工艺，在保护材料层上形成粘附材料层；采用原子层沉积工艺，在粘附材料层上表面形成第一功函数材料层粘附材料层与第一功函数材料层的材料相同；在第一功函数材料层上形成栅极金属层，栅极金属层填充满所述凹槽；以介质层表面为停止层，对栅极金属层、第一功函数材料层、粘附材料层、保护材料层和栅介质材料层进行平坦化处理，形成位于所述第一凹槽内的第一栅极结构。上述方法可以提高晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的介质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极，所述介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成高K栅介质层、保护层、功函数层和金属层，所述金属层填充满凹槽，作为晶体管的金属栅极。所述功函数层层的形成方法一般为物理气相沉积工艺，具有较快的沉积效率并且形成的功函数层的杂质含量较低，材料致密度较高。
随着工艺节点的降低，去除伪栅结构后形成的凹槽尺寸进一步降低，使得在所述凹槽内形成功函数层的难度提高，在采用物理气相沉积工艺形成所述功函数层的过程中，容易在凹槽开口出发生封闭现象，影响后续金属层的填充，进而影响晶体管的性能。
发明内容
本发明解决的问题是提供一种晶体管的形成方法，提高晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域，所述半导体衬底表面形成有介质层，所述介质层内具有暴露出部分半导体衬底第一区域表面的第一凹槽；在所述第一凹槽内壁表面和介质层上形成栅介质材料层；在所述栅介质材料层上形成保护材料层；采用物理气相沉积工艺，在所述保护材料层上形成粘附材料层；采用原子层沉积工艺，在所述粘附材料层上表面形成第一功函数材料层，所述粘附材料层与第一功函数材料层的材料相同；在所述第一功函数材料层上形成栅极金属层，所述栅极金属层填充满所述凹槽；以所述介质层表面为停止层，对所述栅极金属层、第一功函数材料层、粘附材料层、保护材料层和栅介质材料层进行平坦化处理，形成位于所述第一凹槽内的第一栅极结构。
可选的，所述粘附材料层的材料为TiAl，所述第一功函数材料层的材料为TiAl。
可选的，所述粘附材料层的厚度小于1nm。
可选的，所述物理气相沉积工艺为溅射工艺。
可选的，所述溅射工艺采用Ti靶和Al靶或者单独采用TiAl合金靶材，Ar作为溅射气体，Ar的流量为100sccm～1000sccm，溅射室的压强为1E-2Pa～1E-3Pa，温度为0℃～300℃。
可选的，所述原子层沉积工艺采用的反应气体包括含钛前驱物和含铝前驱物，反应温度为50℃～150℃，含钛前驱物的流量为50sccm～200sccm，含铝前驱物的流量为30sccm～900sccm。
可选的，所述含钛前驱物为TiCl4，含铝前驱物为包含二甲基乙基胺铝在内的一种或多种化合物。
可选的，所述介质层及介质层内第一凹槽的形成方法包括：在所述半导体衬底的第一区域上形成第一伪栅结构，所述第一伪栅结构覆盖部分半导体衬底表面；在所述半导体衬底表面形成覆盖所述伪栅结构的介质材料层；以所述第一伪栅结构顶部表面作为停止层，对所述介质材料层进行平坦化，形成介质层，使所述介质层的表面与第一伪栅结构的顶部表面齐平；去除所述第一伪栅结构，形成第一凹槽。
可选的，所述半导体衬底还包括第二区域，所述介质层内还具有暴露出部分半导体衬底第二区域表面的第二凹槽；在第一凹槽内壁表面和介质层表面形成的栅介质材料层也覆盖第二凹槽内壁表面；在形成所述保护材料层之后，在所述保护材料层表面形成刻蚀停止材料层；在所述刻蚀停止材料层表面形成第二功函数材料层，然后去除位于第一区域上的第二功函数材料层；再在所述第一区域的刻蚀停止材料层表面以及第二区域的第二功函数材料层表面形成所述粘附材料层。
可选的，在形成所述第一凹槽内的第一栅极结构的同时，形成位于第二凹槽内的第二栅极结构。
可选的，所述保护材料层的材料为TiN，厚度为1nm～3nm。
可选的，所述刻蚀停止材料层的材料为TaN，厚度为1nm～3nm。
可选的，所述第二功函数材料层的材料为TiN，厚度为3nm～6nm。
可选的，还包括：在形成所述栅介质材料层之前，在所述第一凹槽和第二凹槽底部的半导体衬底表面形成界面层。
可选的，采用氧化工艺形成所述界面层，所述界面层的材料为氧化硅，所述界面层的厚度为1nm～2nm。
可选的，在形成所述栅极金属层之前，在所述第一功函数材料层表面形成扩散阻挡材料层。
可选的，所述扩散阻挡层的材料为TiN，所述扩散阻挡材料层的厚度为2nm～4nm。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在所述第一凹槽内壁表面依次形成栅介质材料层、位于栅介质材料层表面的保护材料层之后，采用物理气相沉积工艺在所述保护材料层表面形成粘附材料层；然后再采用原子层沉积工艺在所述粘附材料层表面形成第一功函数材料层，并且所述粘附材料层与第一功函数材料层的材料相同。由于物理气相沉积工艺的沉积气体的能量较大，可以形成较为致密的粘附材料层，使得所述粘附材料层与相邻的保护材料层之间具有较高的粘附性；并且，由于所述第一功函数材料层与粘附材料层的材料相同，所以，所述第一功函数材料层与粘附材料层之间具有较高的粘附性和较高的界面质量，与现有技术相比，所述粘附材料层使得第一功函数材料层与保护材料层之间具有较高的粘附力，从而避免第一功函数层产生剥离，从而可以提高晶体管的性能。并且，由于原子层沉积工艺的沉积速率较为均匀，具有较高的沟槽填充能力，采用所述原子层沉积工艺形成所述第一功函数材料层，可以避免所述第一功函数材料层在形成过程中在第一凹槽顶部发生闭合现象，从而提高形成的晶体管的性能。
进一步，所述粘附材料层的厚度小于1nm，虽然所述粘附材料层的材料与第一功函数材料层的材料相同，但是由于所述粘附材料层的厚度较小，对功函数几乎没有影响，不会影响到晶体管的功函数。而且，所述粘附材料层的厚度较小，不会在第一凹槽的顶部开口处造成封闭，也不会对第一凹槽的深宽比造成影响，从而不会提高在第一凹槽内形成第一功函数层的难度。
附图说明
图1至图15是本发明的实施例的晶体管形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术采用物理气相沉积工艺形成的功函数层在凹槽内的沉积质量较差，容易造成凹槽顶部封闭而影响形成的晶体管的性能。
研究发现，可以采用具有较高凹槽填充性能的原子层沉积工艺替代所述物理气相沉积工艺形成所述功函数层。
但是进一步研究发现，虽然采用原子层沉积工艺形成功函数层，具有较高的凹槽填充能力，不会造成凹槽顶部封闭的现象，但是在形成NMOS功函数层的过程中发现，采用原子层沉积工艺形成的NMOS功函数层的自身沉积质量以及与相邻层(例如：保护层)之间的界面质量却比物理气相沉积形成的功函数层要差。经过研究发现，由于物理气相沉积工艺形成功函数层的过程中，反应温度以及沉积原子能量都较高，形成的NMOS功函数层的致密度较高，与相邻层之间的粘附性较高，从而使得形成的NMOS功函数层的质量较好，并且与相邻层之间具有较高的界面质量。而采用原子层沉积工艺形成NMOS功函数层的过程中，由于反应物的特性要求，以及降低所述NMOS功函数层的电阻及含碳量等要求，所述原子层沉积工艺的反应温度较低，一般为50℃～150℃左右，导致形成的NMOS功函数层的致密度不高，并且NMOS功函数层内还可能具有反应物杂质，导致NMOS功函数层的沉积质量不高；而且，由于原子层沉积工艺反应温度不高，反应气体的能量较低，最终形成的NMOS功函数层与相邻层之间的粘附性也较低，导致NMOS功函数与相邻层之间容易发生剥离现象，影响最终形成的晶体管的性能。
本发明的实施例中，在形成第一功函数层(NMOS功函数层)的过程中，先采用物理气相沉积工艺形成一层粘附层，然后再采用原子层沉积工艺在所述粘附层表面形成所述第一功函数层，在提高第一功函数层的填充质量的同时，提高第一功函数层与相邻层之间的界面质量，从而提高晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域I和第二区域II。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。
所述第一区域I用于形成NMOS晶体管，第二区域II用于形成PMOS晶体管。所述第一区域I和第二区域II可以相邻或不相邻。在本发明的其他实施例中，所述半导体衬底100也可以仅具有第一区域I，后续仅在第一区域I上形成NMOS晶体管。
本实施例中，所述第一区域I和第二区域II之间通过浅沟槽隔离结构101隔离。所述浅沟槽隔离结构101的材料为氧化硅。在本发明的其他实施例中，所述浅沟槽隔离结构101可以包括衬垫氧化层和位于所述衬垫氧化层表面的氧化硅。
请参考图2，在所述半导体衬底100表面形成伪栅介质材料层200和伪栅极材料层300。
所述伪栅介质材料层200的材料为氧化硅或氮氧化硅，所述伪栅介质材料层200的厚度为2nm～5nm；所述伪栅极材料层300的材料为多晶硅。可以采用化学气相沉积或物理气相沉积工艺形成所述伪栅介质材料层200和伪栅极材料层300。后续刻蚀所述伪栅介质材料层200和伪栅极材料层300在半导体衬底100的第一区域I和第二区域II表面分别形成第一伪栅结构和第二伪栅结构。
在本发明的其他实施例中，也可以直接在所述半导体衬底100表面形成伪栅极材料层，后续刻蚀所述伪栅极材料层形成伪栅结构。
请参考图3，刻蚀所述伪栅极材料层300和伪栅介质材料层200，在所述半导体衬底100的第一区域I表面形成第一伪栅结构，所述第一伪栅结构包括位于第一区域I上的第一伪栅介质层200a和位于所述第一伪栅介质层200a表面的第一伪栅极300a；在所述半导体衬底100的第二区域II表面形成第二伪栅结构，所述第二伪栅结构包括位于第二区域II上的第二伪栅介质层200b和第二伪栅极300b。
具体的，形成所述第一伪栅结构和第二伪栅结构的方法包括：在所述伪栅极材料层300(请参考图2)表面形成图形化掩膜层(未示出)，所述图形化掩膜层定义了后续形成的第一伪栅结构和第二伪栅结构位置和形状；以所述图形化掩膜层为掩膜刻蚀所述伪栅极材料层300(请参考图2)和伪栅介质材料层200(请参考图2)，在所述半导体衬底100的第一区域I上形成第一伪栅介质层200a和第一伪栅极300a，在所述半导体衬底100的第二区域II上形成第二伪栅介质层200b和第二伪栅极300b，然后去除所述图形化掩膜层。
请参考图4，在所述第一伪栅结构和第二伪栅结构的侧壁表面形成侧墙301后，在所述第一伪栅结构两侧的半导体衬底100的第一区域I内形成第一源漏极201，在所述第二伪栅结构两侧的半导体衬底100的第二区域II内形成第二源漏极202。
所述侧墙301的材料可以是氮化硅或氧化硅。本实施例中，所述侧墙301的材料为氮化硅。形成所述侧墙301的方法包括：在所述半导体衬底100和第一伪栅结构、第二伪栅结构表面形成侧墙材料层；采用无掩膜刻蚀工艺刻蚀所述侧墙材料层，去除位于半导体衬底100表面、第一伪栅极300a表面以及第二伪栅极300b表面的侧墙材料层，在第一伪栅结构侧壁表面和第二伪栅结构侧壁表面形成侧墙301。
在形成侧墙之后，对第一伪栅结构两侧的半导体衬底100的第一区域I内进行离子注入，形成第一源漏极201；对第二伪栅结构两侧的半导体衬底100的第二区域II内进行离子注入，形成第二源漏极202。本实施例中，所述第一源漏极201内的掺杂离子为N型离子，第二源漏极202内的掺杂离子为P型离子。
在其他实施例中，也可以在形成所述侧墙301之前，以所述第一伪栅结构和第二伪栅结构为掩膜，分别在第一区域I和第二区域II内进行轻掺杂离子注入，然后在形成所述侧墙301后，再在所述侧墙301两侧暴露出的半导体衬底100内进行重掺杂离子注入，形成第一源漏极201和第二源漏极202，所述轻掺杂离子注入工艺可以降低晶体管的热载流子注入效应和短沟道效应，提高晶体管的性能。
请参考图5，在所述半导体衬底100表面形成介质层400，所述介质层400的表面与所述第一伪栅极300a、第二伪栅极300b的顶面齐平。
具体的，所述介质层400的材料可以是氧化硅、氮化硅、碳氧化硅或正硅酸乙酯等。所述介质层400的形成方法包括：在所述半导体衬底100表面形成覆盖所述第一伪栅结构、第二伪栅结构和侧墙301的介质材料；以所述第一伪栅极300a和第二伪栅极300b顶部表面作为停止层，对所述介质材料进行平坦化，形成所述介质层400，使所述介质层400的表面与第一伪栅极300a、第二伪栅极300b的表面齐平。
请参考图6，去除所述第一伪栅结构和第二伪栅结构，在所述半导体衬底100的第一区域I上形成第一凹槽401，在所述半导体衬底100的第二区域II上形成第二凹槽402。
采用湿法或干法刻蚀工艺去除所述第一伪栅结构和第二伪栅结构。本实施例中，在所述介质层400表面形成暴露出所述第一伪栅结构和第二伪栅结构的掩膜层，采用干法刻蚀工艺去除所述第一伪栅极300a和第二伪栅极300b(请参考图5)后，再采用湿法刻蚀工艺去除所述第一伪栅介质层200a和第二伪栅介质层200b(请参考图5)。采用湿法刻蚀工艺去除所述第一伪栅介质层200a和第二伪栅介质层200b(请参考图5)可以减少刻蚀过程对所述第一凹槽401和第二凹槽402底部的半导体衬底100表面的损伤，有助于提高后续在所述第一凹槽401内形成的第一栅极结构以及在第二凹槽402内形成的第二栅极结构的质量。
请参考图7，在所述第一凹槽401底部的半导体衬底100表面形成第一界面层410a，在所述第二凹槽402底部的半导体衬底100表面形成第二界面层410b。
可以采用氧化工艺对所述第一凹槽401底部和第二凹槽402底部的半导体衬底100表面进行氧化，形成所述第一界面层410a和第二界面层410b。本实施例中，采用热氧化工艺形成所述第一界面层410a和第二界面层410b。在本发明的其他实施例中，还可以通过湿法氧化工艺形成所述第一界面层410a和第二界面层410b。
所述第一界面层410a和第二界面层410b的材料为氧化硅，所述第一界面层410a和第二界面层410b的厚度为1nm～2nm。
形成所述第一界面层410a和第二界面层410b可以避免后续形成的栅介质材料层与半导体衬底100表面直接接触而产生晶格失配的问题，从而减少栅介质材料层中的缺陷，使栅介质材料层在第一界面层410a和第二界面层410b表面生长的质量更好，从而可以提高后续形成的第一栅介质层和第二栅介质层的质量。
在本发明的其他实施例中，也可以不形成所述第一界面层410a和第二界面层410b，后续直接在所述第一凹槽401和第二凹槽402底部的半导体衬底100表面形成栅介质材料层。
请参考图8，在所述第一凹槽401、第二凹槽402的内壁表面和介质层400表面形成栅介质材料层420，然后在所述栅介质材料层420上形成保护材料层430。
所述栅介质材料层420的材料至少包括HfO2、La2O3、HfSiON、HfAlO2。SiO2、ZrO2、Al2O3、HfO2、HfSiO4、La2O3、HfSiON或HfAlO2中的一种。可以采用原子层沉积工艺形成所述栅介质材料层420，所述栅介质材料层420的厚度为1nm～3nm。在本发明的其他实施例中，还可以采用化学气相沉积工艺形成所述栅介质材料层。
在形成所述栅介质材料层420之后，在所述栅介质材料层420表面形成保护材料层430，所述保护材料层430的材料可以是TiN，厚度为1nm～3nm。所述保护材料层430可以采用原子层沉积工艺形成，具体的，所述原子层沉积工艺采用反应气体包括：含钛的第一前驱气体，所述含钛第一前驱气体包括TiCl4、Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4，还包括第二前驱气体，所述第二前驱气体包括NH3、CO或H2O，所述第一前驱气体的流速为50sccm～200sccm，所述第二前驱气体的流速为50sccm～200sccm，反应温度为400℃～600℃。
所述保护材料层430用于在后续工艺中保护所述栅介质材料层420。由于所述保护材料层430的形成过程中，需要的反应温度较高，反应气体的能量较大，形成的保护材料层430的材料致密度较高，与栅介质材料层420之间的界面质量也较好。
请参考图9，在所述保护材料层430表面形成刻蚀停止材料层440和第二功函数材料层450。
所述刻蚀停止材料层440的材料与第二功函数材料层450的材料不同，本实施例中，所述刻蚀停止材料层440的材料为TaN，所述第二功函数材料层450的材料为TiN。
所述刻蚀停止材料层440可以采用原子层沉积工艺形成，所述原子层沉积工艺采用的反应气体包括含钽的前驱气体和含氮的前驱气体，所含钽的前驱气体为含钽的金属有机物，所述含氮前驱气体可以为NH3，所述含钽的前驱气体的流量为50sccm～200sccm，所述含氮前驱气体的流量为50sccm～200sccm，所述原子层沉积工艺的反应温度为200℃到800℃。所述刻蚀停止材料层440的厚度可以为1nm～3nm。在本发明的其他实施例中，还可以采用溅射、化学气相沉积工艺等方法形成所述刻蚀停止材料层440。
所述刻蚀停止材料层440作为后续去除第一区域I上的第二功函数材料层450的刻蚀停止层，可以避免在刻蚀过程中对第一区域I上的保护材料层430造成过刻蚀。
所述第二功函数材料层450可以采用原子层沉积工艺形成，所述原子层沉积工艺采用的反应气体包括：含钛的第一前驱气体，所述含钛前驱气体包括TiCl4、Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4，还包括第二前驱气体，所述第二前驱气体包括NH3、CO或H2O，所述第一前驱气体的流速为50sccm～200sccm，所述第二前驱气体的流速为50sccm～200sccm，反应温度为400℃～600℃，形成的所述第二功函数材料层450的厚度为3nm～6nm。
由于所述第二功函数材料层450的形成过程中，反应温度较高，为400℃～600℃，所形成的第二功函数材料层450的致密度较高，与相邻的刻蚀停止材料层440之间的界面质量较好。
所述第二功函数材料层450的材料满足第二区域II上待形成的PMOS晶体管的功函数要求，所以所述第二功函数材料层450的功函数值较大。为了避免影响第一区域I上形成的晶体管的功函数，后续需要去除位于第一区域I上的第二功函数材料层450。
请参考图10，去除位于第一区域I上的第二功函数材料层450。
去除所述第一区域I上的第二功函数材料层450的方法包括：在所述第二区域II上形成掩膜层，暴露出第一区域I上的第二功函数材料层450；以所述掩膜层为掩膜，采用干法刻蚀工艺刻蚀所述第一区域I上的第二功函数材料层450至停止材料层440表面，所述干法刻蚀工艺采用的刻蚀气体可以是Cl2、HCl或BCl3等氯基气体。
在刻蚀所述第二功函数材料层450的过程中，所述刻蚀停止材料层440可以保护下方的材料层，避免对保护材料层430以及栅极材料层420造成损伤。
请参考图11，采用物理气相沉积工艺，在所述第一区域I上的刻蚀停止材料层440表面以及第二区域II上的第二功函数材料层450表面形成粘附材料层460。
所述粘附材料层460的材料与后续形成的第一功函数材料层的材料相同。本实施例中，所述粘附材料层460的材料为TiAl。
所述物理气相沉积工艺可以是溅射工艺，具体的，所述溅射工艺采用Ti靶和Al靶作为靶材，Ar作为溅射气体，Ar的流量为100sccm～1000sccm，溅射室的压强为1E-2Pa～1E-3Pa，温度为0℃～300℃。在本发明的其他实施例中，还可以单独采用TiAl合金作为靶材。所述粘附材料层460的厚度小于1nm。
上述溅射工艺利用Ar轰击靶材溅射出的Al离子和Ti离子均具有较高的能量，所以在所述刻蚀停止材料层440以及第二功函数材料层450表面沉积形成的粘附材料层460的致密度较高，并且与所述刻蚀停止材料层440以及第二功函数材料层450之间具有较高的粘附性，从而使得粘附材料层460与所述刻蚀停止材料层440以及第二功函数材料层450之间具有较高的界面质量。并且，由于所述溅射工艺采用的靶材不含有其他杂质元素，所以形成的所述粘附材料层460内没有杂质离子，具有较高的沉积质量。
虽然所述粘附材料层460的材料与后续形成的第一功函数材料层的材料相同，但是由于所述粘附材料层460的厚度较小，对功函数几乎没有影响。而且所述粘附材料层460的厚度较小，不会在第一凹槽401和第二凹槽402的顶部开口处造成封闭，也不会对所述第一凹槽401及第二凹槽402的深宽比造成影响，从而不会提高后续在所述第一凹槽401和第二凹槽402内形成第一功函数材料层的难度。
在本发明的其他实施例中，在半导体衬底100上仅形成第一区域I上的NMOS晶体管，在形成保护材料层430之后，可以直接在所述保护材料层430表面形成所述粘附材料层460。
请参考图12，采用原子层沉积工艺，在所述粘附材料层460表面形成第一功函数材料层470。
所述第一功函数材料层470的材料与粘附材料层460的材料相同，可以为第一区域I上待形成的晶体管提供合适的功函数。
所述原子层沉积所工艺采用的反应气体包括含钛前驱物和含铝前驱物，反应温度为50℃～150℃，含钛前驱物的流量为50sccm～200sccm，含铝前驱物的流量为30sccm～900sccm。具体的，本实施例中，所述含钛前驱物为TiCl4，含铝前驱物为包含二甲基乙基胺铝在内的一种或多种化合物。在本发明的其他实施例中，所述含钛前驱物和含铝前驱物还可以是其他适合的材料。
由于原子层沉积工艺的沉积速率较为均匀，具有较高的沟槽填充能力，采用所述原子层沉积工艺形成所述第一功函数材料层470，可以避免所述第一功函数材料层470在形成过程中在第一凹槽401和第二凹槽402的凹槽顶部发生闭合现象。
所述上述含钛前驱物和含铝前驱物需要的反应温度较低，为50℃～150℃，所以反应气体的能量较低。由于所述第一功函数材料层470与粘附材料层460的材料相同，所以，所述第一功函数材料层470与粘附材料层460之间具有较高的粘附性和较高的界面质量；并且，由于所述第一功函数材料层470形成在所述粘附材料层460表面，所述粘附材料层460与第一区域I上的刻蚀停止材料层440以及第二区域II上的第二功函数材料层450之间具有较高的粘附性能；所以，所述粘附材料层460可以提高第一功函数材料层470与第一区域I上的刻蚀停止材料层440、第二区域II上的第二功函数材料层450之间的粘附性，从而避免所述第一功函数材料层470产生剥落等问题。
请参考图13，在所述第一功函数材料层470表面形成扩散阻挡材料层480。
所述扩散阻挡材料层480的材料可以是TiN，可以采用原子层沉积工艺形成所述扩散阻挡材料层480，以使得所述扩散阻挡材料层480具有较高的沉积质量。所述扩散阻挡材料层480的厚度为2nm～4nm，所述扩散阻挡材料层480的厚度既能够阻挡后续形成的栅极金属层的金属原子向第一功函数材料层470内扩散，又能够避免第一凹槽401以及第二凹槽402的深宽比大幅提高而导致后续在第一凹槽401以及第二凹槽402内填充栅极金属层的难度增加的问题。
所述扩散阻挡材料层480可以避免栅极金属层内的金属原子向第一功函数材料层470和第二功函数材料层450内部扩散而影响第一功函数材料层470和第二功函数材料层450的功函数。
本发明的其他实施例中，也可以不形成所述扩散阻挡材料层480，后续直接在所述第一功函数材料层470表面形成栅极金属层。
请参考图14，在所述扩散阻挡材料层480上形成栅极金属层490，所述栅极金属层490填充满所述第一凹槽401(请参考图13)和第二凹槽402(请参考图13)。
所述栅极金属层490的材料可以为W、Al、Cu、Ti、Ag、Au、Pt或Ni。形成所述栅极金属层490的工艺可以是溅射工艺、化学气相沉积工艺或电镀工艺。
请参考图15，以所述介质层400表面为停止层，进行平坦化处理，形成位于所述第一凹槽401(请参考图13)内的第一栅极结构和位于第二凹槽402(请参考图13)内的第二栅极结构。
所述第一栅极结构包括：第一栅介质层420a、位于第一栅介质层420a表面的第一保护层430a、位于第一保护层430a表面的第一刻蚀停止层440a、位于第一刻蚀停止层440a表面的第一粘附层460a、位于所述第一粘附层460a表面的第一功函数层470a、位于所述第一功函数层470a表面的第一扩散阻挡层480a，以及位于所述第一扩散阻挡层480a表面的第一栅极490a。
所述第二栅极结构包括：第二栅介质层420b、位于第二栅介质层420b表面的第二保护层430b、位于第二保护层430b表面的第二刻蚀停止层440b、位于第二刻蚀停止层440b表面的第二功函数层450b、位于所述第二功函数层450b表面的第二粘附层460b、位于所述第二粘附层460b表面的第一功函数层470b、位于所述第一功函数层470b表面的第二扩散阻挡层480b，以及位于所述第二扩散阻挡层480b表面的第二栅极490b。
采用本实施例中方法形成的晶体管中，第一功函数层通过第一粘附层和第二粘附层的作用，与相邻金属层之间具有较高的界面质量，使得第一功函数层不会产生剥离等问题，从而可以提高形成的晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域，所述半导体衬底表面形成有介质层，所述介质层内具有暴露出部分半导体衬底第一区域表面的第一凹槽；
在所述第一凹槽内壁表面和介质层上形成栅介质材料层；
在所述栅介质材料层上形成保护材料层；
采用物理气相沉积工艺，在所述保护材料层上形成粘附材料层；
采用原子层沉积工艺，在所述粘附材料层上表面形成第一功函数材料层，所述粘附材料层与第一功函数材料层的材料相同；
在所述第一功函数材料层上形成栅极金属层，所述栅极金属层填充满所述凹槽；
以所述介质层表面为停止层，对所述栅极金属层、第一功函数材料层、粘附材料层、保护材料层和栅介质材料层进行平坦化处理，形成位于所述第一凹槽内的第一栅极结构。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述粘附材料层的材料为TiAl，所述第一功函数材料层的材料为TiAl。
3.根据权利要求1所述的晶体管的形成方法，其特征在于，所述粘附材料层的厚度小于1nm。
4.根据权利要求1所述的晶体管的形成方法，其特征在于，所述物理气相沉积工艺为溅射工艺。
5.根据权利要求4所述的晶体管的形成方法，其特征在于，所述溅射工艺采用Ti靶和Al靶或者单独采用TiAl合金靶材，Ar作为溅射气体，Ar的流量为100sccm～1000sccm，溅射室的压强为1E-2Pa～1E-3Pa，温度为0℃～300℃。
6.根据权利要求1所述的晶体管的形成方法，其特征在于，所述原子层沉积工艺采用的反应气体包括含钛前驱物和含铝前驱物，反应温度为50℃～150℃，含钛前驱物的流量为50sccm～200sccm，含铝前驱物的流量为30sccm～900sccm。
7.根据权利要求6所述的晶体管的形成方法，其特征在于，所述含钛前驱物为TiCl4，所述含铝前驱物为包含二甲基乙基胺铝在内的一种或多种化合物。
8.根据权利要求1所述的晶体管的形成方法，其特征在于，所述介质层及介质层内第一凹槽的形成方法包括：在所述半导体衬底的第一区域上形成第一伪栅结构，所述第一伪栅结构覆盖部分半导体衬底表面；在所述半导体衬底表面形成覆盖所述伪栅结构的介质材料层；以所述第一伪栅结构顶部表面作为停止层，对所述介质材料层进行平坦化，形成介质层，使所述介质层的表面与第一伪栅结构的顶部表面齐平；去除所述第一伪栅结构，形成第一凹槽。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，所述半导体衬底还包括第二区域，所述介质层内还具有暴露出部分半导体衬底第二区域表面的第二凹槽；在第一凹槽内壁表面和介质层表面形成的栅介质材料层也覆盖第二凹槽内壁表面；在形成所述保护材料层之后，在所述保护材料层表面形成刻蚀停止材料层；在所述刻蚀停止材料层表面形成第二功函数材料层，然后去除位于第一区域上的第二功函数材料层；再在所述第一区域的刻蚀停止材料层表面以及第二区域的第二功函数材料层表面形成所述粘附材料层。
10.根据权利要求9所述的晶体管的形成方法，其特征在于，在形成所述第一凹槽内的第一栅极结构的同时，形成位于第二凹槽内的第二栅极结构。
11.根据权利要求1所述的晶体管的形成方法，其特征在于，所述保护材料层的材料为TiN，厚度为1nm～3nm。
12.根据权利要求9所述的晶体管的形成方法，其特征在于，所述刻蚀停止材料层的材料为TaN，厚度为1nm～3nm。
13.根据权利要求9所述的晶体管的形成方法，其特征在于，所述第二功函数材料层的材料为TiN，厚度为3nm～6nm。
14.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括：在形成所述栅介质材料层之前，在所述第一凹槽和第二凹槽底部的半导体衬底表面形成界面层。
15.根据权利要求14所述的晶体管的形成方法，其特征在于，采用氧化工艺形成所述界面层，所述界面层的材料为氧化硅，所述界面层的厚度为1nm～2nm。
16.根据权利要求1所述的晶体管的形成方法，其特征在于，在形成所述栅极金属层之前，在所述第一功函数材料层表面形成扩散阻挡材料层。
17.根据权利要求16所述的晶体管的形成方法，其特征在于，所述扩散阻挡材料层的材料为TiN，所述扩散阻挡材料层的厚度为2nm～4nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410228507.2A CN105336589B (zh) | 2014-05-27 | 2014-05-27 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410228507.2A CN105336589B (zh) | 2014-05-27 | 2014-05-27 | 晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336589A CN105336589A (zh) | 2016-02-17 |
| CN105336589B true CN105336589B (zh) | 2018-09-07 |
Family
ID=55287035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410228507.2A Active CN105336589B (zh) | 2014-05-27 | 2014-05-27 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336589B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102218547B1 (ko) * | 2014-06-26 | 2021-02-22 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
| CN105489556B (zh) * | 2014-10-13 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105551957B (zh) * | 2014-10-30 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
| CN107591366B (zh) * | 2016-07-06 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107978514B (zh) * | 2016-10-21 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN108573868B (zh) * | 2017-03-07 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108573921B (zh) * | 2017-03-07 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN113097136A (zh) * | 2020-01-08 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796151A (en) * | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| CN102881575A (zh) * | 2011-07-15 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 栅极层沉积之后的退火方法 |
| CN103578954A (zh) * | 2012-07-31 | 2014-02-12 | 台湾积体电路制造股份有限公司 | 具有金属栅极的半导体集成电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7517746B2 (en) * | 2007-04-24 | 2009-04-14 | United Microelectronics Corp. | Metal oxide semiconductor transistor with Y shape metal gate and fabricating method thereof |
| US7915127B2 (en) * | 2009-07-27 | 2011-03-29 | United Microelectronics Corp. | Manufacturing method of semiconductor device |
-
2014
- 2014-05-27 CN CN201410228507.2A patent/CN105336589B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796151A (en) * | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| CN102881575A (zh) * | 2011-07-15 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 栅极层沉积之后的退火方法 |
| CN103578954A (zh) * | 2012-07-31 | 2014-02-12 | 台湾积体电路制造股份有限公司 | 具有金属栅极的半导体集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336589A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105336589B (zh) | 晶体管的形成方法 | |
| CN106684144B (zh) | 半导体结构的制造方法 | |
| US7153784B2 (en) | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode | |
| US7126199B2 (en) | Multilayer metal gate electrode | |
| US9040404B2 (en) | Replacement metal gate structure for CMOS device | |
| JP5090173B2 (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
| US20140131809A1 (en) | Replacement metal gate structure for cmos device | |
| CN107919327A (zh) | 半导体结构及其形成方法 | |
| JP2010010508A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN109494251A (zh) | 半导体器件 | |
| CN104253029B (zh) | 晶体管的形成方法 | |
| CN107039335A (zh) | 半导体结构的形成方法 | |
| JP2011166163A (ja) | 半導体装置の製造方法 | |
| CN107785314A (zh) | 半导体器件的形成方法 | |
| CN105990341B (zh) | 半导体结构及其形成方法 | |
| CN109962018A (zh) | 半导体结构及其制造方法 | |
| CN106328529B (zh) | Mos晶体管及其形成方法 | |
| CN107978514A (zh) | 晶体管及其形成方法 | |
| CN106653693B (zh) | 改善核心器件和输入输出器件性能的方法 | |
| CN108630610A (zh) | 鳍式场效应管及其形成方法 | |
| CN108574009A (zh) | 鳍式场效应管及其形成方法 | |
| CN103681503B (zh) | 半导体器件制造方法 | |
| CN103295965B (zh) | 半导体结构的制作方法 | |
| CN107591367A (zh) | 半导体结构的制造方法 | |
| JP2006186276A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |