CN104779147B - 一种金属栅极结构及其制备方法 - Google Patents
一种金属栅极结构及其制备方法 Download PDFInfo
- Publication number
- CN104779147B CN104779147B CN201410016255.7A CN201410016255A CN104779147B CN 104779147 B CN104779147 B CN 104779147B CN 201410016255 A CN201410016255 A CN 201410016255A CN 104779147 B CN104779147 B CN 104779147B
- Authority
- CN
- China
- Prior art keywords
- side wall
- dummy gate
- substrate
- gate structure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 83
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000005516 engineering process Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims description 34
- 238000000576 coating method Methods 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 239000002253 acid Substances 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 238000005240 physical vapour deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000227 grinding Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种金属栅极结构的制备方法，通过于虚拟栅极上方形成氮化硅层，在进行源漏极离子注入工艺于所述衬底内形成源漏极的过程中，该氮化硅层保护虚拟栅极的表面不会形成硅化物，进而，防止了在后续的虚拟栅极去除工艺中产生多晶硅残留的问题，同时还形成有覆盖虚拟栅极结构的部分侧壁且上表面与虚拟栅极结构平齐的辅助侧墙，并在部分刻蚀虚拟栅极结构后，将剩余的虚拟栅极去除，形成由剩余的主侧墙、辅助侧墙以及衬底的暴露部分构成的一T型栅极凹槽，然后于该T型栅极凹槽中形成金属栅极，由于该T型栅极凹槽的顶部尺寸大于底部尺寸，从而可以更加充分的填充金属栅极材料，进而提高了后续形成的半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种金属栅极结构及其制备方法。
背景技术
随着半导体工艺技术节点的不断降低，传统的栅介质层不断变薄，晶体管的漏电量随之增加，引起半导体器件功耗浪费等问题，为解决上述问题，现有技术提供一种将金属栅极(metal gate)替代多晶硅栅极的解决方案。目前，28nm级的金属栅极工艺成为主流，但是由于栅极凹槽尺寸的不断减小，金属栅极材料的填充正面临着巨大的挑战，一方面由于大约30nm的栅极凹槽尺寸太小，另一方面由于栅极凹槽中薄膜堆叠(film stack)的复杂性，栅极材料填充形成金属栅极时容易产生空隙，目前的解决方式是采用原子层沉积(Atomic layer deposition，简称ALD)替代了原来的物理气相沉积(Physical vapordeposition，简称PVD)以提高缝隙填充效果，虽然原子层沉积可以更好的控制薄膜的厚度但是薄膜填充的质量仍是一个问题，且原子层沉积比起物理气相沉积是一种高成本、低产出的工艺。
另一方面，在进行离子注入工艺形成源漏极的过程中，虚拟栅极(dummy gate)上方形成的硅化物容易引起虚拟栅极去除工艺中的多晶硅残留，目前多采用在虚拟栅极上方制备硬质掩膜(hard-mask)以防止在栅极上方形成硅化物(silicide)，但是却造成了工艺流程的复杂性。
因此如何制备无空隙的金属栅极以及防止虚拟栅极去除工艺中的多晶硅残留成为本领域技术人员致力研究的方向。
发明内容
针对上述存在的问题，本发明公开一种金属栅极结构及其制备方法，以克服现有技术中由于栅极凹槽的尺寸太小以及栅极凹槽中薄膜堆叠的复杂性，于栅极凹槽中填充栅极材料形成金属栅极时容易产生空隙，且进行离子注入工艺形成源漏极的过程中，虚拟栅极上方形成的硅化物容易引起虚拟栅极去除工艺中的多晶硅残留的问题。
本申请记载了一种金属栅极结构的制备方法，包括如下步骤：
提供一具有衬底、介质层、虚拟栅极结构和辅助侧墙的半导体结构，所述介质层覆盖所述衬底的上表面，所述虚拟栅极结构贯穿所述介质层覆盖于所述衬底的部分上表面，所述辅助侧墙覆盖于该虚拟栅极结构的部分侧壁并位于所述介质层与所述栅极结构之间，且该辅助侧墙的上表面与所述虚拟栅极结构的上表面平齐，其中，所述虚拟栅极结构包括虚拟栅极及覆盖在该虚拟栅极侧壁的主侧墙；
部分刻蚀所述虚拟栅极结构后，将剩余的虚拟栅极去除，形成由剩余的主侧墙、辅助侧墙和衬底的暴露部分构成的T型栅极凹槽；
继续进行后续的金属栅极制备工艺。
上述的金属栅极结构的制备方法，其中，所述半导体结构还包括设置于所述衬底中的源漏极。
上述的金属栅极结构的制备方法，其中，形成所述半导体结构的工艺，包括：
提供一表面具有虚拟栅极和侧墙层的衬底，且该虚拟栅极的上表面覆盖有第一氮化硅层，所述侧墙层覆盖所述虚拟栅极的侧壁以及所述第一氮化硅层的侧壁；
制备第一氧化物层覆盖裸露的衬底的表面以及所述侧墙层的部分侧壁，且所述第一氧化物层的高度低于所述虚拟栅极的高度；
制备外置侧墙将所述侧墙层裸露的侧壁予以覆盖后，去除所述第一氧化物层；
进行源漏制备工艺，于所述衬底上形成介质层；
进行CMP工艺直到暴露所述虚拟栅极的上表面形成所述半导体结构；
其中，于CMP工艺后剩余的外置侧墙形成所述辅助侧墙，剩余的侧墙层形成所述主侧墙。
上述的金属栅极结构的制备方法，其中，制备外置侧墙将所述侧墙层裸露的侧壁予以覆盖的步骤包括：
进行氧化反应以于所述侧墙层裸露的表面以及所述第一氮化硅层的上表面形成第二氧化物层；
继续沉积第二氮化硅层覆盖所述第一氧化物层裸露的表面以及所述第二氧化物层的表面；
部分刻蚀所述第二氮化硅层和第二氧化物层，剩余的第二氧化物层和第二氮化硅层形成覆盖所述侧墙层裸露的侧壁的所述外置侧墙。
上述的金属栅极结构的制备方法，其中，所述侧墙层的材质为氮化硅。
上述的金属栅极结构的制备方法，其中，部分刻蚀所述虚拟栅极结构的步骤包括：
部分刻蚀所述虚拟栅极，其中，所述辅助侧墙的下表面到所述衬底的上表面之间的距离小于或等于剩余的所述虚拟栅极的上表面与所述衬底的上表面之间的距离；
刻蚀所述主侧墙至剩余的虚拟栅极平面。
上述的金属栅极结构的制备方法，其中，采用湿法刻蚀工艺部分刻蚀所述主侧墙至所述剩余的虚拟栅极平面，其中，所述湿法刻蚀工艺采用的化合物为磷酸。
上述的金属栅极结构的制备方法，其中，采用等离子刻蚀工艺部分刻蚀所述主侧墙至所述剩余的虚拟栅极平面，其中，所述等离子刻蚀工艺采用的的气体为碳氟化合物。
上述的金属栅极结构的制备方法，其中，所述后续的金属栅极制备工艺包括制备高K金属栅极的工艺步骤。
上述的金属栅极结构的制备方法，其中，所述虚拟栅极包括：栅氧化层和多晶硅栅；
所述栅氧化层覆盖所述衬底的上表面，所述多晶硅栅覆盖所述栅氧化层的上表面。
上述的金属栅极结构的制备方法，其中，所述辅助侧墙的高度为20～100nm。
本申请还记载了一种金属栅极结构，包括：
衬底、介质层、主侧墙、一由头部区域和颈部区域构成的T型金属栅极；
所述介质层位于所述衬底的上表面，所述T型金属栅极贯穿该介质层覆于所述衬底的部分上表面，所述主侧墙位于所述衬底上方且覆盖所述颈部区域的侧壁以及所述头部区域暴露的下表面；
其中，所述头部区域的侧壁还覆盖有辅助侧墙，所述辅助侧墙位于所述头部区域与所述介质层之间，且该辅助侧墙的下表面与所述衬底的上表面之间的距离小于或等于所述主侧墙的上表面与所述衬底上表面之间的距离。
上述的金属栅极结构，其中，所述辅助侧墙包括覆盖所述头部区域侧壁的氧化物层和覆盖该氧化物层侧壁的氮化硅层。
上述的金属栅极结构，其中，所述T型金属栅极包括：高K介质层和金属层，所述主侧墙、所述辅助侧墙以及所述衬底的部分上表面构成一T型栅极凹槽；
其中，所述高K介质层覆盖所述T型栅极凹槽的底部及其侧壁，所述金属层覆盖所述高K介质层的底部及其侧壁。
上述的金属栅极结构，其中，所述主侧墙的材质为氮化硅。
上述的金属栅极结构，其中，所述辅助侧墙的高度为20～100nm。
上述发明具有如下优点或者有益效果：
一方面，通过预先于虚拟栅极上方形成氮化硅层，在进行源漏极离子注入工艺于所述衬底内形成源漏极的过程中，该氮化硅层以及覆盖虚拟栅极侧壁的侧墙保护该虚拟栅极的表面不会形成硅化物，进而，防止了在后续的虚拟栅极去除工艺中产生多晶硅残留的问题；
另一方面，通过形成覆盖虚拟栅极结构的部分侧壁且上表面与虚拟栅极结构平齐的辅助侧墙，并在部分刻蚀虚拟栅极结构后，将剩余的虚拟栅极去除，形成由剩余的主侧墙、辅助侧墙以及衬底的暴露部分构成的一T型栅极凹槽，然后于该T型栅极凹槽中形成金属栅极，由于该T型栅极凹槽的顶部尺寸大于底部尺寸，从而可以更加充分的填充金属栅极材料，进而提高了后续形成的半导体器件的性能。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1～20是本发明实施例中制备金属栅极结构的方法的流程结构示意图；
图21是本发明实施例中金属栅极结构的示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
图1～20是本发明实施例中制备金属栅极结构的方法的流程结构示意图。如图1～20所示：
本发明提供的一种金属栅极结构的制备方法，包括如下步骤：
步骤一，提供一衬底11，优选的，该衬底11为硅衬底，如图1所示的结构。
步骤二，于上述衬底11的上表面制备栅氧化层122和多晶硅栅121，优选的，栅氧化层122的材质为二氧化硅，该栅氧化层122和多晶硅栅121一起构成虚拟栅极12(dummygate)，形成该栅氧化层122和多晶硅栅121的工艺为本领域的公知常识，故在此不予赘述，如图2所示的结构。
步骤三，形成第一氮化硅层13覆盖上述虚拟栅极12的上表面，该第一氮化硅层可以在后续的源漏极注入工艺中起到阻挡金属离子，防止虚拟栅极表面形成硅化物的作用，如图3所示的结构。
步骤四，形成侧墙层14覆盖上述虚拟栅极12的侧壁和第一氮化硅层13的侧壁，在本发明的实施例中，该侧墙层14的材质为氮化硅，如图4所示的结构。
步骤五，采用化学气相沉积(CVD)的方法沉积一层氧化物覆盖衬底11裸露的上表面、上述侧墙层14裸露的上表面及其侧壁以及上述第一氮化硅层13的上表面，优选的，该氧化物为二氧化硅，如图5所示的结构。
步骤六、采用CMP工艺抛光步骤五中沉积的氧化物直到暴露第一氮化硅层13和侧墙层14的上表面，如图6所示的结构。
步骤七，部分刻蚀步骤六之后剩余的氧化物，以将上述侧墙层14的侧壁予以暴露，形成第一氧化物15，此时，第一氧化物层15的高度低于虚拟栅极12的高度，如图7所示的结构。
步骤八，在高温条件下，通入足量的氧气，第一氮化硅13和侧墙层14(材质为氮化硅)表面发生氧化反应形成一层二氧化硅薄膜，即第二氧化物层16，该第二氧化物层16覆盖裸露的侧墙层14裸露的表面以及第一氮化硅层13的上表面，如图8所示的结构。
步骤九，沉积第二氮化硅层17覆盖第一氧化物层15裸露的表面以及第二氧化物层16的表面，沉积该第二氮化硅层17的方式可以采用物理气相沉积或化学气相沉积等多种方式。
步骤十，部分刻蚀该第二氮化物层17和第一氧化物层16，去除位于第一氮化硅层13和侧墙层14上方的氮化硅和氧化物以及部分位于第一氧化物层15表面的氧化物，形成覆盖于侧墙层14部分侧壁的剩余的第二氧化物层161和覆盖该剩余的第二氧化物层161侧壁的剩余的第二氮化硅层171，该剩余的第二氧化物层161和剩余的第二氮化硅层171构成外置侧墙，优选的，采用湿法刻蚀工艺部分刻蚀该第二氮化物层17和第一氧化物层16，如图10所示的结构。
步骤十一，去除上述第一氧化物层15，去除该第一氧化物层15可以采用干法刻蚀工艺或湿法刻蚀工艺，如图11所示的结构。
步骤十二，继续进行源漏极的离子注入工艺(S/D IMP)，于上述衬底11内形成源漏极18，在进行源漏极的离子注入工艺时，第一氮化硅层13、外置侧墙(剩余的第二氧化物层161和剩余的第二氮化硅层171)以及侧墙层14一起保护多晶硅栅121表面不会产生硅化物(salicide)，特别是由于位于多晶硅栅121上表面的第一氮化硅层13阻挡了金属离子进入多晶硅栅121的上表面，从而在后续去除虚拟栅极12的工艺中不会由于多晶硅栅产生硅化物而导致多晶硅残留，如图12所示的结构。
步骤十三，采用化学气相沉积(CVD)的方法沉积一层介质材料覆盖图12所示的结构的表面，如图13所示的结构。
步骤十四，采用CMP工艺抛光上述介质材料直至暴露上述第一氮化硅层13的上表面形成介质层19，如图14所示的结构。
步骤十五，再次进行CMP工艺抛光剩余的介质材料至暴露虚拟栅极12的上表面(即多晶硅栅121的上表面)，研磨后剩余的侧墙层形成主侧墙14′，研磨后剩余的外置侧墙形成辅助侧墙(包括研磨后剩余的第二氮化硅层171′和研磨后剩余的第二氧化物层161′)优选的，该辅助侧墙的高度为20～100nm，此时，衬底11，虚拟栅极12、主侧墙14′、辅助侧墙，源漏极18以及研磨后剩余的介质层19′形成一半导体结构，如图15所示的结构。
步骤十六，部分刻蚀上述多晶硅栅121，以将主侧墙14′的部分侧壁予以暴露，且辅助侧墙的下表面至衬底11的上表面之间的距离小于或等于多晶硅栅121′的上表面至衬底11的上表面之间的距离，优选的，采用干法刻蚀工艺部分刻蚀上述多晶硅栅121，如图16所示的结构。
步骤十七，采用各向异性回刻上述主侧墙14′直至辅助侧墙停止，即刻蚀到研磨后剩余的第二氧化物层161′停止，使得剩余的主侧墙14″的上表面与剩余的多晶硅栅121′的上表面齐平，此时，研磨后剩余的第二氧化物层161′起到刻蚀阻挡层的作用，如图17所示的结构。
优选的，各向异性回刻上述主侧墙14′采用湿法刻蚀工艺部分刻蚀主侧墙14′至剩余的虚拟栅极平面，进一步优选的，该湿法刻蚀工艺采用的化合物为磷酸。
优选的，各向异性回刻上述主侧墙14′采用等离子刻蚀工艺部分刻蚀主侧墙14′至剩余的虚拟栅极平面，进一步优选的，该等离子刻蚀工艺采用的的气体为碳氟化合物。
步骤十八，采用干法刻蚀完全去除剩余的虚拟栅极，即采用干法刻蚀工艺依次去除剩余的多晶硅栅121′以及栅氧化层122，形成一顶部开口大于底部开口的T型栅极凹槽，该T型栅极凹槽由辅助侧墙、剩余的主侧墙14″，以及衬底11暴露的部分围成，未与剩余的主侧墙14″接触的部分辅助侧墙的侧壁、以及剩余的主侧墙14″构成该T型栅极凹槽的侧壁，衬底11暴露的部分为该T型栅极凹槽的底部，如图18所示的结构。
步骤十九，于上述已形成T型栅极凹槽的结构上依次沉积一层高K介质材料和一层金属材料，优选的，沉积该高K介质材料和金属材料的工艺均采用物理气相沉积(Physicalvapor deposition，简称PVD)，由于本实施例中的栅极凹槽为顶部开口大于底部开口的T型栅极凹槽，可以更加充分的填充金属材料而不会形成有空隙的金属栅极，所以采用物理气相沉积既可以满足本发明的工艺需求，从而在提高生产效率的同时，节约了生产成本，如图19所示的结构。
步骤二十，然后进行CMP工艺形成覆盖上述T型栅极凹槽的底部及其侧壁的高K介质层20以及覆盖该高K介质层20表面的金属层21，如图20的结构。
上述实施例通过形成覆盖虚拟栅极结构的部分侧壁且上表面与虚拟栅极结构平齐的辅助侧墙，并在部分刻蚀该虚拟栅极结构后，将剩余的虚拟栅极去除，形成由剩余的主侧墙、辅助侧墙以及衬底的暴露构成的一T型栅极凹槽，然后于该T型栅极凹槽中形成金属栅极，由于该T型栅极凹槽的顶部尺寸大于底部尺寸，从而可以更加充分的填充金属栅极材料，进而提高了后续形成的半导体器件的性能。
另外，上述实施例通过预先于虚拟栅极上表面形成氮化硅层，从而在进行源漏极离子注入工艺于所述衬底内形成源漏极的过程中，该氮化硅层保护虚拟栅极的上表面不会形成硅化物，进而防止了在后续的虚拟栅极去除工艺中产生多晶硅残留的问题。
图21是本发明实施例中金属栅极结构的示意图；如图21所示：
本发明还提供一种金属栅极结构，包括：
一设置有源漏极2的衬底1，如硅衬底等；位于该衬底1上表面的介质层3；一由头部区域和颈部区域构成的T型金属栅极6贯穿介质层3并覆盖于衬底1的上表面，该T型金属栅极6包括高K介质层61和金属层62；以及位于上述衬底1上方且覆盖T型金属栅极8的颈部区域的侧壁以及头部区域暴露的下表面的主侧墙4。
其中，T型金属栅极6的头部区域与介质层3之间还设置有一辅助侧墙5，该辅助侧墙5全覆盖该T型金属栅极6的头部区域的侧壁，该辅助侧墙5的上表面与介质层3齐平且其下表面与衬底1的上表面之间的距离小于或等于主侧墙4的上表面与衬底1的上表面之间的距离，即该辅助侧墙5的下表面与主侧墙4有接触。
显然的，该T型金属栅极6位于主侧墙4、辅助侧墙5以及衬底1的部分表面构成的一T型栅极凹槽内；
优选的，该辅助侧墙5由全覆盖T型金属栅极6的头部区域的侧壁且与主侧墙4接触的氧化物层51以及覆盖该氧化物层51侧壁的氮化硅层52组成。
优选的，高K介质层7覆盖T型栅极凹槽的底部及其侧壁，金属层8覆盖高K介质层7的底部及其侧壁。
优选的，主侧墙4的材质为氮化硅。
进一步优选的，该氮化硅层52的高度为20～100nm(例如20nm、40nm、50nm以及100nm等)。
综上所述，本申请提出的金属栅极结构及其制备方法：
一方面，通过于虚拟栅极上方形成氮化硅层，在进行源漏极离子注入工艺于所述衬底内形成源漏极的过程中，该氮化硅层以及侧墙保护虚拟栅极的表面不会形成硅化物，进而，防止了在后续的虚拟栅极去除工艺中产生多晶硅残留的问题；
另一方面，通过形成覆盖虚拟栅极结构的部分侧壁且上表面与虚拟栅极结构平齐的辅助侧墙，并在部分刻蚀虚拟栅极结构后，将剩余的虚拟栅极去除，形成由剩余的主侧墙、辅助侧墙以及衬底的暴露部分构成的一T型栅极凹槽，然后于该T型栅极凹槽中形成金属栅极，由于该T型栅极凹槽的顶部尺寸大于底部尺寸，从而可以更加充分的填充金属栅极材料，进而提高了后续形成的半导体器件的性能。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (16)
1.一种金属栅极结构的制备方法，其特征在于，包括如下步骤：
提供一具有衬底、介质层、虚拟栅极结构和辅助侧墙的半导体结构；所述介质层覆盖所述衬底的上表面，所述虚拟栅极结构贯穿所述介质层覆盖于所述衬底的部分上表面，所述辅助侧墙覆盖于该虚拟栅极结构的部分侧壁并位于所述介质层与所述栅极结构之间，且该辅助侧墙的上表面与所述虚拟栅极结构的上表面平齐；其中，所述虚拟栅极结构包括虚拟栅极及覆盖在该虚拟栅极侧壁的主侧墙；
部分刻蚀所述虚拟栅极结构后，将剩余的虚拟栅极去除，形成由剩余的主侧墙、辅助侧墙和衬底的暴露部分共同构成的T型栅极凹槽；
继续进行后续的金属栅极制备工艺。
2.如权利要求1所述的金属栅极结构的制备方法，其特征在于，所述半导体结构还包括设置于所述衬底中的源漏极。
3.如权利要求2所述的金属栅极结构的制备方法，其特征在于，形成所述半导体结构的工艺，包括：
提供一表面具有虚拟栅极和侧墙层的衬底，且该虚拟栅极的上表面覆盖有第一氮化硅层，所述侧墙层覆盖所述虚拟栅极的侧壁以及所述第一氮化硅层的侧壁；
制备第一氧化物层覆盖裸露的衬底的表面以及所述侧墙层的部分侧壁，且所述第一氧化物层的高度低于所述虚拟栅极的高度；
制备外置侧墙将所述侧墙层裸露的侧壁予以覆盖后，去除所述第一氧化物层；
进行源漏制备工艺，于所述衬底上形成介质层；
进行CMP工艺直到暴露所述虚拟栅极的上表面形成所述半导体结构；
其中，于CMP工艺后剩余的外置侧墙形成所述辅助侧墙，剩余的侧墙层形成所述主侧墙。
4.如权利要求3所述的金属栅极结构的制备方法，其特征在于，制备外置侧墙将所述侧墙层裸露的侧壁予以覆盖的步骤包括：
进行氧化反应以于所述侧墙层裸露的表面以及所述第一氮化硅层的上表面形成第二氧化物层；
继续沉积第二氮化硅层覆盖所述第一氧化物层裸露的表面以及所述第二氧化物层的表面；
部分刻蚀所述第二氮化硅层和第二氧化物层，剩余的第二氧化物层和第二氮化硅层形成覆盖所述侧墙层裸露的侧壁的所述外置侧墙。
5.如权利要求3所述的金属栅极结构的制备方法，其特征在于，所述侧墙层的材质为氮化硅。
6.如权利要求1所述的金属栅极结构的制备方法，其特征在于，部分刻蚀所述虚拟栅极结构的步骤包括：
部分刻蚀所述虚拟栅极，其中，所述辅助侧墙的下表面到所述衬底的上表面之间的距离小于或等于剩余的所述虚拟栅极的上表面与所述衬底的上表面之间的距离；
刻蚀所述主侧墙至剩余的虚拟栅极平面。
7.如权利要求6所述的金属栅极结构的制备方法，其特征在于，采用湿法刻蚀工艺部分刻蚀所述主侧墙至所述剩余的虚拟栅极平面，其中，所述湿法刻蚀工艺采用的化合物为磷酸。
8.如权利要求6所述的金属栅极结构的制备方法，其特征在于，采用等离子刻蚀工艺部分刻蚀所述主侧墙至所述剩余的虚拟栅极平面，其中，所述等离子刻蚀工艺采用的的气体为碳氟化合物。
9.如权利要求1所述的金属栅极结构的制备方法，其特征在于，所述后续的金属栅极制备工艺包括制备高K金属栅极的工艺步骤。
10.如权利要求1所述的金属栅极结构的制备方法，其特征在于，所述虚拟栅极包括：栅氧化层和多晶硅栅；
所述栅氧化层覆盖所述衬底的上表面，所述多晶硅栅覆盖所述栅氧化层的上表面。
11.如权利要求1所述的金属栅极结构的制备方法，其特征在于，所述辅助侧墙的高度为20～100nm。
12.一种金属栅极结构，其特征在于，包括：衬底、介质层、主侧墙以及由头部区域和颈部区域构成的T型金属栅极；
所述介质层位于所述衬底的上表面，所述T型金属栅极贯穿该介质层并覆于所述衬底的部分上表面，所述主侧墙位于所述衬底上方且覆盖所述颈部区域的侧壁以及所述头部区域暴露的下表面；
其中，所述头部区域的侧壁还覆盖有辅助侧墙，所述辅助侧墙位于所述头部区域与所述介质层之间，且该辅助侧墙的下表面与所述衬底的上表面之间的距离小于或等于所述主侧墙的上表面与所述衬底上表面之间的距离。
13.如权利要求12所述的金属栅极结构，其特征在于，所述辅助侧墙包括覆盖所述头部区域侧壁的氧化物层和覆盖该氧化物层侧壁的氮化硅层。
14.如权利要求12所述的金属栅极结构，其特征在于，所述T型金属栅极包括：高K介质层和金属层，所述主侧墙、所述辅助侧墙以及所述衬底的部分上表面构成一T型栅极凹槽；
其中，所述高K介质层覆盖所述T型栅极凹槽的底部及其侧壁，所述金属层覆盖所述高K介质层的底部及其侧壁。
15.如权利要求12所述的金属栅极结构，其特征在于，所述主侧墙的材质为氮化硅。
16.如权利要求12所述的金属栅极结构，其特征在于，所述辅助侧墙的高度为20～100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410016255.7A CN104779147B (zh) | 2014-01-14 | 2014-01-14 | 一种金属栅极结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410016255.7A CN104779147B (zh) | 2014-01-14 | 2014-01-14 | 一种金属栅极结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779147A CN104779147A (zh) | 2015-07-15 |
| CN104779147B true CN104779147B (zh) | 2018-07-10 |
Family
ID=53620556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410016255.7A Active CN104779147B (zh) | 2014-01-14 | 2014-01-14 | 一种金属栅极结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779147B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785248B (zh) * | 2016-08-25 | 2021-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN107919285B (zh) * | 2016-10-10 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106356292A (zh) * | 2016-11-30 | 2017-01-25 | 上海华力微电子有限公司 | 金属栅极结构及其制备方法 |
| CN108038260B (zh) * | 2017-11-10 | 2021-04-13 | 上海华力微电子有限公司 | Hkmg cmp工艺模型测试结构及建模方法 |
| CN110729183B (zh) * | 2018-07-16 | 2022-08-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法以及半导体器件 |
| CN113675091A (zh) * | 2020-05-15 | 2021-11-19 | 中芯国际集成电路制造(深圳)有限公司 | 半导体器件及其形成方法 |
| CN114420639B (zh) * | 2022-03-30 | 2022-07-01 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
| CN116053210B (zh) * | 2023-03-30 | 2023-06-27 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386082A (zh) * | 2010-08-31 | 2012-03-21 | 台湾积体电路制造股份有限公司 | 半导体元件的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050269644A1 (en) * | 2004-06-08 | 2005-12-08 | Brask Justin K | Forming integrated circuits with replacement metal gate electrodes |
| US8564063B2 (en) * | 2010-12-07 | 2013-10-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
-
2014
- 2014-01-14 CN CN201410016255.7A patent/CN104779147B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386082A (zh) * | 2010-08-31 | 2012-03-21 | 台湾积体电路制造股份有限公司 | 半导体元件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779147A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779147B (zh) | 一种金属栅极结构及其制备方法 | |
| CN106684144B (zh) | 半导体结构的制造方法 | |
| CN108231588A (zh) | 晶体管及其形成方法 | |
| CN106952873B (zh) | 鳍式场效应管的形成方法 | |
| CN107919327A (zh) | 半导体结构及其形成方法 | |
| CN105428304A (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| CN103117216B (zh) | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 | |
| CN103094325A (zh) | 半导体器件及其制造方法 | |
| CN105336589B (zh) | 晶体管的形成方法 | |
| CN107591362A (zh) | 半导体结构及其形成方法 | |
| CN106571336A (zh) | 鳍式场效应管的形成方法 | |
| CN106847683A (zh) | 提高鳍式场效应管性能的方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| CN107346783A (zh) | 半导体结构及其制造方法 | |
| CN104253029B (zh) | 晶体管的形成方法 | |
| CN108682652A (zh) | 金属栅极的制造方法 | |
| CN104103502B (zh) | 晶体管的形成方法 | |
| CN107731673A (zh) | 半导体结构及其形成方法 | |
| CN107492521A (zh) | 半导体结构及形成方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN109962018A (zh) | 半导体结构及其制造方法 | |
| CN105990341B (zh) | 半导体结构及其形成方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN106876273A (zh) | 半导体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |