CN108682652A - 金属栅极的制造方法 - Google Patents

金属栅极的制造方法 Download PDF

Info

Publication number
CN108682652A
CN108682652A CN201810486044.8A CN201810486044A CN108682652A CN 108682652 A CN108682652 A CN 108682652A CN 201810486044 A CN201810486044 A CN 201810486044A CN 108682652 A CN108682652 A CN 108682652A
Authority
CN
China
Prior art keywords
side wall
layer
gap
metal
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810486044.8A
Other languages
English (en)
Other versions
CN108682652B (zh
Inventor
李镇全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810486044.8A priority Critical patent/CN108682652B/zh
Publication of CN108682652A publication Critical patent/CN108682652A/zh
Application granted granted Critical
Publication of CN108682652B publication Critical patent/CN108682652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属栅极的制造方法，包括步骤：步骤一、形成多个伪栅结构，由第一侧墙和第二侧墙叠加组成侧墙，接触孔刻蚀停止层和层间膜；第二侧墙的材料的刻蚀速率和两侧的第一侧墙和接触孔刻蚀停止层的刻蚀速率不同。步骤二、自对准刻蚀去除第二侧墙并形成第一间隙。步骤三、淀积第三介质层填充第一间隙，利用第一间隙的顶部和底部的填充速率差异使第三介质层在第一间隙的顶部产生封口并在第一间隙的底部保留空隙从而形成间隙侧墙。步骤四、去除伪栅结构。步骤五、进行金属栅的金属沉积。步骤六、对金属栅的金属进行平坦化。本发明能形成间隙侧墙，能通过间隙侧墙降低侧墙的介电常数，从而能降低栅极寄生电容并提高器件的频率特性。

Description

金属栅极的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种金属栅极的制造方法。
背景技术
随着半导体技术的发展，先进逻辑芯片工艺已经达到28纳米节点以下的工艺制程。28纳米以下的工艺中，通常采用具有高介电常数栅介质层的金属栅，通常缩写为HKMG，其中HK表示高介电常数(HK)的栅介质层，MG表示金属栅。
HKMG的形成工艺中，通常需要采用到伪栅结构，伪栅结构通常采用由栅介质层如栅氧化层和多晶硅栅叠加而成的结构。利用伪栅结构形成组件如NMOS器件或PMOS器件的如源区、漏区、侧墙、接触孔刻蚀停止层(CESL)和第一层层间膜等工艺结构之后，再将伪栅结构去除，然后在伪栅结构去除的区域形成HKMG结构。HKMG结构的形成需要先形成高介电常数的栅介质层，再沉积金属层，之后对金属层进行化学机械研磨(CMP)平坦化。金属栅的金属通常采用铝。
如图1所示，是现有金属栅极的制造方法形成的金属栅极的结构图；在半导体衬底101表面形成多个伪栅结构，在各所述伪栅结构的侧面形成有侧墙103。在所述伪栅结构之间的所述侧墙103侧面和所述半导体衬底101表面形成接触孔刻蚀停止层104；在所述接触孔刻蚀停止层104表面形成有第一层层间膜，所述第一层层间膜将所述伪栅之间的区域完全填充且所述第一层层间膜的表面和所述接触孔刻蚀停止层104的表面都和各所述伪栅结构的表面相平。
之后，所述伪栅结构被去除，并在所述伪栅结构的去除区域填充金属栅102。
之后，形成第二层层间膜，所述第二层层间膜和所述第一层层间膜叠加成一个整体结构并在图1中用标记105表示。
在所述金属栅102的顶部以及位于所述金属栅102两侧的所述半导体衬底101表面的源区和漏区的顶部都形成由接触孔106，所述金属栅102顶部的接触孔106穿过所述第二层层间膜和所述金属栅102接触。所述源区顶部的接触孔106以及所述漏区顶部的接触孔106都穿过所述第二层层间膜和所述第一层层间膜。
如图1的虚线圈107所示，在所述金属栅103两侧的侧墙103通常采用氮化硅组成，氮化硅具有较大的介电常数，这会使得栅极结构的寄生电容增加，从而会影响器件的交流(AC)的频率性能。
发明内容
本发明所要解决的技术问题是提供一种金属栅极的制造方法，能降低栅极寄生电容，提高器件的频率特性。
为解决上述技术问题，本发明提供的金属栅极的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成多个伪栅结构，在各所述伪栅结构的侧面依次形成第一侧墙和第二侧墙并由所述第一侧墙和所述第二侧墙叠加组成侧墙。
在所述伪栅结构之间的所述侧墙侧面和所述半导体衬底表面形成接触孔刻蚀停止层；在所述接触孔刻蚀停止层表面形成第一层层间膜，所述第一层层间膜将所述伪栅之间的区域完全填充且所述第一层层间膜的表面和所述接触孔刻蚀停止层的表面都和各所述伪栅结构的表面相平。
在横向上，所述第二侧墙位于所述第一侧墙和所述接触孔刻蚀停止层之间，所述第二侧墙的材料的刻蚀速率不同于所述第一侧墙的材料的刻蚀速率以及所述接触孔刻蚀停止层的材料的刻蚀速率。
步骤二、利用所述第二侧墙和所述第一侧墙以及所述接触孔刻蚀停止层的材料的刻蚀速率的差异，自对准刻蚀去除所述第二侧墙并在所述第二侧墙去除位置处形成第一间隙。
步骤三、淀积第三介质层填充所述第一间隙，利用所述第三介质层在所述第一间隙的顶角位置处形成速率比在所述第一间隙的底部的形成速率快的特点使所述第三介质层在所述第一间隙的顶部产生封口，在所述第一间隙的底部保留有未填充所述第三介质层的空隙，由填充于所述第一间隙顶部的所述第三介质层和底部保留的空隙组成间隙侧墙，通过所述间隙侧墙降低所述侧墙的介电常数。
步骤四、去除所述伪栅结构。
步骤五、进行所述金属栅的金属沉积，所述金属栅的金属将所述伪栅结构去除的区域完全填充并延伸到所述伪栅结构外的所述第一层层间膜表面。
步骤六、进行所述金属化学机械研磨工艺对所述金属栅的金属进行平坦化，由平坦化后仅位于所述伪栅结构去除的区域的金属组成所述金属栅。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述伪栅结构由第一栅介质层和多晶硅栅叠加而成。
进一步的改进是，所述第一栅介质层为栅氧化层。
进一步的改进是，所述第一侧墙的材料为氮化硅；所述第二侧墙的材料为氧化硅；所述接触孔刻蚀停止层的材料为氮化硅。
进一步的改进是，所述第一层层间膜的材料为氧化硅。
进一步的改进是，步骤一包括如下分步骤：
步骤11、在所述半导体衬底表面依次形成第一栅介质层和多晶硅栅，对所述多晶硅栅和所述第一栅介质层进行光刻刻蚀形成各所述伪栅结构。
步骤12、采用沉积加全面刻蚀的工艺方法在各所述伪栅结构的侧面形成所述第一侧墙和所述第二侧墙。
步骤13、沉积所述接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述多晶硅栅表面、所述侧墙的侧面和所述侧墙之间的所述半导体衬底表面。
步骤14、沉积所述第一层层间膜，所述第一层层间膜将所述伪栅结构之间的区域完全填充并延伸到所述伪栅结构的顶部。
步骤15、进行以所述多晶硅栅为停止层的化学机械研磨工艺将所述多晶硅栅顶部的所述第一层层间膜和所述接触孔刻蚀停止层都去除并使所述伪栅结构之间的所述第一层层间膜的表面和所述接触孔刻蚀停止层的表面都和各所述伪栅结构的表面相平。
进一步的改进是，步骤二中采用湿法刻蚀工艺自对准刻蚀去除所述第二侧墙。
进一步的改进是，所述第三介质层的材料为氧化硅。
进一步的改进是，步骤三中采用淀积工艺形成所述第三介质层将所述第一间隙的顶部封口后，采用氧化硅的化学机械研磨工艺将所述第一间隙外的所述第三介质层去除以及将所述第一间隙区域的所述第三介质层的顶部表面和所述多晶硅栅的表面相平。
进一步的改进是，步骤三中采用化学气相沉积工艺淀积所述第三介质层。
进一步的改进是，步骤五中在金属沉积前还包括形成第二栅介质层的步骤，所述第二栅介质层由高介电常数材料组成，由所述第二栅介质层和所述金属栅叠加形成HKMG。
进一步的改进是，步骤五中所述金属栅的金属的材料包括铝和钨。
进一步的改进是，步骤六之后还包括步骤：
步骤七、形成第二层层间膜，形成接触孔，所述金属栅顶部的接触孔穿过所述第二层层间膜和所述金属栅接触。
步骤一中在所述伪栅结构两侧的所述半导体衬底表面还形成有源区和漏区，所述源区顶部的接触孔以及所述漏区顶部的接触孔都穿过所述第二层层间膜和所述第一层层间膜。
本发明在金属栅极的制造方法中，将伪栅结构两侧的侧墙设置为由两个材料不同的第一侧墙和第二侧墙叠加而成的结构，并在接触孔刻蚀停止层和第一层层间膜形成并平坦化之后，利用第二侧墙位于第一侧墙和接触孔刻蚀停止层之间且第二侧墙的材料和两侧的材料不同且刻蚀速率不同的特征能实现对第二侧墙的自对准刻蚀去除并形成第一间隙，之后在采用第三介质层仅将第一间隙的顶部封口，第一间隙的底部保留有空隙，从而能形成由填充于第一间隙顶部的第三介质层和底部保留的空隙组成的间隙侧墙，并由间隙侧墙叠加第一侧墙形成的最终侧墙，由于间隙侧墙中的空隙的介电常数比任何介质层的介电常数更低，故能通过间隙侧墙降低侧墙的介电常数，能降低栅极寄生电容并最后提高器件的在交流应用时的频率特性。
另外，本发明的间隙侧墙的形成仅需增加一次对第二侧墙的刻蚀以及对第一间隙的顶部封口填充即可实现，工艺简单。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有金属栅极的制造方法形成的金属栅极的结构图；
图2是本发明实施例方法的流程图；
图3A-图3F是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3F所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例金属栅极的制造方法包括如下步骤：
步骤一、如图3A所示，在半导体衬底1表面形成多个伪栅结构，在各所述伪栅结构的侧面依次形成第一侧墙3a和第二侧墙3b并由所述第一侧墙3a和所述第二侧墙3b叠加组成侧墙。
在所述伪栅结构之间的所述侧墙侧面和所述半导体衬底1表面形成接触孔刻蚀停止层4；在所述接触孔刻蚀停止层4表面形成第一层层间膜5，所述第一层层间膜5将所述伪栅之间的区域完全填充且所述第一层层间膜5的表面和所述接触孔刻蚀停止层4的表面都和各所述伪栅结构的表面相平。
在横向上，所述第二侧墙3b位于所述第一侧墙3a和所述接触孔刻蚀停止层4之间，所述第二侧墙3b的材料的刻蚀速率不同于所述第一侧墙3a的材料的刻蚀速率以及所述接触孔刻蚀停止层4的材料的刻蚀速率。
本发明实施例中，所述半导体衬底1为硅衬底。所述伪栅结构由第一栅介质层和多晶硅栅2叠加而成。
所述第一栅介质层为栅氧化层。
所述第一侧墙3a的材料为氮化硅；所述第二侧墙3b的材料为氧化硅；所述接触孔刻蚀停止层4的材料为氮化硅。
所述第一层层间膜5的材料为氧化硅。
步骤一包括如下分步骤：
步骤11、在所述半导体衬底1表面依次形成第一栅介质层和多晶硅栅2，对所述多晶硅栅2和所述第一栅介质层进行光刻刻蚀形成各所述伪栅结构。
步骤12、采用沉积加全面刻蚀的工艺方法在各所述伪栅结构的侧面形成所述第一侧墙3a和所述第二侧墙3b。
具体能为：先分别依次淀积所述第一侧墙3a的材料和所述第二侧墙3b的材料；之后依次对所述第二侧墙3b的材料和所述第一侧墙3a的材料进行刻蚀形成所述第一侧墙3a和所述第二侧墙3b。
也能为：先淀积所述第一侧墙3a的材料并进行刻蚀形成所述第一侧墙3a；再淀积所述第二侧墙3b的材料并进行刻蚀形成所述第二侧墙3b。
步骤13、沉积所述接触孔刻蚀停止层4，所述接触孔刻蚀停止层4覆盖在所述多晶硅栅2表面、所述侧墙的侧面和所述侧墙之间的所述半导体衬底1表面。
步骤14、沉积所述第一层层间膜5，所述第一层层间膜5将所述伪栅结构之间的区域完全填充并延伸到所述伪栅结构的顶部。
步骤15、进行以所述多晶硅栅2为停止层的化学机械研磨工艺将所述多晶硅栅2顶部的所述第一层层间膜5和所述接触孔刻蚀停止层4都去除并使所述伪栅结构之间的所述第一层层间膜5的表面和所述接触孔刻蚀停止层4的表面都和各所述伪栅结构的表面相平。
步骤二、如图3B所示，利用所述第二侧墙3b和所述第一侧墙3a以及所述接触孔刻蚀停止层4的材料的刻蚀速率的差异，自对准刻蚀去除所述第二侧墙3b并在所述第二侧墙3b去除位置处形成第一间隙201。
本发明实施例中，采用湿法刻蚀工艺自对准刻蚀去除所述第二侧墙3b。
步骤三、如图3C所示，淀积第三介质层6填充所述第一间隙201，利用所述第三介质层6在所述第一间隙201的顶角位置处形成速率比在所述第一间隙201的底部的形成速率快的特点使所述第三介质层6在所述第一间隙201的顶部产生封口，在所述第一间隙201的底部保留有未填充所述第三介质层6的空隙7，由填充于所述第一间隙201顶部的所述第三介质层6和底部保留的空隙7组成间隙侧墙，通过所述间隙侧墙降低所述侧墙的介电常数。也即，在淀积所述第三介质层6中，在所述第一间隙201的顶部的开角为270度，而在第一间隙201的底部的开角为90度，故在所述第一间隙201的顶部的生长速度更快并且很容易在所述第一间隙201的顶部封口，也即本发明实施例中利用到了所述第三介质层6在淀积过程中的台阶覆盖能量较差的特点。
本发明实施例中，所述第三介质层6的材料为氧化硅。采用淀积工艺形成所述第三介质层6将所述第一间隙201的顶部封口后，如图3D所示，采用氧化硅的化学机械研磨工艺将所述第一间隙201外的所述第三介质层6去除以及将所述第一间隙201区域的所述第三介质层6的顶部表面和所述多晶硅栅2的表面相平。较佳为，步骤三中采用化学气相沉积工艺淀积所述第三介质层6。
步骤四、如图3D所示，去除所述伪栅结构。
步骤五、如图3E所示，进行所述金属栅8的金属沉积，所述金属栅8的金属将所述伪栅结构去除的区域完全填充并延伸到所述伪栅结构外的所述第一层层间膜5表面。
本发明实施例中，在金属沉积前还包括形成第二栅介质层的步骤，所述第二栅介质层由高介电常数材料组成，由所述第二栅介质层和所述金属栅8叠加形成HKMG。
所述金属栅8的金属的材料包括铝和钨。
步骤六、如图3F所示，进行所述金属化学机械研磨工艺对所述金属栅8的金属进行平坦化，由平坦化后仅位于所述伪栅结构去除的区域的金属组成所述金属栅8。
还包括步骤：
步骤七、形成第二层层间膜9，形成接触孔10，所述金属栅8顶部的接触孔10穿过所述第二层层间膜9和所述金属栅8接触。
步骤一中在所述伪栅结构两侧的所述半导体衬底1表面还形成有源区和漏区，所述源区顶部的接触孔10以及所述漏区顶部的接触孔10都穿过所述第二层层间膜9和所述第一层层间膜5。
本发明实施例在金属栅极的制造方法中，将伪栅结构两侧的侧墙设置为由两个材料不同的第一侧墙3a和第二侧墙3b叠加而成的结构，并在接触孔刻蚀停止层4和第一层层间膜5形成并平坦化之后，利用第二侧墙3b位于第一侧墙3a和接触孔刻蚀停止层4之间且第二侧墙3b的材料和两侧的材料不同且刻蚀速率不同的特征能实现对第二侧墙3b的自对准刻蚀去除并形成第一间隙201，之后在采用第三介质层6仅将第一间隙201的顶部封口，第一间隙201的底部保留有空隙7，从而能形成由填充于第一间隙201顶部的第三介质层6和底部保留的空隙7组成的间隙侧墙，并由间隙侧墙叠加第一侧墙3a形成的最终侧墙，由于间隙侧墙中的空隙7的介电常数比任何介质层的介电常数更低，故能通过间隙侧墙降低侧墙的介电常数，能降低栅极寄生电容并最后提高器件的在交流应用时的频率特性。
另外，本发明实施例的间隙侧墙的形成仅需增加一次对第二侧墙3b的刻蚀以及对第一间隙201的顶部封口填充即可实现，工艺简单。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (14)

1.一种金属栅极的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面形成多个伪栅结构，在各所述伪栅结构的侧面依次形成第一侧墙和第二侧墙并由所述第一侧墙和所述第二侧墙叠加组成侧墙；
在所述伪栅结构之间的所述侧墙侧面和所述半导体衬底表面形成接触孔刻蚀停止层；在所述接触孔刻蚀停止层表面形成第一层层间膜，所述第一层层间膜将所述伪栅之间的区域完全填充且所述第一层层间膜的表面和所述接触孔刻蚀停止层的表面都和各所述伪栅结构的表面相平；
在横向上，所述第二侧墙位于所述第一侧墙和所述接触孔刻蚀停止层之间，所述第二侧墙的材料的刻蚀速率不同于所述第一侧墙的材料的刻蚀速率以及所述接触孔刻蚀停止层的材料的刻蚀速率；
步骤二、利用所述第二侧墙和所述第一侧墙以及所述接触孔刻蚀停止层的材料的刻蚀速率的差异，自对准刻蚀去除所述第二侧墙并在所述第二侧墙去除位置处形成第一间隙；
步骤三、淀积第三介质层填充所述第一间隙，利用所述第三介质层在所述第一间隙的顶角位置处形成速率比在所述第一间隙的底部的形成速率快的特点使所述第三介质层在所述第一间隙的顶部产生封口，在所述第一间隙的底部保留有未填充所述第三介质层的空隙，由填充于所述第一间隙顶部的所述第三介质层和底部保留的空隙组成间隙侧墙，通过所述间隙侧墙降低所述侧墙的介电常数；
步骤四、去除所述伪栅结构；
步骤五、进行所述金属栅的金属沉积，所述金属栅的金属将所述伪栅结构去除的区域完全填充并延伸到所述伪栅结构外的所述第一层层间膜表面；
步骤六、进行所述金属化学机械研磨工艺对所述金属栅的金属进行平坦化，由平坦化后仅位于所述伪栅结构去除的区域的金属组成所述金属栅。
2.如权利要求1所述的金属栅极的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的金属栅极的制造方法，其特征在于：所述伪栅结构由第一栅介质层和多晶硅栅叠加而成。
4.如权利要求3所述的金属栅极的制造方法，其特征在于：所述第一栅介质层为栅氧化层。
5.如权利要求3所述的金属栅极的制造方法，其特征在于：所述第一侧墙的材料为氮化硅；所述第二侧墙的材料为氧化硅；所述接触孔刻蚀停止层的材料为氮化硅。
6.如权利要求3所述的金属栅极的制造方法，其特征在于：所述第一层层间膜的材料为氧化硅。
7.如权利要求3所述的金属栅极的制造方法，其特征在于：步骤一包括如下分步骤：
步骤11、在所述半导体衬底表面依次形成第一栅介质层和多晶硅栅，对所述多晶硅栅和所述第一栅介质层进行光刻刻蚀形成各所述伪栅结构；
步骤12、采用沉积加全面刻蚀的工艺方法在各所述伪栅结构的侧面形成所述第一侧墙和所述第二侧墙；
步骤13、沉积所述接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述多晶硅栅表面、所述侧墙的侧面和所述侧墙之间的所述半导体衬底表面；
步骤14、沉积所述第一层层间膜，所述第一层层间膜将所述伪栅结构之间的区域完全填充并延伸到所述伪栅结构的顶部；
步骤15、进行以所述多晶硅栅为停止层的化学机械研磨工艺将所述多晶硅栅顶部的所述第一层层间膜和所述接触孔刻蚀停止层都去除并使所述伪栅结构之间的所述第一层层间膜的表面和所述接触孔刻蚀停止层的表面都和各所述伪栅结构的表面相平。
8.如权利要求5所述的金属栅极的制造方法，其特征在于：步骤二中采用湿法刻蚀工艺自对准刻蚀去除所述第二侧墙。
9.如权利要求5所述的金属栅极的制造方法，其特征在于：所述第三介质层的材料为氧化硅。
10.如权利要求9所述的金属栅极的制造方法，其特征在于：步骤三中采用淀积工艺形成所述第三介质层将所述第一间隙的顶部封口后，采用氧化硅的化学机械研磨工艺将所述第一间隙外的所述第三介质层去除以及将所述第一间隙区域的所述第三介质层的顶部表面和所述多晶硅栅的表面相平。
11.如权利要求10所述的金属栅极的制造方法，其特征在于：步骤三中采用化学气相沉积工艺淀积所述第三介质层。
12.如权利要求1所述的金属栅极的制造方法，其特征在于：步骤五中在金属沉积前还包括形成第二栅介质层的步骤，所述第二栅介质层由高介电常数材料组成，由所述第二栅介质层和所述金属栅叠加形成HKMG。
13.如权利要求1或12所述的金属栅极的制造方法，其特征在于：步骤五中所述金属栅的金属的材料包括铝和钨。
14.如权利要求12所述的金属栅极的制造方法，其特征在于：步骤六之后还包括步骤：
步骤七、形成第二层层间膜，形成接触孔，所述金属栅顶部的接触孔穿过所述第二层层间膜和所述金属栅接触；
步骤一中在所述伪栅结构两侧的所述半导体衬底表面还形成有源区和漏区，所述源区顶部的接触孔以及所述漏区顶部的接触孔都穿过所述第二层层间膜和所述第一层层间膜。
CN201810486044.8A 2018-05-21 2018-05-21 金属栅极的制造方法 Active CN108682652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810486044.8A CN108682652B (zh) 2018-05-21 2018-05-21 金属栅极的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810486044.8A CN108682652B (zh) 2018-05-21 2018-05-21 金属栅极的制造方法

Publications (2)

Publication Number Publication Date
CN108682652A true CN108682652A (zh) 2018-10-19
CN108682652B CN108682652B (zh) 2021-02-02

Family

ID=63805261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810486044.8A Active CN108682652B (zh) 2018-05-21 2018-05-21 金属栅极的制造方法

Country Status (1)

Country Link
CN (1) CN108682652B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504217A (zh) * 2019-08-22 2019-11-26 上海华力集成电路制造有限公司 晶体管的制造方法及晶体管
CN111696867A (zh) * 2019-03-15 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及形成方法
CN113517196A (zh) * 2021-06-28 2021-10-19 上海华力集成电路制造有限公司 一种减小FinFET器件寄生电容的空气侧墙制作方法
CN113644024A (zh) * 2021-07-27 2021-11-12 上海华力集成电路制造有限公司 一种接触孔刻蚀关键尺寸的方法和半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315117A1 (en) * 2008-06-18 2009-12-24 International Business Machines Corporation Cmos devices having reduced threshold voltage variations and methods of manufacture thereof
CN103187448A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
US20170125539A1 (en) * 2015-11-03 2017-05-04 International Business Machines Corporation Etch stop for airgap protection
CN107464813A (zh) * 2016-05-26 2017-12-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN207068870U (zh) * 2017-08-10 2018-03-02 睿力集成电路有限公司 一种半导体晶体管结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315117A1 (en) * 2008-06-18 2009-12-24 International Business Machines Corporation Cmos devices having reduced threshold voltage variations and methods of manufacture thereof
CN103187448A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
US20170125539A1 (en) * 2015-11-03 2017-05-04 International Business Machines Corporation Etch stop for airgap protection
CN107464813A (zh) * 2016-05-26 2017-12-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN207068870U (zh) * 2017-08-10 2018-03-02 睿力集成电路有限公司 一种半导体晶体管结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696867A (zh) * 2019-03-15 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及形成方法
CN111696867B (zh) * 2019-03-15 2023-09-19 中芯国际集成电路制造(上海)有限公司 半导体结构及形成方法
CN110504217A (zh) * 2019-08-22 2019-11-26 上海华力集成电路制造有限公司 晶体管的制造方法及晶体管
CN113517196A (zh) * 2021-06-28 2021-10-19 上海华力集成电路制造有限公司 一种减小FinFET器件寄生电容的空气侧墙制作方法
CN113644024A (zh) * 2021-07-27 2021-11-12 上海华力集成电路制造有限公司 一种接触孔刻蚀关键尺寸的方法和半导体器件

Also Published As

Publication number Publication date
CN108682652B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN104681487B (zh) 用于嵌入hk‑mg工艺中的分裂栅极存储器的cmp制造方案
CN108682652A (zh) 金属栅极的制造方法
CN107887395A (zh) Nand存储器及其制备方法
CN108735656A (zh) 具有多个接触插塞的装置及其制造方法
CN106876397A (zh) 三维存储器及其形成方法
CN107689376A (zh) 半导体器件和方法
CN103633042A (zh) 半导体器件封装件及其封装方法
CN104779147B (zh) 一种金属栅极结构及其制备方法
JP2023532974A (ja) スタックゲート構造
CN109979880A (zh) 半导体结构及其形成方法
CN108807532A (zh) 半导体装置及其制造方法
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
CN107481933A (zh) 半导体结构及其制造方法
CN103943621A (zh) 浅沟槽隔离结构及其形成方法
CN103904028A (zh) 一种半导体结构及其制造方法
CN103811538B (zh) 具有器件收益和生产率改进的金属栅极结构
CN108766878A (zh) 金属栅极的制造方法
US20200303247A1 (en) Semiconductor structures with a protective liner and methods of forming the same
CN107275278A (zh) 半导体结构的形成方法
CN109950207A (zh) 栅极的制造方法
CN106601741A (zh) 一种半导体器件及其制备方法、电子装置
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
CN105097516A (zh) 一种FinFET器件及其制造方法、电子装置
CN109817571B (zh) 一种平坦化处理方法以及三维存储器的制备方法
TWI703673B (zh) 半導體裝置的製造方法以及半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant