CN103187448A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN103187448A
CN103187448A CN2011104594128A CN201110459412A CN103187448A CN 103187448 A CN103187448 A CN 103187448A CN 2011104594128 A CN2011104594128 A CN 2011104594128A CN 201110459412 A CN201110459412 A CN 201110459412A CN 103187448 A CN103187448 A CN 103187448A
Authority
CN
China
Prior art keywords
layer
grid structure
dielectric layer
semiconductor substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104594128A
Other languages
English (en)
Other versions
CN103187448B (zh
Inventor
倪景华
李凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110459412.8A priority Critical patent/CN103187448B/zh
Publication of CN103187448A publication Critical patent/CN103187448A/zh
Application granted granted Critical
Publication of CN103187448B publication Critical patent/CN103187448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体结构，包括：半导体衬底，在所述半导体衬底中包括源/漏极；栅极结构，位于所述半导体衬底上；以及金属连线，用于将所述源/漏极栅极结构引出，引出所述源极或所述漏极的金属连线分别与所述栅极之间具有空气间隙。由于具有空气间隙，所述金属连线和所述栅极之间的寄生电容减小，从而改善了半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术，特别涉及一种具有金属栅极的半导体结构及其形成方法。
背景技术
为了将源/漏极引出，需要在源/漏极上制作金属连线。连线之间的寄生电容(Parasitic Capacitance)不利于降低信号传输RC延迟(Resistance CapacitanceDelay)，对此，普遍采用的一种方法是通过在金属连线之间形成具有低介电常数(K)的介质层来减小寄生电容。
现有技术中的半导体结构的形成方法包括：
请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的栅介质材料层101’；形成覆盖所述栅介质材料层101’的栅电极材料层103’；形成位于所述栅电极材料层103’表面的光刻胶层105，并对所述光刻胶层105进行图形化，定义出栅极结构的形状。
请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述栅电极材料层103’和栅介质材料层101’，形成栅极结构，所述栅极结构包括栅介质层101和栅电极103；在所述半导体衬底100中形成源/漏极(未示出)。
请参考图3，去除所述图形化的光刻胶层，形成覆盖所述栅极结构以及所述半导体衬底100的介质层107。
请参考图4，在所述介质层107中形成分别与所述栅电极103以及所述源/漏极接触的通孔109。
请参考图5，在所述通孔109中填充金属材料，形成金属连线111。
然而，随着工艺节点达到45纳米及以下，器件尺寸的缩小引发了新的问题。为此，金属栅极被广泛地应用。金属栅极包括由具有高介电常数的材料(高K材料)制作的栅介质层和由金属材料制作的栅电极。由于高K材料的存在，在具有金属栅极的半导体结构中，减小金属连线间的寄生电容尤为重要。
因此，需要一种半导体结构及其形成方法，能够降低将源/漏极引出的金属连线之间的寄生电容，改善器件的性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够降低将源/漏极引出的金属连线之间的寄生电容，改善所形成的半导体结构的性能。
为解决上述问题，本发明的实施例提供一种半导体结构，包括：半导体衬底，在所述半导体衬底中包括源/漏极；栅极结构，位于所述半导体衬底上；以及金属连线，用于将所述源/漏极引出，其特征在于，引出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。
可选地，所述空气间隙的宽度范围是50埃至200埃。
可选地，所述金属连线的宽度范围是20纳米至150纳米。
可选地，所述栅极结构包括：栅介质层；功函数层，位于所述栅介质层上；以及金属层，位于所述功函数层上。
可选地，所述栅介质层包括HfO、ZrO、WN、Al2O3、HfSiO、或其任意组合。
可选地，所述功函数层包括TiN、TaN或WN。
为解决上述问题，本发明的实施例还提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的侧壁和所述半导体衬底上形成有阻挡层，所述阻挡层上形成有第一层间介质层；在所述栅极结构的表面形成保护层；去除位于所述栅极结构侧壁上的所述阻挡层，形成空气间隙；在所述第一层间介质层、所述保护层上形成第二层间介质层；以及形成分别将所述源/漏极引出的金属连线。
可选地，利用干法刻蚀去除所述栅极结构侧壁上的所述阻挡层，所述干法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述保护层、所述栅极结构侧壁的材料、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。
可选地，所述干法刻蚀工艺采用CH2F2或CH3F等作为刻蚀气体。
可选地，去除所述阻挡层的工艺包括：利用湿法刻蚀去除所述栅极结构侧壁上的所述阻挡层，所述湿法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述保护层、所述栅极结构侧壁的材料、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。
可选地，所述湿法刻蚀工艺使用磷酸作为刻蚀剂。
可选地，形成所述栅极结构、所述阻挡层以及所述第一层间介质层的步骤包括：在所述半导体衬底上形成牺牲层；形成原始阻挡层，所述原始阻挡层覆盖所述牺牲层和所述半导体衬底；形成原始第一层间介质层，所述原始第一层间介质层覆盖所述原始阻挡层；对所述原始第一层间介质层和所述原始阻挡层进行平坦化工艺，直至暴露出所述牺牲层；以及去除所述牺牲层以形成开口，在所述开口中形成栅极结构。
可选地，所述栅极结构包括位于所述开口底部的栅介质层、位于所述开口的侧壁和所述栅介质层上的功函数层和位于所述功函数层上的金属层。
可选地，形成所述金属连线的步骤包括：利用干法刻蚀形成分别与所述栅极结构以及所述栅极结构两侧的所述半导体衬底接触的通孔，所述干法刻蚀采用CF4、CHF3，、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体；以及在所述通孔中填充金属材料，形成所述金属连线。
可选地，形成所述保护层的工艺包括：利用自对准方式在所述栅极结构的表面选择性地沉积CoWP。
可选地，所述阻挡层的厚度是50埃至200埃。
可选地，所述功函数层的材料是TiN，TaN或WN。
与现有技术相比，本发明具有以下优点：
在所述栅极结构的两侧形成空气间隙。由于空气具有较低的介电常数，其相对介电常数为1.0，因此，将源/漏极引出的金属连线之间的寄生电容减小了，从而改善了半导体结构的性能。
附图说明
图1至图5是现有的半导体结构的形成过程的中间结构的剖面结构示意图。
图6是本发明一个实施例的半导体结构的形成方法的流程示意图。
图7至图15是本发明一个实施例的半导体结构的形成过程的中间结构的剖面结构示意图。
具体实施方式
本发明的实施例通过在栅极结构两侧形成空气间隙来减小将源/漏极引出的金属连线之间的寄生电容，改善半导体结构的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明首先提供了一种半导体结构，包括：半导体衬底，在所述半导体衬底中包括源/漏极；栅极结构，位于所述半导体衬底上；以及金属连线，用于将所述源/漏极引出，引出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。
在本发明的一个实施例中，所述空气间隙的宽度范围是50埃至200埃，所述金属连线的宽度范围是20纳米至150纳米，所述金属连线的材料包括铜或钨。
在本发明的一个实施例中，所述栅极结构包括：栅介质层；功函数层，位于所述栅介质层上；以及金属层，位于所述功函数层上。
在本发明的一个实施例中，所述栅介质层的材料包括：HfO、ZrO、WN、Al2O3、HfSiO、或其任意组合。所述功函数层的材料包括：TiN、TaN或WN。
下面给出形成上述结构的方法实施例。
本发明首先提供了一种半导体结构的形成方法，参考图6，该方法包括：
S101：提供半导体衬底，所述半导体衬底中包括源/漏极；
S102：在所述半导体衬底上形成栅极结构，所述栅极结构的侧壁及所述半导体衬底上形成有阻挡层，所述阻挡层上形成有第一层间介质层；
S103：在所述栅极结构的表面形成保护层；
S104：去除位于所述栅极结构侧壁上的所述阻挡层，形成空气间隙；
S105：在所述第一层间介质层、所述保护层上形成第二层间介质层；以及
S106：形成分别将所述源/漏极引出的金属连线。
下面结合中间剖面结构示意图图7至图15进行详细说明。
参考图7，提供半导体衬底200，所述半导体衬底200中包括源/漏极(未示出)，所述半导体衬底上形成有牺牲层202。
所述半导体衬底200的材料为常规的半导体材料，如硅、绝缘体上硅、锗硅或其任意组合。
所述牺牲层202的位置和尺寸与后续形成的栅极结构相对应。位于所述牺牲层202两侧的所述半导体衬底200中形成有源/漏极(未示出)。所述源/漏极也可在形成栅极结构之后再形成。形成所述源/漏极的方法为本领域的技术人员所熟知，在此不再赘述。
所述牺牲层202的材料可以是多晶硅。形成所述牺牲层202可以采用本领域常用的方法，例如，先在所述半导体衬底200上沉积牺牲材料层，在所述牺牲材料层上形成图形化的光刻胶层，以所述光刻胶层为掩膜刻蚀所述牺牲材料层以形成所述牺牲层202。
然后，参考图8，形成覆盖所述牺牲层202和所述半导体衬底200的原始阻挡层204’以及覆盖所述原始阻挡层204’的原始第一层间介质层206’。
所述原始阻挡层204’的材料可以是氮化硅，用于定义后续形成的空气间隙的形状，以及在后续的刻蚀工艺中提供刻蚀停止层。可以采用沉积工艺，例如物理或化学气相沉积，形成所述原始阻挡层204’。所述原始阻挡层204’的厚度决定了后续形成的空气间隙的宽度。在本发明的一个实施例中，所述原始阻挡层204’的厚度是50埃至200埃。
所述原始第一层间介质层206’用于隔离不同的半导体结构和提供机械支撑。所述原始第一层间介质层206’的形成工艺为沉积工艺。所述原始第一层间介质层206’的材料可以是相对介电常数小于3.0的低K介质材料。在本发明的一个实施例中，所述低K介质材料中含有C、Si、O和H元素。
然后，参考图9，对所述原始第一层间介质层206’和所述原始阻挡层204’进行平坦化工艺，直至露出所述牺牲层202，形成阻挡层204和第一层间介质层206。
可以采用诸如化学机械研磨等工艺进行平坦化，从而得到如图9所示的结构。
然后，参考图10，去除所述牺牲层202以形成开口。
去除所述牺牲层202以形成开口的工艺为本领域技术人员所熟知，例如可以采取干法刻蚀工艺，在此不再赘述。
然后，参考图11，在所述开口中形成栅极结构。
在本发明的一个实施例中，形成所述栅极结构的步骤包括：在所述开口的底部沉积高K材料，以形成栅介质层208；在所述栅介质层208上，以及所述开口的侧壁上形成功函数(Work Function)层210；以及，在所述开口中填充金属材料，形成位于所述功函数层210上的金属层212。
所述功函数层210和所述金属层212构成了栅电极。所述功函数层210用于调节所述栅电极的功函数，以得到更好的电学性能。在本发明的实施例中，所述功函数层210覆盖所述金属层212的侧壁，在后续工艺中进一步地起到保护所述金属层212的作用。在本发明的一个实施例中，所述栅介质层包括HfO、ZrO、WN、Al2O3、HfSiO、或其任意组合，所述功函数层210的材料是TiN，TaN或WN。
然后，参考图12，在所述栅极结构的表面形成保护层214。
在后续去除所述阻挡层204的工艺中，所述保护层214保护所述栅极结构不被影响。
在本发明的一个实施例中，所述保护层214可以是CoWP，形成所述保护层214的工艺包括：利用自对准方式在所述栅极结构的表面选择性地沉积CoWP材料。
然后，参考图13，去除位于所述栅极结构侧壁上的所述阻挡层204，形成空气间隙216。
在本发明的一个实施例中，利用干法刻蚀去除位于所述栅极结构侧壁上的所述阻挡层204。所述干法刻蚀工艺对所述阻挡层204的刻蚀率比对所述栅极结构侧壁的材料、所述保护层214、所述第一层间介质层206或所述半导体衬底200的任一刻蚀率大，比如，选择比(即高刻蚀率相对于低刻蚀率的比例)大于等于10。因此，在所述干法刻蚀的过程中，所述栅极结构、所述第一层间介质层206和所述半导体衬底200基本未受到损伤。
在本发明的一个具体实施例中，所述干法刻蚀工艺采用CH2F2或CH3F等作为刻蚀气体。
在本发明的又一实施例中，采用湿法刻蚀去除位于所述栅极结构侧壁上的所述阻挡层204。所述湿法刻蚀工艺对所述阻挡层204的刻蚀率比对所述栅极结构侧壁的材料、所述保护层214、所述第一层间介质层206或所述半导体衬底200的任一刻蚀率大，例如，选择比大于等于10。因此，在所述湿法刻蚀的过程中，所述栅极结构、所述第一层间介质层206和所述半导体衬底200基本未受到损伤。
在本发明的一个具体实施例中，所述湿法刻蚀工艺使用磷酸作为刻蚀剂。
然后，参考图14，在所述第一层间介质层206、所述保护层214上形成第二层间介质层218。
所述第二层间介质层218用于电性隔离并提供机械支撑。
形成所述第二层间介质层218的工艺可以参考形成所述第一层间介质层206的工艺。需要说明的是，在本发明的一个实施例中，由于所述阻挡层的厚度是50埃至200埃，即所述空气间隙216的宽度是50埃至200埃，因此，常规的沉积工艺无法使沉积气体进入所述空气间隙216中，从而，所述第二层间介质层218不会形成在所述空气间隙216中。
然后，参考图15，形成分别与所述栅极结构和所述半导体衬底200接触的金属连线220。
所述金属连线220分别将所述栅极结构和位于所述半导体衬底200中的源/漏极引出。
在本发明的一个实施例中，形成所述金属连线220的工艺包括：以位于所述半导体衬底200上的所述阻挡层204和位于所述栅极结构上的所述保护层214作为刻蚀停止层，刻蚀位于所述栅极结构两侧的所述第一层间介质层206和所述第二层间介质层218以及位于所述栅极结构上的所述第二层间介质层218，形成分别与所述阻挡层204和所述保护层214接触的通孔；进一步刻蚀所述通孔底部的所述阻挡层204和所述保护层214，使所述通孔的底部分别暴露所述半导体衬底200和所述栅极结构；以及，在所述通孔中填充金属材料，形成所述金属连线220。
在本发明的一个实施例中，利用干法刻蚀形成所述通孔。所述干法刻蚀采用CF4、CHF3，、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体。
在本发明的一个实施例中，所述金属连线220的材料是铜或钨。
至此，形成了所述半导体结构。
与现有技术相比，本发明的实施例具有以下优点：
在所述栅极结构的两侧形成空气间隙。由于空气具有较低的介电常数，其相对介电常数为1.0，因此，将所述源/漏极引出的金属连线之间的寄生电容减小了，从而改善了半导体结构的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种半导体结构，包括：
半导体衬底，在所述半导体衬底中包括源/漏极；
栅极结构，位于所述半导体衬底上；以及
金属连线，用于将所述源/漏极引出，
其特征在于，引出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。
2.如权利要求1所述的半导体结构，其特征在于，所述空气间隙的宽度范围是50埃至200埃。
3.如权利要求1所述的半导体结构，其特征在于，所述金属连线的宽度范围是20纳米至150纳米。
4.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：栅介质层；功函数层，位于所述栅介质层上；以及金属层，位于所述功函数层上。
5.如权利要求4所述的半导体结构，其特征在于，所述栅介质层包括HfO、ZrO、WN、Al2O3、HfSiO、或其任意组合。
6.如权利要求4所述的半导体结构，其特征在于，所述功函数层包括TiN、TaN或WN。
7.一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的侧壁和所述半导体衬底上形成有阻挡层，所述阻挡层上形成有第一层间介质层；
在所述栅极结构的表面形成保护层；
去除位于所述栅极结构侧壁上的所述阻挡层，形成空气间隙；
在所述第一层间介质层、所述保护层上形成第二层间介质层；以及形成分别将所述源/漏极引出的金属连线。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，利用干法刻蚀去除所述栅极结构侧壁上的所述阻挡层，所述干法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述保护层、所述栅极结构侧壁的材料、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺采用CH2F2或CH3F等作为刻蚀气体。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，去除所述阻挡层的工艺包括：利用湿法刻蚀去除所述栅极结构侧壁上的所述阻挡层，所述湿法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述保护层、所述栅极结构侧壁的材料、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺使用磷酸作为刻蚀剂。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述栅极结构、所述阻挡层以及所述第一层间介质层的步骤包括：
在所述半导体衬底上形成牺牲层；
形成原始阻挡层，所述原始阻挡层覆盖所述牺牲层和所述半导体衬底；
形成原始第一层间介质层，所述原始第一层间介质层覆盖所述原始阻挡层；
对所述原始第一层间介质层和所述原始阻挡层进行平坦化工艺，直至暴露出所述牺牲层；以及
去除所述牺牲层以形成开口，在所述开口中形成栅极结构。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述栅极结构包括位于所述开口底部的栅介质层、位于所述开口的侧壁和所述栅介质层上的功函数层和位于所述功函数层上的金属层。
14.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述金属连线的步骤包括：利用干法刻蚀形成分别与所述栅极结构以及所述栅极结构两侧的所述半导体衬底接触的通孔，所述干法刻蚀采用CF4、CHF3，、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体；以及在所述通孔中填充金属材料，形成所述金属连线。
15.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺包括：利用自对准方式在所述栅极结构的表面选择性地沉积CoWP。
16.如权利要求7所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度是50埃至200埃。
17.如权利要求13所述的半导体结构的形成方法，其特征在于，所述功函数层的材料是TiN，TaN或WN。
CN201110459412.8A 2011-12-31 2011-12-31 半导体结构及其形成方法 Active CN103187448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110459412.8A CN103187448B (zh) 2011-12-31 2011-12-31 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110459412.8A CN103187448B (zh) 2011-12-31 2011-12-31 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103187448A true CN103187448A (zh) 2013-07-03
CN103187448B CN103187448B (zh) 2016-03-16

Family

ID=48678534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110459412.8A Active CN103187448B (zh) 2011-12-31 2011-12-31 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103187448B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187449A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105280550A (zh) * 2015-10-12 2016-01-27 上海集成电路研发中心有限公司 后道互连中实现空气隙的方法
CN105789032A (zh) * 2016-05-10 2016-07-20 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
CN107731929A (zh) * 2017-09-28 2018-02-23 信利（惠州）智能显示有限公司 薄膜晶体管及其制作方法、以及阵列基板与显示装置
CN108682652A (zh) * 2018-05-21 2018-10-19 上海华力集成电路制造有限公司 金属栅极的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914519A (en) * 1997-07-26 1999-06-22 United Microelectronics Corp. Air-gap spacer of a metal-oxide-semiconductor device
US6093612A (en) * 1997-05-24 2000-07-25 Lg Semicon Co., Ltd. Metal oxide silicon field effect transistor (MOSFET) and fabrication method of same
CN1777976A (zh) * 2003-04-23 2006-05-24 先进微装置公司 形成通过加入硅来调整功函数的金属栅极结构的方法
US20080040697A1 (en) * 2006-06-21 2008-02-14 International Business Machines Corporation Design Structure Incorporating Semiconductor Device Structures with Voids
CN103187449A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093612A (en) * 1997-05-24 2000-07-25 Lg Semicon Co., Ltd. Metal oxide silicon field effect transistor (MOSFET) and fabrication method of same
US5914519A (en) * 1997-07-26 1999-06-22 United Microelectronics Corp. Air-gap spacer of a metal-oxide-semiconductor device
CN1777976A (zh) * 2003-04-23 2006-05-24 先进微装置公司 形成通过加入硅来调整功函数的金属栅极结构的方法
US20080040697A1 (en) * 2006-06-21 2008-02-14 International Business Machines Corporation Design Structure Incorporating Semiconductor Device Structures with Voids
CN103187449A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187449A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103187449B (zh) * 2011-12-31 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105280550A (zh) * 2015-10-12 2016-01-27 上海集成电路研发中心有限公司 后道互连中实现空气隙的方法
CN105280550B (zh) * 2015-10-12 2018-06-22 上海集成电路研发中心有限公司 后道互连中实现空气隙的方法
CN105789032A (zh) * 2016-05-10 2016-07-20 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
CN107731929A (zh) * 2017-09-28 2018-02-23 信利（惠州）智能显示有限公司 薄膜晶体管及其制作方法、以及阵列基板与显示装置
CN108682652A (zh) * 2018-05-21 2018-10-19 上海华力集成电路制造有限公司 金属栅极的制造方法

Also Published As

Publication number Publication date
CN103187448B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
US20150091089A1 (en) Air-spacer mos transistor
CN102867748B (zh) 一种晶体管及其制作方法和包括该晶体管的半导体芯片
US10847513B2 (en) Buried interconnect conductor
CN106941118A (zh) 半导体结构及其制造方法
US10854602B2 (en) FinFET device and method for fabricating the same
CN109904120B (zh) 半导体器件及其制造方法
US10361311B2 (en) Semiconductor structure including low-k spacer material
CN103165429B (zh) 金属栅极形成方法
CN103890930A (zh) 用于嵌入式dram的替代栅多栅晶体管
CN103187448B (zh) 半导体结构及其形成方法
CN102487048A (zh) 半导体器件的形成方法
CN104617093A (zh) 半导体结构及其形成方法
CN108574005B (zh) 半导体器件及其形成方法
CN108695382B (zh) 半导体装置及其制造方法
US7119023B2 (en) Process integration of SOI FETs with active layer spacer
CN103474391B (zh) 形成高介电层金属栅器件接触孔的方法
CN103811538A (zh) 具有器件收益和生产率改进的金属栅极结构
CN109841507B (zh) 半导体器件及其形成方法
CN102386098B (zh) Mos晶体管及其形成方法
CN103187449B (zh) 半导体结构及其形成方法
CN104425371A (zh) 半导体结构的形成方法
US11152507B2 (en) Vertical field-effect transistor with a bottom contact that exhibits low electrical resistance
CN102956545B (zh) 金属互连线的制造方法
CN103187255B (zh) 高k金属栅电极的制作方法及其高k金属栅结构
CN102856207A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant