CN105280550B - 后道互连中实现空气隙的方法 - Google Patents

后道互连中实现空气隙的方法 Download PDF

Info

Publication number
CN105280550B
CN105280550B CN201510656788.6A CN201510656788A CN105280550B CN 105280550 B CN105280550 B CN 105280550B CN 201510656788 A CN201510656788 A CN 201510656788A CN 105280550 B CN105280550 B CN 105280550B
Authority
CN
China
Prior art keywords
hole
hard mask
mask layer
gap
air
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510656788.6A
Other languages
English (en)
Other versions
CN105280550A (zh
Inventor
姚嫦娲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201510656788.6A priority Critical patent/CN105280550B/zh
Publication of CN105280550A publication Critical patent/CN105280550A/zh
Application granted granted Critical
Publication of CN105280550B publication Critical patent/CN105280550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种后道互连中实现空气隙的方法，包括：设定待形成的通孔、填充金属的目标尺寸值；在一半导体衬底上依次形成低K介质层和硬掩膜层；在硬掩膜层中刻蚀出通孔图形；以硬掩膜层为掩膜，在硬掩膜层的通孔图形下方的低K介质层中形成通孔结构；在通孔结构的底部、侧壁以及非通孔区域的硬掩膜层表面沉积氮化硅薄膜；通孔图形的尺寸和通孔的目标尺寸值之差的一半等于氮化硅薄膜的厚度；经刻蚀去除通孔底部和非通孔区域的硬掩膜层表面的氮化硅薄膜，保留通孔侧壁的氮化硅薄膜；在通孔内填充金属，并平坦化处理填充金属顶部直至与硬掩膜层表面齐平；采用湿法刻蚀去除通孔侧壁的氮化硅薄膜，从而在通孔侧壁和通孔中的填充金属之间形成空气隙。

Description

后道互连中实现空气隙的方法
技术领域
本发明涉及半导体技术领域，具体涉及一种后道互连中实现空气隙的方法。
背景技术
随着集成电路工艺的不断发展和进步，半导体制程关键尺寸的不断缩小，芯片上互连线的截面积和线间距离持续下降。增加的互连线电阻R和寄生电容C使互连线的时间常数RC大幅度提高。因此，互连线的时间常数RC在集成电路延迟中所占的比例越来越大，成为限制互连速度的主要原因。在0.13um制程以上，半导体通常采用铝作为后道连线的金属材料。然而进入到90nm及其以下制程时，随着互连层数和长度的迅速增加以及互连宽度的减小，Al连线的电阻增加，导致互连时间延迟，信号衰减及串扰增加，同时电迁移和应力效应加剧，严重影响了电路的可靠性。而金属铜具有更小的电阻率和电迁移率，因此，铜成为深亚微米时代的后道金属的首选金属材料。此外，选择K值较低的介质材料也可以有效的降低RC，从而提高器件的响应速度等参数。
一般来说，常用的TEOS(正硅酸乙酯)氧化膜，其K值约为3.9～4.2，可满足0.13um及其以上技术代工艺要求。90nm工艺后道互连，通常使用低K介质FSG(掺氟硅玻璃)，其K值约为3.5～3.8。在65nm及其以下时，常用的低K介质材料是BDI和BDII，BDI和BDII是由C、H、O、Si等元素组成的介质材料，其K值为2.5～3.3，其中BDII是BDI的优化版，具有较低的K值。随着半导体技术的不断发展，BDII已不能满足如32nm，28nm等技术代的工艺要求。因此，空气隙的概念应运而生。由于空气的K值为1，所以能很好的降低RC。然而，空气隙的机械强度无法支撑整个结构，因此将低K介质材料部分空气隙化，不仅能够将整体的K值降低，还能够具有足够的机械强度来支撑整个结构。
发明内容
为了克服以上问题，本发明旨在提供一种后道互连中实现空气隙的方法，通过在通孔的形成过程中增大通孔的尺寸，在氮化硅沉积的厚度为通孔尺寸增加的厚度的一半，从而确保了在后续填充金属的目标尺寸不变的前提下，实现填充金属两侧的空气隙。
为了实现上述目的，本发明提供了一种后道互连中实现空气隙的方法，其包括以下步骤：
步骤01：设定待形成的通孔、填充金属的目标尺寸值；
步骤02：在一半导体衬底上依次形成低K介质层和硬掩膜层；
步骤03：在所述硬掩膜层中刻蚀出通孔图形；所述通孔图形的尺寸大于所述通孔的目标尺寸值；
步骤04：以所述硬掩膜层为掩膜，在所述硬掩膜层的所述通孔图形下方的所述低K介质层中形成通孔结构；所述通孔结构的尺寸与所述通孔图形的相同；
步骤05：在所述通孔结构的底部、侧壁以及非通孔区域的所述硬掩膜层表面沉积氮化硅薄膜；所述通孔图形的尺寸和所述通孔的目标尺寸值之差的一半等于所述氮化硅薄膜的厚度；
步骤06：经刻蚀去除所述通孔结构底部和所述非通孔区域的所述硬掩膜层表面的所述氮化硅薄膜，保留所述通孔结构侧壁的所述氮化硅薄膜；
步骤07：在所述通孔结构内填充金属，并平坦化处理所述填充金属顶部直至与所述硬掩膜层表面齐平；所述填充金属的尺寸等于所述填充金属的目标尺寸值；
步骤08：采用湿法刻蚀去除所述通孔结构侧壁的所述氮化硅薄膜，从而在所述通孔结构侧壁和所述通孔结构中的填充金属之间形成空气隙。
优选地，所述步骤02中，所述硬掩膜层的材料包括金属或合金。
优选地，所述步骤02中，所述硬掩膜层包括下层SiON和上层TiN。
优选地，所述步骤07之后，且在所述步骤08之前，还包括：去除所述上层TiN，保留所述下层SiON；所述步骤08中，还包括同时湿法刻蚀掉所述下层SiON。
优选地，所述步骤03中，包括：经光刻和刻蚀工艺在所述硬掩膜层中形成通孔图形，所述光刻和刻蚀工艺中所述通孔图形的尺寸比目标尺寸值增加10～40％。
优选地，所述步骤04中，包括：采用干法刻蚀形成所述通孔结构，然后，湿法清洗去除所述干法刻蚀产生的聚合物副产物。
优选地，所述步骤08中，所述湿法刻蚀采用的药液为H3PO4，或者为H2SO4和H2O2的混合液。
优选地，所述湿法刻蚀采用的药液为H3PO4时，所采用的温度为150～170℃，刻蚀速率为110～150A/min。
优选地，所述湿法刻蚀采用的药液为H2SO4和H2O2的混合液时，H2SO4与H2O2的体积比值为1～10，所采用的温度为80～120℃。
优选地，所述低K介质层的材料为BD或者BDII。
本发明的后道互连中实现空气隙的方法，在通孔的形成过程中增大通孔的尺寸，氮化硅沉积的厚度等于通孔尺寸增加的厚度的一半，确保了通孔中填充金属的尺寸为目标尺寸，并且采用湿法刻蚀工艺去除氮化硅，可以减少对填充金属和整个半导体衬底的损伤。
附图说明
图1为本发明的一个较佳实施例的后道互连中实现空气隙的方法的流程示意图
图2-10为本发明的一个较佳实施例的后道互连中实现空气隙的方法的各个步骤所对应的截面结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1-10和具体实施例对本发明的后道互连中实现空气隙的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例中，请参阅图1，后道互连中实现空气隙的方法，包括以下步骤：
步骤01：设定待形成的通孔、填充金属的目标尺寸值；
具体的，通孔的目标尺寸值和填充金属的目标尺寸值应当相同，因为填充金属填充于通孔中。
步骤02：请参阅图2，在一半导体衬底上依次形成低K介质层和硬掩膜层；
具体的，低K介质层1的材料可以为BD或者BDII，硬掩膜层的材料包括金属或合金，本实施例中，硬掩膜层包括下层SiON 2和上层TiN 3，其中，可以采用物理气相沉积法来生长上层TiN 3，以及采用化学气相沉积法来生长下层SiON 2，较佳的，上层TiN 3的厚度可以为下层SiON 2的厚度可以为
步骤03：请参阅图3，在硬掩膜层中刻蚀出通孔图形；通孔图形的尺寸大于通孔的目标尺寸值；
具体的，可以包括：首先，在上层TiN 3上涂覆光刻胶，经光刻在光刻胶中形成通孔图形，其中通孔图形的尺寸比目标尺寸值增加一定的范围，用于后续生长氮化硅层，从而确保后续的填充金属的尺寸与填充金属的目标尺寸值相同。然后，采用刻蚀工艺在上层TiN 3和下层SiON 2中形成通孔图形，刻蚀工艺中通孔图形的尺寸与光刻胶中的相同，较佳的，光刻工艺和刻蚀工艺中的通孔图形的尺寸比目标尺寸值增加10～40％，以确保后续氮化硅沉积时具有良好的填充能力。
步骤04：请参阅图4，以硬掩膜层为掩膜，在硬掩膜层的通孔图形下方的低K介质层中形成通孔结构；通孔结构的尺寸与通孔图形的相同；
具体的，采用干法刻蚀在低K介质层1中形成通孔结构，然后，湿法清洗去除干法刻蚀产生的聚合物副产物；
步骤05：请参阅图5，在通孔结构的底部、侧壁以及非通孔区域的硬掩膜层表面沉积氮化硅薄膜；通孔图形的尺寸和通孔的目标尺寸值之差的一半等于氮化硅薄膜的厚度；
具体的，可以采用化学气相沉积法沉积氮化硅薄膜4；这里的氮化硅薄膜4的厚度等于通孔结构所增加的尺寸的一半，较佳的，氮化硅薄膜4的厚度为
步骤06：请参阅图6，经刻蚀去除通孔结构底部和非通孔区域的硬掩膜层表面的氮化硅薄膜，保留通孔结构侧壁的氮化硅薄膜；
具体的，采用等离子体干法刻蚀，由于干法刻蚀的工艺采用各向异性，因此，通孔结构底部及非通孔结构表面的氮化硅薄膜4被刻蚀掉，而通孔结构侧壁的氮化硅薄膜4被保留下来，形成氮化硅侧墙。
步骤07：请参阅图7，在通孔结构内填充金属，请参阅图8，并平坦化处理填充金属顶部直至硬掩膜层表面齐平；填充金属的尺寸等于填充金属的目标尺寸值；
具体的，在通孔结构内采用铜电镀的方式来形成铜金属5，例如，先在通孔底部氮化硅薄膜侧壁形成铜籽晶层，然后在铜籽晶层表面沉积金属铜。并且采用化学机械研磨的方式来控制铜金属5的高度，使铜金属5的的高度低于硬掩膜层的上层TiN 3的底部，以确保后续在湿法刻蚀氮化硅侧墙时，药液很容易的进入到氮化硅薄膜4中，以利于氮化硅薄膜4的去除而形成空气隙。
本实施例中，步骤07之后，且在步骤08之前，请参阅图9，还包括：去除上层TiN 3，保留下层SiON 2；可以在化学机械研磨铜金属5时研磨去除上层TiN 3并且停留在下层SiON2表面。
步骤08：请参阅图10，采用湿法刻蚀去除通孔结构侧壁的氮化硅薄膜，从而在通孔结构侧壁和通孔结构中的填充金属之间形成空气隙。
具体的，本实施例中，步骤08中，由于下层SiON与氮化硅薄膜4的材料相近，因此，本步骤08还包括同时刻蚀掉下层SiON 2，在铜金属5和低K介质材料1之间形成空气隙，所得到的结构如图10所示。
本实施例中，湿法刻蚀采用的药液可以为H3PO4，或者可以为H2SO4和H2O2的混合液。湿法刻蚀采用的药液为H3PO4时，所采用的温度为150～170℃，刻蚀速率为110～150A/min。湿法刻蚀采用的药液为H2SO4和H2O2的混合液时，H2SO4与H2O2的体积比值为1～10，所采用的温度为80～120℃.
需要说明的是，本发明中，由上层硬掩膜层和下层硬掩膜层构成的双硬掩膜层中，上层硬掩膜层的主要作用是作为刻蚀通孔时的掩膜，下层硬掩膜层用作在平坦化填充金属时的阻挡层；在本发明的其它实施例中，硬掩膜层还可以是由上层TaN和下层TEOS氧化物构成。
本发明的后道互连中实现空气隙的方法，在通孔的形成过程中增大通孔的尺寸，氮化硅沉积的厚度与通孔尺寸增加的厚度相同，确保了通孔中填充金属的尺寸为目标尺寸，并且采用湿法刻蚀工艺去除氮化硅，可以减少对填充金属和整个半导体衬底的损伤。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (7)

1.一种后道互连中实现空气隙的方法，其特征在于，包括以下步骤：
步骤01：设定待形成的通孔、填充金属的目标尺寸值；
步骤02：在一半导体衬底上依次形成低K介质层和硬掩膜层，所述硬掩膜层包括下层SiON和上层TiN；
步骤03：在所述硬掩膜层中刻蚀出通孔图形；所述通孔图形的尺寸大于所述通孔的目标尺寸值；
步骤04：以所述硬掩膜层为掩膜，在所述硬掩膜层的所述通孔图形下方的所述低K介质层中形成通孔结构；所述通孔结构的尺寸与所述通孔图形的相同；
步骤05：在所述通孔结构的底部、侧壁以及非通孔区域的所述硬掩膜层表面沉积氮化硅薄膜；所述通孔图形的尺寸和所述通孔的目标尺寸值之差的一半等于所述氮化硅薄膜的厚度；
步骤06：经刻蚀去除所述通孔结构底部和所述非通孔区域的所述硬掩膜层表面的所述氮化硅薄膜，保留所述通孔侧壁的所述氮化硅薄膜；
步骤07：在所述通孔结构内填充金属，并平坦化处理所述填充金属顶部直至与所述硬掩膜层表面齐平；所述填充金属的尺寸等于所述填充金属的目标尺寸值，去除所述上层TiN，保留所述下层SiON；
步骤08：采用湿法刻蚀去除所述通孔结构侧壁的所述氮化硅薄膜和下层SiON，从而在所述通孔结构侧壁和所述通孔结构中的填充金属之间形成空气隙。
2.根据权利要求1所述的后道互连中实现空气隙的方法，其特征在于，所述步骤03中，包括：经光刻和刻蚀工艺在所述硬掩膜层中形成通孔图形，所述光刻和刻蚀工艺中所述通孔图形的尺寸比目标尺寸值增加10～40％。
3.根据权利要求1所述的后道互连中实现空气隙的方法，其特征在于，所述步骤04中，包括：采用干法刻蚀形成所述通孔结构，然后，湿法清洗去除所述干法刻蚀产生的聚合物副产物。
4.根据权利要求1所述的后道互连中实现空气隙的方法，其特征在于，所述步骤08中，所述湿法刻蚀采用的药液为H3PO4，或者为H2SO4和H2O2的混合液。
5.根据权利要求4所述的后道互连中实现空气隙的方法，其特征在于，所述湿法刻蚀采用的药液为H3PO4时，所采用的温度为150～170℃，刻蚀速率为
6.根据权利要求5所述的后道互连中实现空气隙的方法，其特征在于，所述湿法刻蚀采用的药液为H2SO4和H2O2的混合液时，H2SO4与H2O2的体积比值为1～10，所采用的温度为80～120℃。
7.根据权利要求1所述的后道互连中实现空气隙的方法，其特征在于，所述低K介质层的材料为BDI或者BDII。
CN201510656788.6A 2015-10-12 2015-10-12 后道互连中实现空气隙的方法 Active CN105280550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510656788.6A CN105280550B (zh) 2015-10-12 2015-10-12 后道互连中实现空气隙的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510656788.6A CN105280550B (zh) 2015-10-12 2015-10-12 后道互连中实现空气隙的方法

Publications (2)

Publication Number Publication Date
CN105280550A CN105280550A (zh) 2016-01-27
CN105280550B true CN105280550B (zh) 2018-06-22

Family

ID=55149339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510656788.6A Active CN105280550B (zh) 2015-10-12 2015-10-12 后道互连中实现空气隙的方法

Country Status (1)

Country Link
CN (1) CN105280550B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993979A (zh) * 2017-11-24 2018-05-04 长江存储科技有限责任公司 一种金属互连结构的制备工艺
CN112151443A (zh) * 2020-09-25 2020-12-29 长江存储科技有限责任公司 一种半导体器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187448A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104167388A (zh) * 2014-08-27 2014-11-26 上海集成电路研发中心有限公司 一种后道互连工艺中空气隙的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090081862A1 (en) * 2007-09-24 2009-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap structure design for advanced integrated circuit technology
KR101983219B1 (ko) * 2012-05-31 2019-05-29 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187448A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104167388A (zh) * 2014-08-27 2014-11-26 上海集成电路研发中心有限公司 一种后道互连工艺中空气隙的形成方法

Also Published As

Publication number Publication date
CN105280550A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
US20210159175A1 (en) Interconnect structure with air-gaps
KR100962312B1 (ko) 집적 회로의 컨택 사이즈들의 사이즈를 정함으로써 멀티레벨 컨택들을 제조하는 방법
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US7169698B2 (en) Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US11594419B2 (en) Reduction of line wiggling
JP2008502140A (ja) 空隙を有する半導体デバイスの形成方法および該方法によって形成された構造
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
KR101569587B1 (ko) 하드 마스크 제거 기법
CN104347488A (zh) 互连结构的形成方法
CN105280550B (zh) 后道互连中实现空气隙的方法
CN103066014B (zh) 一种铜/空气隙的制备方法
US8835306B2 (en) Methods for fabricating integrated circuits having embedded electrical interconnects
CN103187362B (zh) 具有空气间隙的双镶嵌大马士革结构器件的制作方法
CN104022070B (zh) 互连结构的形成方法
CN102881650B (zh) 一种双大马士革结构的制作方法
US20050189653A1 (en) Dual damascene intermediate structure and method of fabricating same
CN104167388B (zh) 一种后道互连工艺中空气隙的形成方法
KR101029384B1 (ko) 집적 회로의 컨택 사이즈들의 사이즈를 정함으로써 멀티레벨 컨택들을 제조하는 방법
TWI705162B (zh) 阻擋層的去除方法和半導體結構的形成方法
CN104979274A (zh) 硅通孔形成方法
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
CN104979270B (zh) 互连结构的形成方法
CN105448811B (zh) 双铝工艺
JP4220342B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant