CN112151443A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN112151443A CN112151443A CN202011026707.1A CN202011026707A CN112151443A CN 112151443 A CN112151443 A CN 112151443A CN 202011026707 A CN202011026707 A CN 202011026707A CN 112151443 A CN112151443 A CN 112151443A
- Authority
- CN
- China
- Prior art keywords
- via hole
- layer
- etched
- film layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 33
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 130
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请实施例提供了一种半导体器件的制造方法，包括提供衬底，衬底上形成有待刻蚀膜层，对待刻蚀膜层进行刻蚀以得到上部过孔，并在上部过孔的侧壁形成侧墙，其中对待刻蚀膜层进行刻蚀是基于光刻技术的，之后可以以侧墙为掩蔽对上部过孔的底部进行刻蚀，以形成底部过孔，并去除侧墙，以得到包括底部过孔和上部过孔的双大马士革结构，这样底部过孔的刻蚀过程则不需要进行光刻工艺，减少了光刻的次数，节约了半导体器件制造过程中的成本，提高半导体器件的生产率。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件的制造方法。
背景技术
目前，在半导体器件的制造过程中，有形成双大马士革结构的需求，通常可以利用双大马士革结构实现金属互连层的引出，例如可以利用双大马士革工艺形成键合垫(bonding pad)。具体的，可以通过两块掩膜版和两次光刻及刻蚀工艺，来形成尺径较小的底部过孔和尺寸较大的上部过孔，具体操作时，可以先利用第一次光刻工艺，定义底部过孔的图案，再进行底部过孔的刻蚀，而后对底部过孔进行填充，再进行第二次光刻工艺，定义上部过孔的图案，再进行上部过孔的刻蚀，从而得到双孔结构。
然而，以上的双大马士革结构的形成方式具有较高的成本，因此需要进一步的降低制造成本，提高生产率以及生产竞争力。
发明内容
有鉴于此，本申请的目的在于提供一种半导体器件的制造方法，有效降低制造成本，提高生产率。
为实现上述目的，本申请有如下技术方案：
一种半导体器件的制造方法，包括：
提供衬底；所述衬底上形成有待刻蚀膜层；
对所述待刻蚀膜层进行刻蚀以得到上部过孔，并在所述上部过孔的侧壁形成侧墙；
以所述侧墙为掩蔽对所述上部过孔的底部进行刻蚀，以形成底部过孔；
去除所述侧墙。
可选的，所述待刻蚀膜层至少包括氧化硅层，所述上部过孔的刻蚀停止在氧化硅层中。
可选的，所述待刻蚀膜层还包括氧化硅层下的氮化硅层。
可选的，所述衬底和所述待刻蚀膜层之间还形成有金属互连层。
可选的，形成所述底部过孔时，以所述金属互连层为刻蚀停止层。
可选的，所述在所述上部过孔的侧壁形成侧墙，包括：
沉积侧墙材料；
利用各向异性刻蚀方式对所述侧墙材料进行处理，去除所述待刻蚀膜层上表面以及所述上部过孔底部的侧墙材料，以形成所述侧墙。
可选的，所述侧墙材料的沉积方式为原子层沉积。
可选的，所述侧墙材料为多晶硅。
可选的，对所述待刻蚀膜层进行刻蚀以得到上部过孔，包括：
在所述待刻蚀膜层上形成曝光图案化膜层并进行光刻工艺，以在所述曝光图案化膜层中刻蚀孔图形；
以所述曝光图案化膜层为掩蔽，进行所述待刻蚀膜层的刻蚀，以形成上部过孔。
可选的，所述曝光图案化膜层包括无定型碳掩膜层以及其上的光刻胶层。
可选的，所述无定形碳掩膜层的材料为旋涂碳。
可选的，所述曝光图案化膜层还包括在所述无定型碳掩膜层以及所述光刻胶层之间的介质抗反射层。
可选的，所述制造方法还包括：
在所述上部过孔和底部过孔中填充导电材料，以形成接触垫。
本申请实施例提供了一种半导体器件的制造方法，包括提供衬底，衬底上形成有待刻蚀膜层，对待刻蚀膜层进行刻蚀以得到上部过孔，并在上部过孔的侧壁形成侧墙，其中对待刻蚀膜层进行刻蚀是基于光刻技术的，之后可以以侧墙为掩蔽对上部过孔的底部进行刻蚀，以形成底部过孔，并去除侧墙，以得到包括底部过孔和上部过孔的双大马士革结构，这样底部过孔的刻蚀过程则不需要进行光刻工艺，减少了光刻的次数，节约了半导体器件制造过程中的成本，提高半导体器件的生产率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1-4示出了现有技术中的半导体器件的制造过程中的结构示意图；
图5示出了根据本申请实施例半导体器件的制造方法的流程示意图；
图6-12示出了根据本申请实施例的制造方法形成半导体器件过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，目前，可以利用双大马士革结构实现金属互连层的引出。具体的，可以通过两块掩膜版和两次光刻及刻蚀工艺，来形成尺径较小的底部高空和尺寸较大的上部过孔，具体操作时，可以先利用第一次光刻工艺，利用光刻胶152定义底部过孔165的图案153，再进行底部过孔165的刻蚀，参考图1所示，而后利用填充材料166对底部过孔165进行填充，参考图2所示，再进行第二次光刻工艺，利用光刻胶154定义上部过孔167的图案155，再进行上部过孔167的刻蚀，参考图3所示，而后去除底部过孔165中的填充材料166，从而得到双孔结构，参考图4所示。
然而，以上的双大马士革结构的形成方式具有较高的成本，因此需要进一步的降低制造成本，提高生产率以及生产竞争力。
基于以上技术问题，本申请实施例提供了一种半导体器件的制造方法，包括提供衬底，衬底上形成有待刻蚀膜层，对待刻蚀膜层进行刻蚀以得到上部过孔，并在上部过孔的侧壁形成侧墙，其中对待刻蚀膜层进行刻蚀是基于光刻技术的，之后可以以侧墙为掩蔽对上部过孔的底部进行刻蚀，以形成底部过孔，并去除侧墙，以得到包括底部过孔和上部过孔的双大马士革结构，这样底部过孔的刻蚀过程则不需要进行光刻工艺，减少了光刻的次数，节约了半导体器件制造过程中的成本，提高半导体器件的生产率。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图5和附图6-12对具体的实施例进行详细的描述。
参考图5所示，为本申请实施例提供的一种半导体器件的制造方法的流程图，该方法包括以下步骤：
S01，提供衬底100，衬底上形成有待刻蚀膜层，参考图6所示。
在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
在衬底上，可以形成有待刻蚀膜层，待刻蚀膜层中需要形成双大马士结构，待刻蚀膜层可以是半导体器件的制造过程中需要形成双大马士结构的任意膜层。举例来说，待刻蚀膜层可以为覆盖金属互连层的膜层，这样通过待刻蚀膜层中的双大马士结构可以实现金属互连层的引出，例如双大马士结构可以用于形成晶圆中的键合垫。
在双大马士革用于形成键合垫时，衬底100上可以已经完成键合之前的所有工艺，例如衬底100上已经形成有器件结构以及电连接器件结构的互连层，器件结构可以由层间介质层覆盖，层间介质层110可以为氧化硅，互连层形成于介质材料中，器件结构可以为MOS器件、存储器件、传感器器件和/或其他无源器件，互连层可以包括多层，互连层包括接触塞、过孔或连接层，互连层可以为金属材料，例如可以为钨、铝、铜等。在本申请实施例的图示中，仅图示出顶层的金属连线层122，此处仅是为了简化附图，可以理解的是，此处仅为示例，在不同的设计和应用中，可以根据需要形成所需层数的金属互连层122。
本申请实施例中，金属连线层122为形成键合孔之前的最顶层的互连层，该连线层可以为顶层金属层(top metal)，可以由金属材料形成，在本实施例中，连线层122可以为金属铜。连线层122形成于覆盖层120中，覆盖层120为用于隔离该最顶层的连线层122的介质材料，覆盖层120可以为单层或多层结构。在本实施例中，该覆盖层120为单层结构，可以包括氧化硅层。
在覆盖层120上还形成有待刻蚀膜层，键合孔将形成于该待刻蚀膜层中，待刻蚀膜层由介质材料形成，可以包括有键合(bonding)用的粘合层140。待刻蚀膜层一方面用于与其他晶片键合时的键合材料层，同时，也作为键合孔中金属材料的隔离层。这样，对待刻蚀膜层进行刻蚀得到的包括双孔的大马士结构可以作为键合孔，而在键合孔中填充导体材料可以形成键合垫。
本实施例中，在覆盖层120和粘合层140之间还可以进一步形成有扩散阻挡层130，该阻挡层130覆盖了覆盖层120以及金属连线层122，可以避免刻蚀过程中金属连线层122的溅射以及扩散。在一个具体的示例中，扩散阻挡层130的材料可以为氮化硅。也即，待刻蚀膜层可以包括覆盖层120和及其上的粘合层140，即包括氧化硅层及其下的氮化硅层。
S02，对待刻蚀膜层130、140进行刻蚀以得到上部过孔180，并在上部过孔180的侧壁形成侧墙191，参考图7-图9所示。
在得到待刻蚀膜层130、140之后，可以对待刻蚀膜层130、140进行刻蚀以得到上部过孔180，参考图7所示。具体的，可以在待刻蚀膜层130、140上形成有曝光图案化膜层156，其中，曝光图案化膜层156至少包括可通过曝光转移图案的掩膜材料，例如光刻胶材料等，在一些实施例中，该曝光图案化膜层156可以包括无定形碳掩膜层以及其上的光刻胶层，无定形碳掩膜层的材料可以为旋涂碳(Spin On Carbon，SOC)等，曝光图案化膜层156还可以包括在光刻胶材料和无定形碳掩模之间的DARC(Dielectric Anti-reflective Coating，介电抗反射涂层)层，用于在光刻过程中吸收光从而减少光的反射。无定形碳掩膜层的材料较光刻胶材料具有更硬的材质，同时兼具光刻胶材料的掩膜特性，在用于掩膜的同时，还可以避免刻蚀过程中对其过多消耗。
具体的，可以利用光刻技术，光刻工艺包括烘烤、曝光、显影等步骤，通过光刻工艺将掩模版中的图案转移到曝光图案化膜层156中，从而在曝光图案化膜层中形成刻蚀孔图形157。之后，可以以曝光图案化膜层156为掩蔽，进行待刻蚀膜层130、140的刻蚀，以将刻蚀孔图形157转移至待刻蚀膜层130、140，从而得到待刻蚀膜层130、140中的上部过孔180。需要说明的是，在待刻蚀膜层130、140包括氧化硅及其下的氮化硅时，氮化硅的厚度通常较小，上部过孔180可以停止在氧化硅层中。
上部过孔180的刻蚀方式可以为各向异性的干法刻蚀，例如等离子体刻蚀，上部过孔180具有一定的深度，由于刻蚀特性，实际得到的上部过孔180从上至下的横向尺寸整体上存在逐渐减小的趋势，为了简化附图，这里并未体现这一特性。在上部过孔为圆形孔时，上部过孔的横向直径从上至下逐渐减小。
之后，可以去除曝光图案化膜层156，也可以暂时不去除曝光图案化膜层156，而在完成底部过孔的刻蚀之后再进行曝光图案化膜层156的去除，在后续刻蚀过程中，曝光图案化膜层156可以对待刻蚀膜层130、140的表面构成保护。
在刻蚀形成上部过孔180之后，可以在上部过孔180的侧壁形成侧墙191，形成有侧墙191的上部过孔180的尺寸被限缩，其直径为原来的直径与侧墙191的厚度的差，参考图9所示。
在上部过孔180的侧壁形成侧墙191可以具体为，沉积侧墙材料190，参考图8所示，利用各向异性刻蚀方式对侧墙材料190进行处理，以去除待刻蚀膜层130、140上表面以及上部过孔180底部的侧墙材料，从而形成侧墙191，参考图9所示。具体的，沉积侧墙材料190的方式可以为化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等，对侧墙材料190的各向异性刻蚀方式可以为干法刻蚀，例如等离子体刻蚀等。在待刻蚀膜层130、140包括氧化硅和氮化硅时，侧墙材料190可以为多晶硅，这样在进行待刻蚀膜层130、140的刻蚀时，侧墙191的损伤较小。
S03，以侧墙191为掩蔽对上部过孔180的底部进行刻蚀，以形成底部过孔181，参考图10所示。
在上部过孔180的侧壁形成侧墙191时，上部过孔180的底部表面有部分被侧墙191覆盖，因此暴露的上部过孔180的底部表面尺寸小于上部过孔180的尺寸，通过控制侧墙191的厚度，可以控制暴露的上部过孔180的底部表面尺寸，之后，可以以侧墙191为掩蔽对上部过孔180的底部进行刻蚀，从而在上部过孔180底部形成底部过孔181，底部过孔181的尺寸根据暴露的上部过孔180的底部表面尺寸确定，因此可以根据侧墙191的厚度控制底部过孔181的尺寸，由于侧墙191的厚度可以利用沉积工艺的控制而控制，因此利于实现底部过孔181的准确刻蚀。
底部过孔181的刻蚀方式可以为各向异性的干法刻蚀，例如等离子体刻蚀，底部过孔181具有一定的深度，由于刻蚀特性，实际得到的底部过孔181从上至下的横向尺寸整体上存在逐渐减小的趋势。在底部过孔181为圆形孔时，底部过孔181的横向直径从上至下逐渐减小。
此外，由于在底部过孔181的刻蚀过程中，侧墙191保护了其下的待刻蚀膜层，暴露的上部过孔180的底部表面尺寸与为上部过孔180的底部尺寸与侧墙191的厚度的差值，底部过孔181的开口处的尺寸和暴露的上部过孔180的底部表面尺寸大致相同，底部过孔181的开口处的尺寸是底部过孔181中尺寸较大的位置，则由于侧墙191的存在，底部过孔181的各个位置的横向尺寸均小于上部过孔180的横向尺寸。
在形成底部过孔181时，可以通过对上部过孔180底部的待刻蚀膜层130、140进行刻蚀，底部过孔181可以贯穿待刻蚀膜层130。实际操作中，可以以待刻蚀膜层130下的金属互连层122作为刻蚀停止层，由于金属互连层122往往与介质层具有较高的刻蚀选择比，因此对金属互连层122的刻蚀损伤较小。在形成底部过孔181时，若之前用于形成上部过孔180的曝光图案化膜层156未被去除，则可以对待刻蚀膜层130、140的上部过孔180之外的表面进行保护，而若之前用于形成上部过孔180的曝光图案化膜层156已被去除，则待刻蚀膜层130、140的上部过孔180之外的表面也被刻蚀，待刻蚀膜层130、140的厚度会相应减小，参考图10所示。
S04，去除侧墙191，参考图11所示。
在刻蚀得到底部过孔181后，可以去除侧墙191，从而得到包括上部过孔180以及上部过孔180底部的底部过孔181的双孔结构，其中，上部过孔180的横向尺寸大于底部过孔181的横向尺寸，该双孔结构可以作为键合孔。
之后，可以在上部过孔180和底部过孔181中填充导电材料，以形成接触垫，接触垫连接底部过孔181下的金属互连层122，用于实现金属互连层122的引出。导电材料例如可以为铜。具体的，可以沉积导电材料，并进行平坦化工艺，例如化学机械平坦化工艺，以在上部过孔180和底部过孔181中填充导电材料。
本申请实施例提供了一种半导体器件的制造方法，包括提供衬底，衬底上形成有待刻蚀膜层，对待刻蚀膜层进行刻蚀以得到上部过孔，并在上部过孔的侧壁形成侧墙，其中对待刻蚀膜层进行刻蚀是基于光刻技术的，之后可以以侧墙为掩蔽对上部过孔的底部进行刻蚀，以形成底部过孔，并去除侧墙，以得到包括底部过孔和上部过孔的双大马士革结构，这样底部过孔的刻蚀过程则不需要进行光刻工艺，减少了光刻的次数，节约了半导体器件制造过程中的成本，提高半导体器件的生产率。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底；所述衬底上形成有待刻蚀膜层；
对所述待刻蚀膜层进行刻蚀以得到上部过孔，并在所述上部过孔的侧壁形成侧墙；
以所述侧墙为掩蔽对所述上部过孔的底部进行刻蚀，以形成底部过孔；
去除所述侧墙。
2.根据权利要求1所述的制造方法，其特征在于，所述待刻蚀膜层至少包括氧化硅层，所述上部过孔的刻蚀停止在氧化硅层中。
3.根据权利要求2所述的制造方法，其特征在于，所述待刻蚀膜层还包括氧化硅层下的氮化硅层。
4.根据权利要求1所述的制造方法，其特征在于，所述衬底和所述待刻蚀膜层之间还形成有金属互连层。
5.根据权利要求4所述的制造方法，其特征在于，形成所述底部过孔时，以所述金属互连层为刻蚀停止层。
6.根据权利要求1-5任意一项所述的制造方法，其特征在于，所述在所述上部过孔的侧壁形成侧墙，包括：
沉积侧墙材料；
利用各向异性刻蚀方式对所述侧墙材料进行处理，去除所述待刻蚀膜层上表面以及所述上部过孔底部的侧墙材料，以形成所述侧墙。
7.根据权利要求6所述的制造方法，其特征在于，所述侧墙材料的沉积方式为原子层沉积。
8.根据权利要求6所述的制造方法，其特征在于，所述侧墙材料为多晶硅。
9.根据权利要求1-5任意一项所述的制造方法，其特征在于，对所述待刻蚀膜层进行刻蚀以得到上部过孔，包括：
在所述待刻蚀膜层上形成曝光图案化膜层并进行光刻工艺，以在所述曝光图案化膜层中刻蚀孔图形；
以所述曝光图案化膜层为掩蔽，进行所述待刻蚀膜层的刻蚀，以形成上部过孔。
10.根据权利要求1-5任意一项所述的制造方法，其特征在于，还包括：
在所述上部过孔和底部过孔中填充导电材料，以形成接触垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011026707.1A CN112151443A (zh) | 2020-09-25 | 2020-09-25 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011026707.1A CN112151443A (zh) | 2020-09-25 | 2020-09-25 | 一种半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112151443A true CN112151443A (zh) | 2020-12-29 |
Family
ID=73897616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011026707.1A Pending CN112151443A (zh) | 2020-09-25 | 2020-09-25 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151443A (zh) |
Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574786A (ja) * | 1991-09-11 | 1993-03-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH07153842A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置及びその製造方法 |
| US6063711A (en) * | 1998-04-28 | 2000-05-16 | Taiwan Semiconductor Manufacturing Company | High selectivity etching stop layer for damascene process |
| KR20000039302A (ko) * | 1998-12-12 | 2000-07-05 | 김영환 | 접촉홀 형성방법 |
| US6297149B1 (en) * | 1999-10-05 | 2001-10-02 | International Business Machines Corporation | Methods for forming metal interconnects |
| US6426298B1 (en) * | 2000-08-11 | 2002-07-30 | United Microelectronics Corp. | Method of patterning a dual damascene |
| KR20040060197A (ko) * | 2002-12-30 | 2004-07-06 | 아남반도체 주식회사 | 반도체 소자의 듀얼 다마신 콘택홀 제조 방법 |
| KR20040069790A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 반도체 소자의 다층배선 구조 제조방법 |
| KR20050041382A (ko) * | 2003-10-30 | 2005-05-04 | 삼성전자주식회사 | 반도체 장치의 트랜치 홀 제조방법 |
| KR20060038752A (ko) * | 2004-11-01 | 2006-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US20080070409A1 (en) * | 2006-09-18 | 2008-03-20 | Park Wan-Jae | Method of Fabricating Interconnections of Microelectronic Device Using Dual Damascene Process |
| CN103515211A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 具有空气间隙的半导体器件的制造方法 |
| CN103515299A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种低介电常数金属间介质层刻蚀方法 |
| CN104134628A (zh) * | 2014-08-08 | 2014-11-05 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的制造方法 |
| WO2015035691A1 (zh) * | 2013-09-11 | 2015-03-19 | 中国科学院微电子研究所 | 沟槽形成方法和半导体器件制造方法 |
| CN105280550A (zh) * | 2015-10-12 | 2016-01-27 | 上海集成电路研发中心有限公司 | 后道互连中实现空气隙的方法 |
| CN105448735A (zh) * | 2014-09-04 | 2016-03-30 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其鳍的制造方法 |
| CN107591406A (zh) * | 2017-08-31 | 2018-01-16 | 长江存储科技有限责任公司 | 一种3d nand中台阶的形成方法 |
| CN107978515A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN109103086A (zh) * | 2018-08-29 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
| CN109755126A (zh) * | 2017-11-07 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN110323181A (zh) * | 2019-07-17 | 2019-10-11 | 武汉新芯集成电路制造有限公司 | 一种半导体器件的制造方法 |
| CN110890315A (zh) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | 具有大马士革结构的半导体结构及其制备方法 |
-
2020
- 2020-09-25 CN CN202011026707.1A patent/CN112151443A/zh active Pending
Patent Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574786A (ja) * | 1991-09-11 | 1993-03-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH07153842A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置及びその製造方法 |
| US6063711A (en) * | 1998-04-28 | 2000-05-16 | Taiwan Semiconductor Manufacturing Company | High selectivity etching stop layer for damascene process |
| KR20000039302A (ko) * | 1998-12-12 | 2000-07-05 | 김영환 | 접촉홀 형성방법 |
| US6297149B1 (en) * | 1999-10-05 | 2001-10-02 | International Business Machines Corporation | Methods for forming metal interconnects |
| US6426298B1 (en) * | 2000-08-11 | 2002-07-30 | United Microelectronics Corp. | Method of patterning a dual damascene |
| KR20040060197A (ko) * | 2002-12-30 | 2004-07-06 | 아남반도체 주식회사 | 반도체 소자의 듀얼 다마신 콘택홀 제조 방법 |
| KR20040069790A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 반도체 소자의 다층배선 구조 제조방법 |
| KR20050041382A (ko) * | 2003-10-30 | 2005-05-04 | 삼성전자주식회사 | 반도체 장치의 트랜치 홀 제조방법 |
| KR20060038752A (ko) * | 2004-11-01 | 2006-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US20080070409A1 (en) * | 2006-09-18 | 2008-03-20 | Park Wan-Jae | Method of Fabricating Interconnections of Microelectronic Device Using Dual Damascene Process |
| CN103515211A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 具有空气间隙的半导体器件的制造方法 |
| CN103515299A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种低介电常数金属间介质层刻蚀方法 |
| WO2015035691A1 (zh) * | 2013-09-11 | 2015-03-19 | 中国科学院微电子研究所 | 沟槽形成方法和半导体器件制造方法 |
| CN104134628A (zh) * | 2014-08-08 | 2014-11-05 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的制造方法 |
| CN105448735A (zh) * | 2014-09-04 | 2016-03-30 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其鳍的制造方法 |
| CN105280550A (zh) * | 2015-10-12 | 2016-01-27 | 上海集成电路研发中心有限公司 | 后道互连中实现空气隙的方法 |
| CN107978515A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107591406A (zh) * | 2017-08-31 | 2018-01-16 | 长江存储科技有限责任公司 | 一种3d nand中台阶的形成方法 |
| CN109755126A (zh) * | 2017-11-07 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN109103086A (zh) * | 2018-08-29 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
| CN110890315A (zh) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | 具有大马士革结构的半导体结构及其制备方法 |
| CN110323181A (zh) * | 2019-07-17 | 2019-10-11 | 武汉新芯集成电路制造有限公司 | 一种半导体器件的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 潘桂忠: "MOS集成电路工艺与制造技术", 30 June 2012, 上海科学技术出版社, pages: 255 - 259 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10636698B2 (en) | Skip via structures | |
| TWI684244B (zh) | 圖案化可變寬度金屬化線之方法 | |
| CN110323181B (zh) | 一种半导体器件的制造方法 | |
| CN113345857A (zh) | 半导体元件及其制备方法 | |
| US10157833B1 (en) | Via and skip via structures | |
| CN111199880B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| CN110391133B (zh) | 图案化方法 | |
| CN109411409B (zh) | 金属化层及其制造方法 | |
| US10199261B1 (en) | Via and skip via structures | |
| CN112151443A (zh) | 一种半导体器件的制造方法 | |
| CN110931373B (zh) | 一种半导体器件及其制造方法 | |
| CN110581117B (zh) | 一种半导体器件及其制造方法 | |
| CN112038231A (zh) | 一种半导体器件的制造方法 | |
| CN110391241B (zh) | 存储器装置及其制造方法 | |
| CN111341781B (zh) | 用于解决不同图案密度区域处的外延生长负载效应的方法 | |
| CN114078748A (zh) | 半导体器件及其制备方法 | |
| CN112786525A (zh) | 半导体器件及其形成方法 | |
| JP6092277B2 (ja) | 半導体装置およびその製造方法 | |
| US10978336B2 (en) | Methods of manufacturing semiconductor devices | |
| CN110767605B (zh) | 一种金属衬垫的形成方法 | |
| US11101170B2 (en) | Dual airgap structure | |
| CN110896051B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| US10504768B1 (en) | Contact structures to deep trench isolation structures and method of nanufacturing the same | |
| CN112071804A (zh) | 一种半导体器件及其制造方法 | |
| CN114256136A (zh) | 接触窗结构、金属插塞及其形成方法、半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |