CN112038231A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN112038231A CN112038231A CN202010942055.XA CN202010942055A CN112038231A CN 112038231 A CN112038231 A CN 112038231A CN 202010942055 A CN202010942055 A CN 202010942055A CN 112038231 A CN112038231 A CN 112038231A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- side wall
- sidewall
- etched
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 28
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 39
- 239000003989 dielectric material Substances 0.000 claims description 34
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000000206 photolithography Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请实施例提供了一种半导体器件的制造方法，包括提供待刻蚀结构，在待刻蚀结构上形成第一掩模层，利用光刻工艺对第一掩模层进行图案化，得到贯穿第一掩模层的第一沟槽，在第一沟槽的侧壁依次形成第一侧墙和第二侧墙，去除第一侧墙，以第一掩模层和第二侧墙为掩蔽，对待刻蚀结构进行刻蚀，通过本申请的制造方法，可以在第一沟槽中形成两个第二侧墙，并利用两个第二侧墙将第一沟槽分为三个沟槽，可以实现光刻图形的三倍倍增，进一步减小关键尺寸，从而更好的满足半导体集成电路的需求。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件的制造方法。
背景技术
在半导体集成电路的制造过程中，随着半导体制造的技术节点不断往下推进，关键尺寸不断缩小，已经超出了目前主流的光刻技术的物理极限，因此自对准双重成像技术(Self-aligned Double Patterning，SADP)应运而生，并得到广泛应用。
自对准双重成像技术通过一次光刻完成后，相继使用非光刻技术步骤进而实现对光刻图形的空间倍增，非光刻技术步骤例如薄膜沉积、刻蚀工艺等。然而，目前的自对准双重图形成像技术能够做出光刻图形的一半的尺寸，这并不能满足半导体集成电路的更小的关键尺寸的需求。
发明内容
有鉴于此，本申请的目的在于提供一种半导体器件的制造方法，进一步减小关键尺寸，从而更好的满足半导体集成电路的需求。
为实现上述目的，本申请有如下技术方案：
一种半导体器件的制造方法，其特征在于，包括：
提供待刻蚀结构；
在所述待刻蚀结构上形成第一掩模层；
利用光刻工艺对所述第一掩模层进行图案化，得到贯穿所述第一掩模层的第一沟槽；
在所述第一沟槽的侧壁依次形成第一侧墙和第二侧墙；
去除所述第一侧墙；
以所述第一掩模层和所述第二侧墙为掩蔽，对所述待刻蚀结构进行刻蚀。
可选的，在所述待刻蚀结构上形成第一掩模层，包括：
在所述待刻蚀结构上形成第二掩模层；
在所述第二掩模层上形成所述第一掩模层；所述对所述待刻蚀结构进行刻蚀，包括：
以所述第一掩模层和所述第二侧墙为掩蔽，对所述第二掩模层进行刻蚀，得到贯穿所述第二掩模层的第二沟槽；
以所述第二掩模层为掩蔽，对所述待刻蚀结构进行刻蚀。
可选的，所述待刻蚀结构的材料为氧化硅和/或氮化硅，所述第二掩模层的材料为多晶硅，所述第一侧墙的材料为氧化硅、氮化硅中的其中一种，所述第二侧墙的材料为氧化硅、氮化硅中的其中一种且第二侧墙的材料不同于第一侧墙的材料。
可选的，所述第一掩模层包括无定形碳掩模层，或，所述第一掩模层包括无定形碳掩模层以及所述无定形碳掩模层上的氮氧化硅层。
可选的，所述无定形碳掩模层的材料为旋涂碳。
可选的，所述第一掩模层为无定形碳掩模层以及所述无定形碳掩模层上的氮氧化硅层时，所述利用光刻工艺对所述第一掩模层进行图案化，包括：
利用光刻工艺对所述氮氧化硅层进行图案化；
以所述氮氧化硅层为掩蔽，对所述无定形碳膜层进行刻蚀。
可选的，所述去除所述第一侧墙，包括：
沉积介质材料，以填充所述第一沟槽；
去除所述第一沟槽中的介质材料和所述第一侧墙。
可选的，所述介质材料和所述第一侧墙的材料相同，所述介质材料和所述第一侧墙采用同一工艺去除。
可选的，所述第一沟槽位于所述第一掩模层的第一区域，在所述沉积介质材料后，在所述去除所述第一沟槽中的介质材料和所述第一侧墙之前，所述方法还包括：
利用光刻工艺对所述第一掩模层的第二区域进行图案化，以形成贯穿所述第一掩模层的第三沟槽；
利用介质材料填充所述第三沟槽；
在去除所述第一沟槽中的介质材料和所述第一侧墙期间，还包括：去除所述第三沟槽中的介质材料。
可选的，所述在所述第一沟槽的侧壁依次形成第一侧墙和第二侧墙，包括：
沉积第一侧墙材料；
对所述第一侧墙材料进行各向异性刻蚀，以得到位于所述第一沟槽的侧壁上的第一侧墙；
沉积第二侧墙材料；
对所述第二侧墙材料进行各向异性刻蚀，以得到位于所述第一侧墙的侧壁上的第二侧墙。
可选的，所述第一侧墙材料和所述第二侧墙材料的沉积方式为原子层沉积。
本申请实施例提供了一种半导体器件的制造方法，包括提供待刻蚀结构，在待刻蚀结构上形成第一掩模层，利用光刻工艺对第一掩模层进行图案化，得到贯穿第一掩模层的第一沟槽，在第一沟槽的侧壁依次形成第一侧墙和第二侧墙，去除第一侧墙，以第一掩模层和第二侧墙为掩蔽，对待刻蚀结构进行刻蚀，通过本申请的制造方法，可以在第一沟槽中形成两个第二侧墙，并利用两个第二侧墙将第一沟槽分为三个沟槽，可以实现光刻图形的三倍倍增，进一步减小关键尺寸，从而更好的满足半导体集成电路的需求。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本申请实施例半导体器件的制造方法的流程示意图；
图2-15示出了根据本申请实施例的制造方法形成半导体器件过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，目前，可以利用自对准双重成像技术实现光刻图形的空间倍增，从而在有限的光刻技术的基础上，进一步缩小关键尺寸。具体的，可以通过一次光刻技术之后，相继使用非光刻技术步骤进而实现对光刻图形的空间倍增，非光刻技术例如薄膜沉积、刻蚀等。然而，目前的自对准双重图形成像技术能够做出光刻图形的一半的尺寸，这样缩小后的关键尺寸依然较大，不能满足半导体集成电路的更小的关键尺寸的需求。
基于以上技术问题，本申请实施例提供了一种半导体器件的制造方法，包括提供待刻蚀结构，在待刻蚀结构上形成第一掩模层，利用光刻工艺对第一掩模层进行图案化，得到贯穿第一掩模层的第一沟槽，在第一沟槽的侧壁依次形成第一侧墙和第二侧墙，去除第一侧墙，以第一掩模层和第二侧墙为掩蔽，对待刻蚀结构进行刻蚀，通过本申请的制造方法，可以在第一沟槽中形成两个第二侧墙，并利用两个第二侧墙将第一沟槽分为三个沟槽，可以实现光刻图形的三倍倍增，进一步减小关键尺寸，从而更好的满足半导体集成电路的需求。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-15对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体器件的制造方法的流程图，该方法包括以下步骤：
S01，提供待刻蚀结构110，并在待刻蚀结构110上形成第一掩模层，参考图2所示。
待刻蚀结构110可以为需要形成较小尺寸的沟槽的膜层，例如需要形成较细的金属互连线的膜层，此时可以利用本申请实施例中的方法实现较小尺寸的沟槽的刻蚀，在待刻蚀结构110下方可以形成有器件结构，也可以不形成有器件结构，可以形成有其他膜层，也可以不形成有其他膜层。具体的，待刻蚀结构110的材料可以为氧化硅或氮化硅，待刻蚀结构110也可以是氧化硅和氮化硅的叠层。
待刻蚀结构110可以为衬底，也可以为衬底上的膜层结构。其中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
本申请实施例中，可以在待刻蚀结构110上形成第一掩模层，这样可以利用第一掩模层对待刻蚀结构110进行刻蚀，此时第一掩模层和待刻蚀结构110可以具有较高的刻蚀选择比，例如第一掩模层可以为无定形碳掩模层130，或者第一掩模层为无定形碳掩模层130以及无定形碳掩模层130上的氮氧化硅层131，其中，无定形碳掩模层130的材料可以为旋涂碳(Spin On Carbon，SOC)等。
此外，第一掩模层和待刻蚀结构110之间还可以形成有第二掩模层120，则在待刻蚀结构110上形成第一掩模层可以具体为，在待刻蚀结构110上形成第二掩模层120，而后在第二掩模层120上形成第一掩模层。这样可以利用第一掩模层对第二掩模层120进行刻蚀，而后利用第二掩模层120对待刻蚀结构110进行刻蚀，则第二掩模层120和待刻蚀结构110可以具有较高的刻蚀选择比，例如第二掩模层120的材料可以为多晶硅。
S02，利用光刻工艺对所述第一掩模层进行图案化，得到贯穿第一掩模层的第一沟槽132，参考图2和图3所示。
本申请实施例中，可以利用光刻工艺对第一掩模层进行图案化，从而得到贯穿第一掩模层的第一沟槽132。具体的，可以在第一掩模层上形成光刻胶层140，在光刻胶层140和第一掩模层之间还可以形成DARC(Dielectric Anti-reflective Coating，介电抗反射涂层)层，用于在光刻过程中吸收光从而减少光的反射；之后可以利用光刻工艺将掩模版中的图案转移到光刻胶层140中，形成光刻图形141，光刻工艺可以包括烘烤、曝光、显影等步骤，参考图2所示；之后，将光刻胶中的图案141转移到第一掩模层中，其中可以先将光刻胶层中的图案141转移到第一掩模层中的氮氧化硅层131中，而后去除光刻胶层140，再将氮氧化硅层131中的图案转移到无定形碳掩模层130中，参考图3所示，在该图形转移后，可以去除残留的氮氧化硅层131，也可以不进行残留的氮氧化硅层131的去除。无定形碳掩模层130的材料较光刻胶140具有更硬的材质，同时兼具光刻胶140的掩模特性，在用于掩模的同时，还可以避免刻蚀过程中对其过多消耗。
S03，在第一沟槽132的侧壁依次形成第一侧墙151和第二侧墙161，参考图4-图7所示。
在第一掩模层中形成第一沟槽132后，可以在第一沟槽132中依次形成第一侧墙151和第二侧墙161，具体的，可以先在第一沟槽132的侧壁形成第一侧墙151，再在第一沟槽132中的第一侧墙151表面形成第二侧墙161。
具体实施时，在第一沟槽132的侧壁依次形成第一侧墙151和第二侧墙161，可以包括：沉积第一侧墙材料150，参考图4所示；对第一侧墙材料150进行各向异性刻蚀，以去除第一沟槽132底部以及位于第一沟槽132之外的第一掩模层表面的第一侧墙材料150，从而得到位于第一沟槽132的侧壁的第一侧墙151，参考图5所示，在无定形碳膜层130上还保留有氮氧化硅层131时，可以同时去除氮氧化硅层131；沉积第二侧墙材料160，参考图6所示；对第二侧墙材料160进行各向异性刻蚀，以去除第一沟槽132底部以及位于第一沟槽132之外的第一掩模层表面的第二侧墙材料160，从而得到位于第一侧墙151的侧壁上的第二侧墙161，这里第一侧墙151的侧壁指的是第一侧墙151沿纵向的表面，参考图7所示。
其中，第一侧墙材料150和第二侧墙材料160的沉积工艺可以为化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等，可选的，原子层沉积工艺具有较好的覆盖性，利于第一侧墙151和第二侧墙161的成膜质量。对第一侧墙材料150和第二侧墙材料160的各向异性刻蚀，可以为干法刻蚀，例如等离子体刻蚀等。具体的，第一侧墙151的材料可以为氧化硅或氮化硅，第二侧墙161的材料为氧化硅或氮化硅，且第一侧墙151和第二侧墙161的材料不同，可以理解的是，由于第一侧墙材料150或第二侧墙材料160可能与待刻蚀结构110的材料一致，此时可以设置第二掩模层120来保护待刻蚀结构110。
由于第一侧墙151和第二侧墙161形成于第一沟槽的侧壁，位于同一第一沟槽132中的第二侧墙161之间存在沟槽，记为第二侧墙沟槽162，该第二侧墙沟槽162的宽度小于第一沟槽132，其宽度为第一沟槽132的宽度与侧墙厚度的差，侧墙厚度为第一侧墙151和第二侧墙161的厚度和的两倍。在相邻两个第一沟槽132中的第二侧墙沟槽162之间，依次形成有第二侧墙161、第一侧墙151、第一掩模层、第一侧墙151、第二侧墙161。
S04，去除第一侧墙151，参考图8-图12所示。
在第一沟槽132的侧壁形成有第一侧墙151和第二侧墙161之后，在相邻两个第一沟槽132中的第二侧墙沟槽162之间，依次形成有第二侧墙161、第一侧墙151、第一掩模层、第一侧墙151、第二侧墙161，之后，可以去除第一侧墙151，第二侧墙161和第一掩模层之间形成了沟槽，记为第一侧墙沟槽165，因此在相邻两个第一沟槽132中的第二侧墙沟槽162之间，依次形成第二侧墙161、第一侧墙沟槽165、第一掩模层、第一侧墙沟槽165、第二侧墙161，也就是说，在原来的第一沟槽132中，由于形成了两个第二侧墙161，而将原来的第一沟槽132分为了第一侧墙沟槽165、第二侧墙沟槽162和第一侧墙沟槽165共三个沟槽，实现了沟槽数量的三倍倍增，参考图12所示。
具体的，去除第一侧墙151可以利用干法刻蚀工艺去除，其下的第二掩模层120作为待刻蚀结构110的保护层，不会影响待刻蚀结构110。当然，为了对第二掩模层120形成保护，去除第一侧墙151也可以具体为：沉积介质材料163，以填充第一沟槽132，介质材料163的上表面可以超出第一掩模层的上表面，从而覆盖第一掩模层，由于第一沟槽132侧壁形成了第一侧墙151和第二侧墙161，这里填充的第一沟槽132的位置为两个第二侧墙161之间的区域，参考图8所示；之后，可以去除介质材料163和第一侧墙151，从而暴露出被介质材料163填充的第二侧墙沟槽162，以及被第一侧墙151填充的第一侧墙沟槽165，参考图12所示，在第一侧墙151的去除过程中，介质材料163保护第一沟槽132的底部不受损伤。其中，介质材料163可以为旋涂式电介质(Spin-on Dielectrics，SOD)，例如旋涂式氧化硅等。
以上在第一沟槽132的侧壁形成有第一侧墙151和第二侧墙161之后，具备了在第一掩模层中形成尺寸较小的掩模图形的条件，此时，若第一掩模层的其他位置还有形成较大尺寸的掩模图形的需求，则可以先对第一沟槽132进行填充，再在其他位置利用光刻技术进行图案化，从而形成其他位置的较大尺寸的掩模图形，从而构成完成的掩模图形。
具体的，参见如9和图10所示，第一沟槽132可以位于第一掩模层的第一区域，还需要在第一掩模层的第二区域形成第三沟槽133，则为了节约步骤，可以在利用介质材料163填充第一沟槽后，进行如下操作：利用光刻工艺对第一掩模层的第二区域进行图案化，具体的，可以在第一掩模层上形成光刻胶层170，通过光刻技术将掩模版的图形转移到光刻胶层，得到光刻图形171，参考图9所示；而后将光刻胶层中的光刻图形171转移到第一掩模层中，以形成贯穿第一掩模层的第三沟槽133，并去除光刻胶层170，参考图10所示，具体的，可以先将光刻图形171转移到覆盖第一掩模层的介质材料163中，而后，将介质材料163中的图形转移至第一掩模层中，得到第三沟槽133，介质材料163可以去除，也可以不去除；之后利用介质材料164填充第三沟槽133，参考图11所示，利用介质材料164填充第三沟槽133时，填充的介质材料164可以与介质材料163齐平；而后去除第一沟槽132中的介质材料163和第三沟槽133中的介质材料164，以及第一侧墙151，以形成第二侧墙161和第一掩模层间的沟槽162、165、133，参考图12所示。
需要说明的是，第一区域和第二区域是不同的区域，二者可以有一定的重叠，例如在形成有密集横线条的第一区域叠加形成尺寸较大的纵线条，则纵线条所在区域可以作为第二区域。
S05，以第一掩模层和第二侧墙161为掩蔽，对待刻蚀结构110进行刻蚀，参考图13-图15所示。
在去除第一侧墙151后，原来的第一沟槽132中，由于形成了两个第二侧墙161，而将原来的第一沟槽132分为了第一侧墙沟槽165、第二侧墙沟槽162和第一侧墙沟槽165共三个沟槽，实现了沟槽数量的三倍倍增，因此在以第一掩模层和第二侧墙161为掩蔽，对待刻蚀结构110进行刻蚀后，待刻蚀结构110中的沟槽的尺寸与第一沟槽132被划分的三个沟槽的尺寸相关，实现了关键尺寸的进一步减小。
在第一掩模层和待刻蚀结构110之间形成有第二掩模层120时，以第一掩模层和第二侧墙161为掩蔽，对待刻蚀结构110进行刻蚀，可以具体为：以第一掩模层和第二侧墙161为掩蔽，对第二掩模层120进行刻蚀，得到贯穿第二掩模层120的第二沟槽121，参考图13所示；以第二掩模层120为掩蔽，对待刻蚀结构110进行刻蚀，参考图14所示。
其中，对第二掩模层120进行刻蚀的过程中，会对第一掩模层造成消耗而使第一掩模层的纵向尺寸降低，则对待刻蚀结构110进行刻蚀之前，可以去除第一掩模层，去除第一掩模层有利于降低刻蚀深宽比，也可以不去除第一掩模层，使待刻蚀结构110的刻蚀过程中逐渐消耗第一掩模层和第二掩模层120。第二掩模层120将第一掩模层和待刻蚀结构110隔离开，在第一掩模层和第二掩模层120中的沟槽形成过程中，不会对待刻蚀结构110造成损伤，从而提高刻蚀精度。
当然，在第一掩模层的第二区域还形成有第三沟槽133时，以第一掩模层对第二掩模层120或待刻蚀结构110进行刻蚀时，也可以将第三沟槽133的图形转移到待刻蚀结构110中，实现不同关键尺寸的图形的一体化刻蚀，而无需增加额外的刻蚀步骤，简化刻蚀步骤。
在对待刻蚀结构110进行刻蚀后，会在待刻蚀结构110中形成关键尺寸较小的沟槽，若刻蚀得到的沟槽用于形成金属连线层，则可以在形成的沟槽中填充导电材料，例如铜等。具体的，可以沉积导电材料，并进行平坦化工艺，例如化学机械平坦化工艺，以在沟槽中填充导电材料。
本申请实施例提供了一种半导体器件的制造方法，包括提供待刻蚀结构，在待刻蚀结构上形成第一掩模层，利用光刻工艺对第一掩模层进行图案化，得到贯穿第一掩模层的第一沟槽，在第一沟槽的侧壁依次形成第一侧墙和第二侧墙，去除第一侧墙，以第一掩模层和第二侧墙为掩蔽，对待刻蚀结构进行刻蚀，通过本申请的制造方法，可以在第一沟槽中形成两个第二侧墙，并利用两个第二侧墙将第一沟槽分为三个沟槽，可以实现光刻图形的三倍倍增，进一步减小关键尺寸，从而更好的满足半导体集成电路的需求。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供待刻蚀结构；
在所述待刻蚀结构上形成第一掩模层；
利用光刻工艺对所述第一掩模层进行图案化，得到贯穿所述第一掩模层的第一沟槽；
在所述第一沟槽的侧壁依次形成第一侧墙和第二侧墙；
去除所述第一侧墙；
以所述第一掩模层和所述第二侧墙为掩蔽，对所述待刻蚀结构进行刻蚀。
2.根据权利要求1所述的制造方法，其特征在于，所述在所述待刻蚀结构上形成第一掩模层，包括：
在所述待刻蚀结构上形成第二掩模层；
在所述第二掩模层上形成所述第一掩模层；
所述对所述待刻蚀结构进行刻蚀，包括：
以所述第一掩模层和所述第二侧墙为掩蔽，对所述第二掩模层进行刻蚀，得到贯穿所述第二掩模层的第二沟槽；
以所述第二掩模层为掩蔽，对所述待刻蚀结构进行刻蚀。
3.根据权利要求2所述的制造方法，其特征在于，所述待刻蚀结构的材料为氧化硅和/或氮化硅，所述第二掩模层的材料为多晶硅，所述第一侧墙的材料为氧化硅、氮化硅中的其中一种，所述第二侧墙的材料为氧化硅、氮化硅中的其中一种且第二侧墙的材料不同于第一侧墙的材料。
4.根据权利要求1所述的制造方法，其特征在于，所述第一掩模层包括无定形碳掩模层，或，所述第一掩模层包括无定形碳掩模层以及所述无定形碳掩模层上的氮氧化硅层。
5.根据权利要求4所述的制造方法，其特征在于，所述第一掩模层包括无定形碳掩模层以及所述无定形碳掩模层上的氮氧化硅层时，所述利用光刻工艺对所述第一掩模层进行图案化，包括：
利用光刻工艺对所述氮氧化硅层进行图案化；
以所述氮氧化硅层为掩蔽，对所述无定形碳膜层进行刻蚀。
6.根据权利要求1-5任意一项所述的制造方法，其特征在于，所述去除所述第一侧墙，包括：
沉积介质材料，以填充所述第一沟槽；
去除所述第一沟槽中的介质材料和所述第一侧墙。
7.根据权利要求6所述的制造方法，其特征在于，所述介质材料和所述第一侧墙的材料相同，所述介质材料和所述第一侧墙在同一工艺中被去除。
8.根据权利要求6所述的制造方法，其特征在于，所述第一沟槽位于所述第一掩模层的第一区域，在所述沉积介质材料后，在所述去除所述第一沟槽中的介质材料和所述第一侧墙之前，所述方法还包括：
利用光刻工艺对所述第一掩模层的第二区域进行图案化，以形成贯穿所述第一掩模层的第三沟槽；
利用介质材料填充所述第三沟槽；
在去除所述第一沟槽中的介质材料和所述第一侧墙期间，还包括：去除所述第三沟槽中的介质材料。
9.根据权利要求1-5任意一项所述的制造方法，其特征在于，所述在所述第一沟槽的侧壁依次形成第一侧墙和第二侧墙，包括：
沉积第一侧墙材料；
对所述第一侧墙材料进行各向异性刻蚀，以得到位于所述第一沟槽的侧壁上的第一侧墙；
沉积第二侧墙材料；
对所述第二侧墙材料进行各向异性刻蚀，以得到位于所述第一侧墙的侧壁上的第二侧墙。
10.根据权利要求9所述的制造方法，其特征在于，所述第一侧墙材料和所述第二侧墙材料的沉积方式为原子层沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010942055.XA CN112038231A (zh) | 2020-09-09 | 2020-09-09 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010942055.XA CN112038231A (zh) | 2020-09-09 | 2020-09-09 | 一种半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038231A true CN112038231A (zh) | 2020-12-04 |
Family
ID=73584529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010942055.XA Pending CN112038231A (zh) | 2020-09-09 | 2020-09-09 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038231A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314408A (zh) * | 2021-04-23 | 2021-08-27 | 长江先进存储产业创新中心有限责任公司 | 一种硬掩膜叠层结构及半导体器件的形成方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429123B1 (en) * | 2000-10-04 | 2002-08-06 | Vanguard International Semiconductor Corporation | Method of manufacturing buried metal lines having ultra fine features |
| US20060211260A1 (en) * | 2005-03-15 | 2006-09-21 | Luan Tran | Pitch reduced patterns relative to photolithography features |
| US20070099431A1 (en) * | 2005-11-01 | 2007-05-03 | Micron Technology, Inc. | Process for increasing feature density during the manufacture of a semiconductor device |
| CN101490807A (zh) * | 2006-07-10 | 2009-07-22 | 美光科技公司 | 在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术 |
| US20090298274A1 (en) * | 2008-05-29 | 2009-12-03 | Seiji Kajiwara | Method of fabricating semiconductor device |
| CN103367259A (zh) * | 2012-03-29 | 2013-10-23 | 力晶科技股份有限公司 | 半导体线路制作工艺 |
| CN105097442A (zh) * | 2014-05-09 | 2015-11-25 | 力晶科技股份有限公司 | 半导体制作工艺 |
| CN107527799A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种图案化方法 |
| CN109216185A (zh) * | 2017-07-03 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
-
2020
- 2020-09-09 CN CN202010942055.XA patent/CN112038231A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429123B1 (en) * | 2000-10-04 | 2002-08-06 | Vanguard International Semiconductor Corporation | Method of manufacturing buried metal lines having ultra fine features |
| US20060211260A1 (en) * | 2005-03-15 | 2006-09-21 | Luan Tran | Pitch reduced patterns relative to photolithography features |
| US20070099431A1 (en) * | 2005-11-01 | 2007-05-03 | Micron Technology, Inc. | Process for increasing feature density during the manufacture of a semiconductor device |
| CN101490807A (zh) * | 2006-07-10 | 2009-07-22 | 美光科技公司 | 在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术 |
| US20090298274A1 (en) * | 2008-05-29 | 2009-12-03 | Seiji Kajiwara | Method of fabricating semiconductor device |
| CN103367259A (zh) * | 2012-03-29 | 2013-10-23 | 力晶科技股份有限公司 | 半导体线路制作工艺 |
| CN105097442A (zh) * | 2014-05-09 | 2015-11-25 | 力晶科技股份有限公司 | 半导体制作工艺 |
| CN109216185A (zh) * | 2017-07-03 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN107527799A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种图案化方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314408A (zh) * | 2021-04-23 | 2021-08-27 | 长江先进存储产业创新中心有限责任公司 | 一种硬掩膜叠层结构及半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101170284B1 (ko) | 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물 | |
| US9653571B2 (en) | Freestanding spacer having sub-lithographic lateral dimension and method of forming same | |
| KR101091298B1 (ko) | 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스 | |
| KR100874196B1 (ko) | 마스크 물질 변환 | |
| US6429123B1 (en) | Method of manufacturing buried metal lines having ultra fine features | |
| CN112151608B (zh) | 半导体结构及其形成方法 | |
| US8089153B2 (en) | Method for eliminating loading effect using a via plug | |
| CN111199880B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| US7666800B2 (en) | Feature patterning methods | |
| CN114446769A (zh) | 半导体器件的制备方法 | |
| CN115763241A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| CN112038231A (zh) | 一种半导体器件的制造方法 | |
| CN111668093A (zh) | 半导体器件及其形成方法 | |
| CN110828544A (zh) | 鳍结构 | |
| CN110648959A (zh) | 半导体器件及其制造方法 | |
| CN112447513A (zh) | 半导体结构及其形成方法 | |
| CN111986989A (zh) | 半导体结构及其形成方法 | |
| CN112259505B (zh) | 半导体器件鳍体的形成方法 | |
| CN113948461B (zh) | 半导体结构的形成方法 | |
| CN115223863B (zh) | 半导体结构的制作方法 | |
| CN112908836B (zh) | 半导体结构及其形成方法 | |
| CN114256136B (zh) | 接触窗结构、金属插塞及其形成方法、半导体结构 | |
| CN113972170A (zh) | 半导体结构的形成方法 | |
| CN112151443A (zh) | 一种半导体器件的制造方法 | |
| CN117672840A (zh) | 图案化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |